[go: up one dir, main page]

CN104779257B - Tft布局结构 - Google Patents

Tft布局结构 Download PDF

Info

Publication number
CN104779257B
CN104779257B CN201510176251.XA CN201510176251A CN104779257B CN 104779257 B CN104779257 B CN 104779257B CN 201510176251 A CN201510176251 A CN 201510176251A CN 104779257 B CN104779257 B CN 104779257B
Authority
CN
China
Prior art keywords
active layer
layer
film transistor
thin film
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510176251.XA
Other languages
English (en)
Other versions
CN104779257A (zh
Inventor
韩佰祥
石龙强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510176251.XA priority Critical patent/CN104779257B/zh
Priority to PCT/CN2015/079425 priority patent/WO2016165183A1/zh
Priority to US14/761,308 priority patent/US9876036B2/en
Publication of CN104779257A publication Critical patent/CN104779257A/zh
Application granted granted Critical
Publication of CN104779257B publication Critical patent/CN104779257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种TFT布局结构，包括受同一控制信号线控制的第一薄膜晶体管(T1)、与第二薄膜晶体管(T2)；第一薄膜晶体管(T1)的第一有源层(SC1)、与第二薄膜晶体管(T2)的第二有源层(SC2)位于不同层别，并在空间上层叠设置，第一薄膜晶体管(T1)的第一源极(S1)、及第一漏极(D1)形成于第一有源层(SC1)上，第二薄膜晶体管(T2)的第二源极(S2)、及第二漏极(D2)形成于第二有源层(SC2)上；栅极层(Gate)电性连接所述控制信号线控制第一、第二薄膜晶体管(T1、T2)的打开与关闭。该TFT布局结构能够缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框、及高分辨率的要求。

Description

TFT布局结构
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT布局结构。
背景技术
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light Emitting Display，OLED)。
薄膜晶体管(Thin Film Transistor，TFT)是平板显示装置的重要组成部分。TFT可形成在玻璃基板或塑料基板上，通常作为开关部件和驱动部件用在诸如LCD、OLED等平板显示装置上。对于LCD来说，需要由多个TFT构成的GOA(Gate Drive On Array)电路将栅极驱动器(Gate Drive IC)整合在薄膜晶体管阵列(Array)基板上，以实现逐行扫描对液晶面板进行驱动。对于有源矩阵型OLED(Active Matrix OLED，AMOLED)来说，需要由多个TFT构成的像素补偿电路来对驱动薄膜晶体管的阈值电压进行补偿，以使得AMOLED的显示亮度均匀。
随着全球显示面板竞争日趋激烈，各大显示器生产厂商对窄边框、高分辨率的追求也是越来越高，尤其是在移动显示装置领域，目前搭载的显示面板边框已做到2mm以下、像素密度(Pixels Per Inch，PPI)已高达500以上。对于显示面板的设计来说，更窄的边框意味着更窄的GOA布局空间，更高的PPI意味着更小的子像素面积，在制程能力不变的情况下，电路有效布局的面积就越小，尤其是对于AMOLED显示面板，通常一个子像素里包含有2～7个TFT，这就对电路布局提出了更高的要求。
现有的GOA电路、及AMOLED像素补偿电路通常会涉及到一条控制信号线控制两颗TFT的情况，如图1所示，第一、第二薄膜晶体管T10、T20的栅极均电性连接于一控制信号线G，即所述第一、第二薄膜晶体管T10、T20均受该控制信号线G的控制；图2为图1所示电路的TFT布局结构图，所述第一薄膜晶体管T10的源极S10、漏极D10均形成于图案化的有源层SC上，所述第二薄膜晶体管T20的源极S20、漏极D20同样均形成于图案化的有源层SC上，连接于一控制信号线的同一栅极层Gate同时对第一、第二薄膜晶体管T10、T20进行控制。由于所述第一薄膜晶体管T10的源极S10、漏极D10及第二薄膜晶体管T20的源极S20、漏极D20均形成于同一层图案化的有源层SC上，所述第一、第二薄膜晶体管T10、T20只能沿有源层SC的图案化排布方向进行平行间隔布局，占用的布局空间较大，不利于窄边框、及高分辨率显示面板的开发。
发明内容
本发明的目的在于提供一种TFT布局结构，适用于GOA电路、及AMOLED像素补偿电路，能够在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框、及高分辨率的要求。
为实现上述目的，本发明提供一种TFT布局结构，包括受同一控制信号线控制的第一薄膜晶体管、与第二薄膜晶体管；
所述第一薄膜晶体管包括栅极层、第一有源层、第一源极、及第一漏极，所述第二薄膜晶体管包括栅极层、第二有源层、第二源极、及第二漏极；
所述第一有源层、与第二有源层位于不同层别，并在空间上层叠设置，所述第一源极、及第一漏极形成于第一有源层上，所述第二源极、及第二漏极形成于第二有源层上；
所述栅极层电性连接所述控制信号线控制第一、第二薄膜晶体管的打开与关闭。
所述第一有源层、与第二有源层在空间上相互交叉。
所述TFT布局结构，还包括基板、第一绝缘层、及第二绝缘层；
所述第一有源层设于所述基板上，所述第一源极、及第一漏极分别覆盖所述第一有源层的两端，所述第一绝缘层设于所述第一有源层、第一源极、第一漏极、及基板上，所述栅极层设于所述第一绝缘层上，所述第二绝缘层设于所述栅极层、及第一绝缘层上，所述第二有源层设于所述第二绝缘层上，所述第二源极、及第二漏极分别覆盖所述第二有源层的两端。
所述基板为玻璃基板或塑料基板。
所述第一源极、第一漏极、第二源极、第二漏极、及栅极层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
所述第一有源层、及第二有源层的材料为非晶硅基半导体、多晶硅基半导体、氧化锌基半导体中的一种。
所述第一绝缘层、及第二绝缘层的材料为氮化硅、或氧化硅、或二者的组合。
所述第一有源层、与第二有源层均为n型半导体或均为p型半导体。
所述第一有源层、与第二有源层的其中之一为p型半导体，另一个为n型半导体。
所述TFT布局结构适用于GOA电路、及AMOLED像素补偿电路。
本发明的有益效果：本发明提供的一种TFT布局结构，通过增加第二有源层，并将第一有源层、与第二有源层设于不同层别，使二者在空间上层叠设置，使得由同一控制信号线控制的两颗TFT在空间上层叠设置，能够在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框、及高分辨率的要求。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为一种现有的TFT布局电路图；
图2为图1所示电路的TFT布局结构图；
图3为本发明的TFT布局结构的俯视图；
图4为对应于图3中A-A处的剖面图；
图5为对应于图3中B-B处的剖面图；
图6为对应于图3所示TFT布局结构的电路图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请同时参阅图3、图4、及图5，本发明提供一种TFT布局结构，包括受同一控制信号线控制的第一薄膜晶体管T1、与第二薄膜晶体管T2。
所述第一薄膜晶体管T1包括栅极层Gate、第一有源层SC1、第一源极S1、及第一漏极D1；所述第二薄膜晶体管T2包括栅极层Gate、第二有源层SC2、第二源极S2、及第二漏极D2。
所述第一有源层SC1、与第二有源层SC2位于不同层别，并在空间上层叠设置，所述第一源极S1、及第一漏极D1形成于第一有源层SC1上，所述第二源极S2、及第二漏极D2形成于第二有源层SC2上，从而使得所述第一薄膜晶体管T1、与第二薄膜晶体管T2这两颗TFT在空间上层叠设置。
所述栅极层Gate电性连接所述控制信号线控制第一、第二薄膜晶体管T1、T2的打开与关闭。
如图6所示，本发明的TFT布局结构实现了所述第一薄膜晶体管T1、与第二薄膜晶体管T2在空间上层叠设置，相比于现有技术将受控于同一控制信号线的两颗TFT沿有源层SC的图案化排布方向进行平行间隔布局，能够大幅度缩小电路布局的空间，从而增加显示面板的开口率，满足显示面板窄边框、及高分辨率的要求。
进一步地，如图3所示，所述第一有源层SC1、与第二有源层SC2在空间上相互交叉，以进一步缩小电路布局的空间，并便于区分第一源极S1、与第一漏极D1在第一有源层SC1上的引出点、及第二源极S2、与第二漏极D2在第二有源层SC2上的引出点。
具体地，如图4、图5所示，本发明的TFT布局结构还包括基板1、第一绝缘层3、及第二绝缘层5。所述第一有源层SC1设于所述基板1上，所述第一源极S1、及第一漏极D1分别覆盖所述第一有源层SC1的两端，使得所述第一源极S1、及第一漏极D1分别与第一有源层SC1形成电性接触；所述第一绝缘层设于所述第一有源层SC1、第一源极S1、第一漏极D1、及基板1上；所述栅极层Gate设于所述第一绝缘层3上；所述第二绝缘层5设于所述栅极层Gate、及第一绝缘层3上；所述第二有源层SC2设于所述第二绝缘层5上，所述第二源极S2、及第二漏极D2分别覆盖所述第二有源层SC2的两端，使得所述第二源极S2、及第二漏极D2分别与第二有源层SC2形成电性接触。
可选地，所述基板1为玻璃基板或塑料基板。
所述第一源极S1、第一漏极D1、第二源极S2、第二漏极D2、及栅极层Gate的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
所述第一有源层SC1、及第二有源层SC2的材料为非晶硅基半导体、多晶硅基半导体、氧化锌基半导体中的一种。
所述第一有源层SC1、与第二有源层SC2可均为n型半导体或均为p型半导体。此种情况下，所述栅极层Gate受控制信号线控制，使第一薄膜晶体管T1与第二薄膜晶体管T2同时打开或关闭。
或者，所述第一有源层SC1、与第二有源层SC2的其中之一为p型半导体，另一个为n型半导体。此种情况下，第一薄膜晶体管T1与第二薄膜晶体管T2具有相反的阈值电压，所述栅极层Gate受控制信号线控制，当第一薄膜晶体管T1打开时，第二薄膜晶体管T2关闭，而当第一薄膜晶体管T1关闭时，第二薄膜晶体管T2打开。
所述第一绝缘层3、及第二绝缘层5的材料为氮化硅、或氧化硅、或二者的组合。
上述TFT布局结构适用于GOA电路、及AMOLED像素补偿电路，能够在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框、及高分辨率的要求。
综上所述，本发明的TFT布局结构，通过增加第二有源层，并将第一有源层、与第二有源层设于不同层别，使二者在空间上层叠设置，使得由同一控制信号线控制的两颗TFT在空间上层叠设置，能够在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框、及高分辨率的要求。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (9)

1.一种TFT布局结构，其特征在于，包括受同一控制信号线控制的第一薄膜晶体管(T1)、与第二薄膜晶体管(T2)；
所述第一薄膜晶体管(T1)包括栅极层(Gate)、第一有源层(SC1)、第一源极(S1)、及第一漏极(D1)，所述第二薄膜晶体管(T2)包括栅极层(Gate)、第二有源层(SC2)、第二源极(S2)、及第二漏极(D2)；
所述第一有源层(SC1)、与第二有源层(SC2)位于不同层别，并在空间上层叠设置，所述第一源极(S1)、及第一漏极(D1)形成于第一有源层(SC1)上，所述第二源极(S2)、及第二漏极(D2)形成于第二有源层(SC2)上；
所述栅极层(Gate)电性连接所述控制信号线控制第一、第二薄膜晶体管(T1、T2)的打开与关闭；
所述第一有源层(SC1)、与第二有源层(SC2)在空间上相互交叉。
2.如权利要求1所述的TFT布局结构，其特征在于，还包括基板(1)、第一绝缘层(3)、及第二绝缘层(5)；
所述第一有源层(SC1)设于所述基板(1)上，所述第一源极(S1)、及第一漏极(D1)分别覆盖所述第一有源层(SC1)的两端，所述第一绝缘层设于所述第一有源层(SC1)、第一源极(S1)、第一漏极(D1)、及基板(1)上，所述栅极层(Gate)设于所述第一绝缘层(3)上，所述第二绝缘层(5)设于所述栅极层(Gate)、及第一绝缘层(3)上，所述第二有源层(SC2)设于所述第二绝缘层(5)上，所述第二源极(S2)、及第二漏极(D2)分别覆盖所述第二有源层(SC2)的两端。
3.如权利要求2所述的TFT布局结构，其特征在于，所述基板(1)为玻璃基板或塑料基板。
4.如权利要求2所述的TFT布局结构，其特征在于，所述第一源极(S1)、第一漏极(D1)、第二源极(S2)、第二漏极(D2)、及栅极层(Gate)的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
5.如权利要求2所述的TFT布局结构，其特征在于，所述第一有源层(SC1)、及第二有源层(SC2)的材料为非晶硅基半导体、多晶硅基半导体、氧化锌基半导体中的一种。
6.如权利要求2所述的TFT布局结构，其特征在于，所述第一绝缘层(3)、及第二绝缘层(5)的材料为氮化硅、或氧化硅、或二者的组合。
7.如权利要求5所述的TFT布局结构，其特征在于，所述第一有源层(SC1)、与第二有源层(SC2)均为n型半导体或均为p型半导体。
8.如权利要求5所述的TFT布局结构，其特征在于，所述第一有源层(SC1)、与第二有源层(SC2)的其中之一为p型半导体，另一个为n型半导体。
9.如权利要求1所述的TFT布局结构，其特征在于，所述TFT布局结构适用于GOA电路、及AMOLED像素补偿电路。
CN201510176251.XA 2015-04-14 2015-04-14 Tft布局结构 Active CN104779257B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510176251.XA CN104779257B (zh) 2015-04-14 2015-04-14 Tft布局结构
PCT/CN2015/079425 WO2016165183A1 (zh) 2015-04-14 2015-05-21 Tft布局结构
US14/761,308 US9876036B2 (en) 2015-04-14 2015-05-21 TFT arrangement structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510176251.XA CN104779257B (zh) 2015-04-14 2015-04-14 Tft布局结构

Publications (2)

Publication Number Publication Date
CN104779257A CN104779257A (zh) 2015-07-15
CN104779257B true CN104779257B (zh) 2017-11-03

Family

ID=53620633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510176251.XA Active CN104779257B (zh) 2015-04-14 2015-04-14 Tft布局结构

Country Status (3)

Country Link
US (1) US9876036B2 (zh)
CN (1) CN104779257B (zh)
WO (1) WO2016165183A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966501B (zh) * 2015-07-21 2017-07-28 深圳市华星光电技术有限公司 用于窄边框lcd的goa电路结构
KR102597588B1 (ko) * 2016-11-23 2023-11-02 엘지디스플레이 주식회사 표시장치와 그의 열화 보상 방법
CN109753845B (zh) * 2017-11-02 2024-04-26 蓝思科技（长沙）有限公司 光学指纹传感器结构及电子设备
CN110827758A (zh) * 2019-10-31 2020-02-21 福建华佳彩有限公司 分层式amoled像素补偿电路
CN113270470A (zh) * 2021-06-16 2021-08-17 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板
CN114326235B (zh) * 2022-01-06 2023-12-12 Tcl华星光电技术有限公司 阵列基板及液晶显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
CN104317126A (zh) * 2014-11-13 2015-01-28 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
KR101475297B1 (ko) * 2008-03-25 2014-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
US20130214279A1 (en) * 2010-04-30 2013-08-22 Jun Nishimura Circuit board and display device
WO2015097593A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104409514A (zh) * 2014-11-21 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管结构、其制作方法及相关装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
CN104317126A (zh) * 2014-11-13 2015-01-28 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
WO2016165183A1 (zh) 2016-10-20
CN104779257A (zh) 2015-07-15
US20160307935A1 (en) 2016-10-20
US9876036B2 (en) 2018-01-23

Similar Documents

Publication Publication Date Title
CN104900653B (zh) Tft布局结构
US11545088B2 (en) Display panel and display device
US11195897B2 (en) OLED array substrate and OLED display device
CN113257840B (zh) 显示设备
US10658403B2 (en) TFT substrate and manufacturing method thereof
KR101722913B1 (ko) 표시 장치
CN106024838B (zh) 基于混合tft结构的显示元件
CN104779257B (zh) Tft布局结构
US9869912B2 (en) Low temperature poly-silicon TFT substrate
CN104157678B (zh) 具有高开口率的像素结构及电路
CN104600200B (zh) 一种阵列基板及显示面板
US10331001B2 (en) TFT substrate and manufacturing method thereof
KR101524726B1 (ko) Led 디스플레이 장치
US10504731B2 (en) TFT substrate and manufacturing method thereof
CN104183608A (zh) Tft背板结构及其制作方法
CN104037129A (zh) Tft背板的制造方法及tft背板结构
CN218827142U (zh) Oled显示面板
US8957421B2 (en) Flat panel display and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant