[go: up one dir, main page]

CN109416897A - 显示装置、显示装置制造方法以及电子设备 - Google Patents

显示装置、显示装置制造方法以及电子设备 Download PDF

Info

Publication number
CN109416897A
CN109416897A CN201780039355.3A CN201780039355A CN109416897A CN 109416897 A CN109416897 A CN 109416897A CN 201780039355 A CN201780039355 A CN 201780039355A CN 109416897 A CN109416897 A CN 109416897A
Authority
CN
China
Prior art keywords
electrode
dielectric layer
display device
semiconductor substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780039355.3A
Other languages
English (en)
Other versions
CN109416897B (zh
Inventor
田村裕
田村一裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN109416897A publication Critical patent/CN109416897A/zh
Application granted granted Critical
Publication of CN109416897B publication Critical patent/CN109416897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本公开的显示装置设置有半导体基板(71)和具有电容元件(27)的电路单元。电容元件包括：形成在半导体基板中并沿基板深度方向延伸的介电层(271)；在介电层的一个表面侧以与介电层相对的方式形成的第一电极(272)；以及在介电层的另一表面侧以与介电层相对的方式形成的第二电极(273)。根据本公开的电子设备具有如此配置的显示装置。

Description

显示装置、显示装置制造方法以及电子设备
技术领域
本公开涉及显示装置、显示装置的制造方法及电子设备。
背景技术
作为显示装置之一，存在使用有机电致发光元件(下文中，称为“有机EL元件”)的有机电致发光显示装置(下文中，称为“有机EL显示装置”)，其是自发光元件。有机EL显示装置是自发光型有机EL显示装置，并且因此具有低功耗的特性，并且已经开发且已经商业化以供实际使用。
在有机EL显示装置中，具有4Tr/2C电路配置(包括四个晶体管(Tr)和连接到晶体管的两个电容元件(C))的电路单元用作驱动发光单元(有机EL元件)的驱动电路单元(例如，参见专利文献1)。在驱动电路单元中，执行用于校正每个像素中的特性变化的阈值校正操作，用于校正亮度的自举操作等。为了稳定这些特性，使用电容元件的电路配置是很重要的。
现有技术文献
专利文献
专利文献1：日本专利申请公开号2015-34861
发明内容
本发明要解决的问题
在诸如有机EL显示装置的显示装置中，通常，具有通过使用布线层形成的结构的电容元件用作电容元件。在驱动像素的发光单元的驱动电路单元中，在每个像素的有限区域内，形成具有必要电容值的结构的电容元件。因此，细化像素尺寸(显示图像的清晰度增强)并且确保电容元件的电容值处于折衷关系。具体地，在确保电容元件的大电容值的情况下，电容元件的形成区域增加。然后，随着电容元件的形成区域的增加，像素尺寸增大，并且因此，抑制了清晰度增强。
此外，这里，已经作为示例描述了驱动电路单元，但是即使在布置在像素阵列部附近的外围电路单元中，电容元件的形成区域的增加也导致外围电路单元的形成区域的增加。并且因此，抑制了显示装置的尺寸减小。
因此，本公开的目的是提供一种能够有助于减小诸如驱动电路单元或外围电路单元的电路单元的形成区域的显示装置、该显示装置的制造方法以及包括该显示装置的电子设备。
问题的解决方法
为实现上述目的，本发明的显示装置包括：
电路单元，包括半导体基板和电容元件，
其中，电容元件包括，
介电层，形成在半导体基板中并且沿基板深度方向延伸，
第一电极，以面对介电层的方式形成在介电层的一个表面侧上，以及
第二电极，以面对介电层的方式形成在介电层的另一表面侧上。另外，用于实现上述目的的本公开的电子设备包括：具有上述配置的显示装置。
为实现上述目的的本发明的显示装置的制造方法是设置有包括半导体基板和电容元件的电路单元的显示装置的制造方法，
其中，通过执行以下各步骤的处理来制造电容元件：
在半导体基板中形成沿基板深度方向延伸的介电层；
以面对介电层的方式在介电层的一个表面侧上形成第一电极；并且然后
以面对介电层的方式在介电层的另一表面侧上形成第二电极。
发明效果
根据本公开，电容元件内置在半导体基板中，并且因此，不需要确保用于在半导体基板上形成电容元件的区域，并且因此，可以有助于减小诸如驱动电路单元或外围电路单元的电路单元的形成区域。
此外，本公开的效果不一定受限于本文描述的效果，而是可以是本文描述的任何一种效果。另外，本文描述的效果仅仅是示例，并且本公开不限于此，并且可以具有附加效果。
附图说明
[图1]图1是示出本公开的有源矩阵型有机EL显示装置的配置的概述的系统配置图。
[图2]图2是示出本公开的有源矩阵型有机EL显示装置中的像素(像素电路)的电路配置的示例的电路图。
[图3]图3是用于说明有源矩阵型有机EL显示装置的基本操作的时序波形图。
[图4]图4是示出像素的截面结构的示例的截面图。
[图5]图5A是示出根据示例1的电容元件的示意性平面图，并且图5B是示出沿图5A的线A-A的截面结构的截面图。
[图6]图6A、图6B、图6C和图6D是示意性地示出根据示例1的电容元件的制造方法的步骤的(第一)截面图。
[图7]图7A、图7B和图7C是示意性地示出根据示例1的电容元件的制造方法的步骤的(第二)截面图。
[图8]图8A和图8B是示出根据示例2的电容元件的示意性平面图。
[图9]图9A是示出根据示例3的电容元件的示意性平面图，并且图9B是示出沿图9A的线A-A的截面结构的截面图。
[图10]图10A、图10B、图10C和图10D是示意性地示出根据示例3的电容元件的制造方法的步骤的(第一)截面图。
[图11]图11A、图11B、图11C和图11D是示意性地示出根据示例3的电容元件的制造方法的步骤的(第二)截面图。
[图12]图12是示出根据应用示例的布线结构的截面图。
[图13]图13A、图13B、图13C和图13D是示意性地示出根据应用示例的布线结构的制造方法的步骤的(第一)截面图。
[图14]图14A、图14B、图14C和图14D是示意性地示出根据应用示例的布线结构的制造方法的步骤的(第二)截面图。
[图15]图15A是可互换镜头的单镜头反射型数字静态相机的正视图，并且图15B是其后视图。
[图16]图16是头戴式显示器的外观图。
具体实施方式
在下文中，将通过使用附图详细描述用于实施本公开的技术的方式(在下文中，称为“实施方式”)。本公开的技术不限于该实施方式，并且该实施方式中的各种材料等是示例。在以下描述中，相同的参考标号将用于相同的组件或具有相同功能的组件，并且将省略其重复描述。此外，将按以下顺序给出描述。
1.本公开的显示装置的总体描述、显示装置的制造方法及电子设备
2.有源矩阵型有机EL显示装置
2-1.系统配置
2-2.像素电路
2-3.基本电路操作
2-4.像素结构
2-5.内置在半导体基板中的电容元件
2-5-1.示例1
2-5-2.示例2(示例1的变形例)
2-5-3.示例3(示例1的变形例)
2-5-4.应用示例
3.变形例
4.本公开的电子设备
4-1.具体示例1(数字静态相机的示例)
4-2.具体示例2(头戴式显示器的示例)
5.能够被本公开所采取的配置
<本公开的显示装置的总体描述、显示装置的制造方法及电子设备>
在本公开的显示装置、显示装置的制造方法及电子设备中，电路单元可被配置为设置在包括发光单元的每个像素中并驱动发光单元的驱动电路单元。此时，驱动电路单元能够包括驱动发光单元的驱动晶体管。然后，可以在半导体基板中在将像素彼此分离的元件分离区域中形成介电层和第一电极，并且第一电极可以电连接到驱动晶体管的一个源极/漏极区域。
在具有上述优选配置的本发明的显示装置、显示装置的制造方法及电子设备中，介电层和第一电极可以形成为使得其下端部处于在基板深度方向上比元件分离区域的下端更深的位置。另外，可以在半导体基板中的该一个源极/漏极区域侧上形成第二电极。此外，第二电极可以电连接到电源线。
<有源矩阵型显示装置>
本公开的显示装置是有源矩阵型显示装置，其通过设置在与电光元件的像素电路相同的像素电路中的有源元件(例如，绝缘栅型电场效应晶体管)控制流过电光元件的电流。金属氧化物半导体(MOS)晶体管或薄膜晶体管(TFT)通常可以例示为绝缘栅型电场效应晶体管。
这里，例如将作为示例描述使用有机EL元件作为像素电路的发光单元(发光元件)的有源矩阵型有机EL显示装置，有机EL元件是其中发光亮度根据流过器件的电流值而改变的电流驱动型电光元件。在下文中，“像素电路”也将简称为“像素”。
[系统配置]
图1是示出本公开的有源矩阵型有机EL显示装置的配置的概述的系统配置图。如图1所示，本公开的有机EL显示装置10包括像素阵列部30，在像素阵列部30中包括有机EL元件的多个像素20二维地布置成矩阵形状；以及外围电路单元，布置在像素阵列部30的附近。外围电路单元例如包括安装在与像素阵列部30的显示面板相同的显示面板70上并驱动像素阵列部30的每个像素20的写入扫描单元40、第一驱动扫描单元50A、第二驱动扫描单元50B、信号输出单元60等。此外，写入扫描单元40、第一驱动扫描单元50A、第二驱动扫描单元50B和信号输出单元60中的部分或全部可以设置在显示面板70之外。
有机EL显示装置10可以被配置为执行单色(黑和白)显示和执行彩色显示。在有机EL显示装置10执行彩色显示的情况下，作为形成彩色图像的单元的一个像素(单位像素/像素)包括多个子像素。此时，每个子像素对应于图1的像素20。更具体地，在执行彩色显示的显示装置中，一个像素例如包括发射红色(R)光的子像素、发射绿色(G)光的子像素和发射蓝色(B)光的子像素的三个子像素。
这里，一个像素不限于RGB三原色的子像素的组合，并且可以通过进一步将一种颜色或多种颜色的子像素添加到三原色的子像素来配置一个像素。更具体地，例如，可以通过添加发射白色(W)光的子像素来配置一个像素以改善亮度，或者可以通过添加发射补色光的至少一个子像素来配置一个像素以扩大颜色再现范围。
在像素阵列部30中，关于呈m行和n列的像素20的排列，对于每个像素行，扫描线31(311至31m)、第一驱动线32(321至32m)和第二驱动线33(331至33m)沿行方向(像素行中的像素的排列方向)布线，像素)。此外，关于呈m行n列的像素20的排列，对于每个像素列，信号线34(341至34n)沿列方向(像素列中的像素的排列方向)布线。
扫描线311至31m中的每一条连接到与写入扫描单元40对应的行的输出端。第一驱动线321至32m中的每一条连接到与第一驱动扫描单元50A对应的行的输出端。第二驱动线331至33m中的每一条连接到与第二驱动扫描单元50B对应的行的输出端。信号线341至34n中的每一条连接至与信号输出单元60对应的列的输出端。
写入扫描单元40包括移位寄存器电路等。写入扫描单元40执行所谓的线序扫描，在线序扫描中在写入关于像素阵列部30的每个像素20的视频信号的信号电压时，将写入扫描信号WS(WS1至WSm)顺序地提供给扫描线31(311至31m)，并且因此，像素阵列部30的每个像素20以列为单位顺序地扫描。
与写入扫描单元40一样，第一驱动扫描单元50A包括移位寄存器电路等。第一驱动扫描单元50A通过与写入扫描单元40的线序扫描同步地将发光控制信号DS(DS1至DSm)提供给第一驱动线32(321至32m)，来执行对像素20的发光/不发光(猝灭)的控制。
与写入扫描单元40一样，第二驱动扫描单元50B包括移位寄存器电路等。第二驱动扫描单元50B通过与写入扫描单元40的线序扫描同步地将驱动信号AZ(AZ1至AZm)提供给第二驱动线33(331至33m)，来执行使得像素20在非发光时段中不发光的控制。
信号输出单元60根据从信号供应源(未示出)提供的亮度信息选择性地输出视频信号的信号电压Vsig(下文中，也简称为“信号电压”)和参考电压Vofs。这里，参考电压Vofs是对应于作为视频信号的信号电压Vsig的参考的电压的电压(例如，对应于视频信号的黑电平的电压)，或者在其附近的电压。参考电压Vofs在执行稍后描述的校正操作时用作初始化电压。
在由写入扫描单元40的线序扫描选择的像素行的单元中，从信号输出单元60交替输出的信号电压Vsig/参考电压Vofs通过信号线34(341至34n)相对于像素阵列部30的像素20的每一个写入。即，信号输出单元60采用以像素行(行)为单位写入信号电压Vsig的线序写入的驱动模式。
[像素电路]
图2是示出本公开的有源矩阵型有机EL显示装置10中的像素(像素电路)的电路配置的示例的电路图。像素20的发光单元包括有机EL元件21。有机EL元件21是其中发光亮度根据流过器件的电流值而改变的电流驱动型电光元件的示例。
如图2所示，像素20包括有机EL元件21和通过允许电流流过有机EL元件21来驱动有机EL元件21的驱动电路单元。在有机EL元件21中，阴极电极连接到公共电源线35，公共电源线35共同连接到所有像素20。
驱动有机EL元件21的驱动电路单元具有4Tr(晶体管)/2C(电容元件)配置，该配置包括驱动晶体管22、写入晶体管(采样晶体管)23、发光控制晶体管24、开关晶体管25、保持电容26以及辅助电容27。此外，在该示例中，像素(像素电路)20形成在诸如硅的半导体上，而不是形成在诸如玻璃基板的绝缘体上。然后，驱动晶体管22包括p沟道型晶体管。
另外，在该示例中，与驱动晶体管22一样，写入晶体管23、发光控制晶体管24和开关晶体管25具有使用p沟道型晶体管的配置。因此，驱动晶体管22、写入晶体管23、发光控制晶体管24和开关晶体管25具有源极/栅极/漏极/背栅极的四端子配置，但不具有源极/栅极/漏极的三端子配置。电源电压Vcc施加到每个晶体管的背栅极。
在具有上述配置的像素20中，写入晶体管23通过对信号电压Vsig采样，将从信号输出单元60提供的信号电压Vsig通过信号线34写入驱动晶体管22的栅电极中。发光控制晶体管24连接在电源电压Vcc的电源线和驱动晶体管22的源电极之间，并且在发光控制信号DS的驱动下，执行对有机EL元件21的发光/不发光的控制。开关晶体管25连接在驱动晶体管22的漏电极和电流放电目的地节点(例如，公共电源线35)之间，并且在驱动信号AZ的驱动下，执行使得有机EL元件21在有机EL元件21的非发光时段不发光的控制。
保持电容26连接在驱动晶体管22的栅电极和源电极之间，并保持通过写入晶体管23的采样而写入的信号电压Vsig。通过允许根据保持电容26的保持电压的驱动电流流过有机EL元件21，驱动晶体管22驱动有机EL元件21。辅助电容27连接在驱动晶体管22的源电极和固定电位的节点(例如，电源电压Vcc的电源线)之间。辅助电容27具有在写入信号电压Vsig时抑制驱动晶体管22的源极电压的变化的作用，以及将驱动晶体管22的栅极-源极电压Vgs设定为驱动晶体管22的阈值电压Vth的作用。
[基本电路操作]
这里，将通过使用图3的时序波形图来描述具有上述配置的有源矩阵型有机EL显示装置10的基本电路操作。
图3的时序波形图示出了发光控制信号DS、写入扫描信号WS、驱动信号AZ、信号线34的电位Vofs/Vsig、驱动晶体管22的源极电压Vs和栅极电压Vg中的每一个的变化状态。
此外，写入晶体管23、发光控制晶体管24和开关晶体管25是p沟道型晶体管，并且因此，写入扫描信号WS、发光控制信号DS和驱动信号AZ的低电平状态是活动状态，并且其高电平状态是非活动状态。然后，写入晶体管23、发光控制晶体管24和开关晶体管25在写入扫描信号WS、发光控制信号DS和驱动信号AZ处于活动状态时处于导通状态，并且在它们处于非活动状态时处于非导通状态。
写入扫描信号WS在时刻t1处从高电平转变为低电平，并且因此写入晶体管23处于导通状态。此时，处于从信号输出单元60向信号线34输出基准电压Vofs的状态。因此，通过对写入晶体管23的采样将基准电压Vofs写入驱动晶体管22的栅电极，并且因此，驱动晶体管22的栅极电压Vg变为参考电压Vofs。
另外，发光控制信号DS在时刻t1处于低电平状态，并且因此发光控制晶体管24处于导通状态。因此，驱动晶体管22的源极电压Vs变为电源电压Vcc。此时，驱动晶体管22的栅极-源极电压Vgs变为Vgs＝Vofs-Vcc。
这里，为了执行阈值校正操作(阈值校正处理)，驱动晶体管22的栅极-源极电压Vgs必须大于驱动晶体管22的阈值电压Vth。为此，每个电压值被设置为使得满足|Vgs|＝|Vofs-Vcc|>|Vth|。
因此，将驱动晶体管22的栅极电压Vg设置为参考电压Vofs，并将驱动晶体管22的源极电压Vs设置为电源电压Vcc的初始化操作是在执行下一阈值校正操作之前的准备(阈值校正的准备)操作。因此，参考电压Vofs和电源电压Vcc变为驱动晶体管22的栅极电压Vg和源极电压Vs中的每一个的初始化电压。
接下来，在发光控制信号DS在时刻t2处从低电平转变为高电平，并且发光控制晶体管24处于非导通状态的情况下，在驱动晶体管22的源电极处于浮置状态并且驱动晶体管22的栅极电压Vg保持在参考电压Vofs的状态下开始阈值校正操作。也就是说，驱动晶体管22的源极电压Vs开始朝向通过从驱动晶体管22的栅极电压Vg减去阈值电压Vth而获得的电压(Vg-Vth)下降(减小)。
在基本操作中，基于驱动晶体管22的栅极电压Vg的初始化电压Vofs，将驱动晶体管22的源极电压Vs朝向通过从初始化电压Vofs减去驱动晶体管22的阈值电压Vth而获得的电压(Vg-Vth)改变的操作就是阈值校正操作。在阈值校正操作进行的情况下，驱动晶体管22的栅极-源极电压Vgs最终收敛于驱动晶体管22的阈值电压Vth。对应于阈值电压Vth的电压保持在保持电容26中。
然后，在写入扫描信号WS在时刻t3处从低电平转变为高电平，并且写入晶体管23处于非导通状态的情况下，阈值校正时段结束。此后，视频信号的信号电压Vsig在时刻t4处从信号输出单元60输出到信号线34，并且信号线34的电位从参考电压Vofs切换到信号电压Vsig。
接下来，写入扫描信号WS在时刻t5处从高电平转变为低电平，并且因此，写入晶体管23处于导通状态，并且通过采样将信号电压Vsig写入像素20中。根据写入晶体管23的信号电压Vsig的写入操作，驱动晶体管22的栅极电压Vg变为信号电压Vsig。
连接在驱动晶体管22的源极和电源电压Vcc的电源线之间的辅助电容27具有在写入视频信号的信号电压Vsig时抑制驱动晶体管22的源极电压Vs的变化的作用。然后，在根据视频信号的信号电压Vsig驱动驱动晶体管22时，驱动晶体管22的阈值电压Vth被与保持在保持电容25中的阈值电压Vth对应的电压抵消。
此时，驱动晶体管22的栅极-源极电压Vgs根据信号电压Vsig打开(增加)，但驱动晶体管22的源极电压Vs保持在浮置状态。因此，根据驱动晶体管22的特性，使保持电容26的带电电荷放电。此外，此时，根据流过驱动晶体管22的电流，开始给有机EL元件21的等效电容Cel充电。
有机EL元件21的等效电容Cel被充电，并且因此，随着时间流逝，驱动晶体管22的源极电压Vs逐渐下降。此时，已经抵消了每个像素中的驱动晶体管22的阈值电压Vth的变化，并且驱动晶体管22的漏极-源极电流Ids依赖于驱动晶体管22的迁移率μ。此外，驱动晶体管22的迁移率μ是构成驱动晶体管22的沟道的半导体薄膜的迁移率。
这里，驱动晶体管22的源极电压Vs的下降量用于对保持电容26的已充电电荷进行放电。换句话说，在驱动晶体管22的源极电压Vs的下降量(变化量)中，负反馈被施加到保持电容26。因此，驱动晶体管22的源极电压Vs的下降量是负反馈的反馈量。
因此，通过根据流过驱动晶体管22的漏极-源极电流Ids的反馈量将负反馈施加到保持电容26，并且因此，驱动晶体管22的漏极-源极电流Ids对于迁移率μ的依赖性可以被抵消。这种抵消操作(抵消处理)是校正每个像素中的驱动晶体管22的迁移率μ的变化的迁移率校正操作(迁移率校正处理)。
更具体地，随着写入驱动晶体管22的栅电极的视频信号的信号幅度Vin(＝Vsig-Vofs)的增加，漏极-源极电流Ids增加，并且因此，负反馈的反馈量的绝对值也增加了。因此，执行根据视频信号的信号幅度Vin(即发光亮度级)的迁移率校正处理。另外，在视频信号的信号幅度Vin恒定的情况下，随着驱动晶体管22的迁移率μ增加，负反馈的反馈量的绝对值也增加，并且因此，可以去除每个像素中的迁移率μ的变化。
写入扫描信号WS在时刻t6处从低电平转变为高电平，并且写入晶体管23处于非导通状态，并且因此，信号写入和迁移率校正时段结束。在执行迁移率校正之后，发光控制信号DS在时刻t7处从高电平转变为低电平，并且因此，发光控制晶体管24处于导通状态。利用这种布置，将电流从电源电压Vcc的电源线通过发光控制晶体管24提供给驱动晶体管22。
此时，写入晶体管23处于非导通状态，并且因此，驱动晶体管22的栅极通过与信号线34电隔离而处于浮置状态。这里，当驱动晶体管22的栅电极处于浮置状态时，保持电容26连接在驱动晶体管22的栅极和源极之间，并且因此，栅极电压Vg也随着驱动晶体管22的源极电压Vs的变化而变化。
也就是说，驱动晶体管22的源极电压Vs和栅极电压Vg上升，同时保持保持在保持电容26中的栅极-源极电压Vgs。然后，根据晶体管的饱和电流，驱动晶体管22的源极电压Vs上升至有机EL元件21的发光电压Voled。
因此，驱动晶体管22的栅极电压Vg随源电压Vs的变化而变化的操作是自举操作。换句话说，自举操作是这样的操作，其中驱动晶体管22的栅极电压Vg和源极电压Vs变化，同时保持保持在保持电容26中的栅极-源极电压Vgs，即，在保持电容26的两端之间的电压。
然后，驱动晶体管22的漏极-源极电流Ids开始流过有机EL元件21，并且因此，有机EL元件21的阳极电压Vano根据电流Ids而上升。在有机EL元件21的阳极电压Vano最终超过有机EL元件21的阈值电压Vthel的情况下，驱动电流开始流过有机EL元件21，并且因此，有机EL元件21EL元件21开始发光。
另一方面，第二驱动扫描单元50B在从时刻t1之前的时刻t0到时刻t7之后的时刻t8的时间段期间将驱动信号AZ设置为处于活动状态(低电平状态)。时刻t0至时刻t8的时段是有机EL元件21的非发光时段。驱动信号AZ在非发光时段期间处于活动状态，并且因此，响应于此，开关晶体管25处于导通状态。
开关晶体管25处于导通状态，并且因此，通过开关晶体管25(有机EL元件21的阳极电极)的驱动晶体管22的漏极和作为电流放电目的地节点的公共电源线35被电短路。这里，开关晶体管25的导通电阻远小于有机EL元件21的导通电阻。因此，在有机EL元件21的非发光时段中，流经驱动晶体管22的电流在公共电源线35中强制流动，而不在有机EL元件21中流动。另外，在执行阈值校正和信号写入的1H中，驱动信号AZ处于活动状态，但是在随后的发光时段中，驱动信号AZ处于非活动状态。
这里，着重在不包括开关晶体管25的像素配置中从阈值校正准备时段到阈值校正时段(时刻t1到时刻t3)的操作点。从对操作的以上描述中可以明显看出，驱动晶体管22的栅极-源极电压Vgs必须大于驱动晶体管22的阈值电压Vth，以便执行阈值校正操作。
在栅极-源极电压Vgs大于阈值电压Vth的情况下，电流流经驱动晶体管22。然后，在阈值校正准备时段到阈值校正时段的一部分中，有机EL元件21的阳极电压Vano暂时超过有机EL元件21的阈值电压Vthel。通过这种配置，电流从驱动晶体管22流入有机EL元件21，并且因此，无论信号电压Vsig的灰度如何，即使在非发光时段中，有机EL元件21也在每个帧中发出具有恒定亮度的光。作为其结果，显示面板70的对比度降低。
相反，在包括开关晶体管25的像素配置中，根据上述开关晶体管25的作用，可以防止流经驱动晶体管22的电流在有机EL元件21的非发光时段中流入有机EL元件21。利用这种布置，在非发光时段中，防止有机EL元件21发光，并且因此，与不包括开关晶体管25的像素配置相比，可以获得显示面板70的高对比度。
在上述的一组基本电路操作中，阈值校正准备、阈值校正、视频信号的信号电压Vsig的写入(信号写入)以及迁移率校正中的每一个操作，例如，在一个水平周期(1H)内执行。
[像素结构]
随后，将通过使用图4描述像素20的像素结构。图4是示出像素20的截面结构的示例的截面图。这里，示意性地示出像素20的主要部分的截面结构。这里，图4中示出的像素结构是示例，并且像素结构不限于此。
如图4所示，包括p沟道型晶体管的驱动晶体管22、写入晶体管23、发光控制晶体管24和的开关晶体管25设置在包括硅的n型半导体基板71上。图4仅示出了驱动晶体管22和写入晶体管23，以简化附图。
在驱动晶体管22中，一个源极/漏极区域221通过接触部72连接到有机EL元件21的第一电极211，并且当有机EL元件21发光时用作漏极区域。另一个源极/漏极区域222通过接触部73连接到布线74，并且当有机EL元件21发光时用作源极区域。栅电极223通过接触部77连接到布线75。
这里，布线74用作保持电容26的一个电极，并且布线75用作保持电容26的另一个电极。即，保持电容26(在图4中，作为被圆圈包围的部分示出)包括作为一个电极(一端)的布线74、作为另一电极(另一端)的布线75以及插入布线74和75之间的介电层(绝缘层)76。驱动晶体管22、写入晶体管23等被包括绝缘膜的元件分离区域78包围。
在写入晶体管23中，一个源极/漏极区域231通过接触部81、布线75和接触部77连接到驱动晶体管22的栅极223，并且当写入视频信号的信号电压Vsig时用作漏极区域。另一个源极/漏极区域232通过接触部82连接到沿垂直于纸平面的方向延伸的信号线34，并且在写入视频信号的信号电压Vsig时用作源极区域。栅电极233通过接触部83连接到扫描线31。
接触部72、73、77和81至83设置为不与扫描线31等短路，沿附图中的右-左方向(第一方向)延伸，并且在图4中示出了这种状态。
设置在半导体基板71上的驱动晶体管22、写入晶体管23等被层间绝缘层86覆盖。然后，在层间绝缘层86上形成保持电容26的另一电极(布线75)和介电层(绝缘层)76，并且在介电层(绝缘层)76上形成保持电容26的一个电极(布线74)。此外，在保护电容26的介电层(绝缘层)76和一个电极(布线74)上形成层间绝缘层87，并且在层间绝缘层87上形成扫描线31。
此外，在层间绝缘层87和扫描线31上形成层间绝缘层88，并且在层间绝缘层88上形成信号线34。此外，在层间绝缘层88和信号线34上形成层间绝缘层89，并且在层间绝缘层89上形成电源线90。此外，在层间绝缘层89和电源线90上形成层间绝缘层91，在层间绝缘层91上形成构成有机EL元件21的阳极电极211。
另外，在层间绝缘层91和阳极电极211上形成包括其中阳极电极211暴露于底部的开口部的层间绝缘层92。此外，在层间绝缘层92和阳极电极211上形成构成有机EL元件21的有机材料层(空穴传输层、发光层和电子传输层的层叠结构)212和阴极电极213，并且在阴极电极213上形成绝缘层93。
扫描线31、信号线34、电源线90等的层叠顺序不限于上述层叠顺序，并且基本上是任意的。有机EL元件21的阴极电极213连接到公共电源线35(参见图2)，并且预定的阴极电压Vcath被提供给公共电源线35。
可以基于已知方法执行上述像素20的制造，并且用于制造像素20的各种材料可以是已知材料。在上述示例中，举例说明了半导体基板71是n型半导体基板的情况。在半导体基板71是p型半导体基板的情况下，驱动晶体管22的一个源极/漏极区域221和另一个源极/漏极区域222，以及写入晶体管23的一个源极/漏极区域231和另一个源极/漏极区域232设置在形成在p型半导体基板71上的n型阱内。
[内置在半导体基板中的电容元件]
如上所述，保持电容26具有使用布线层的结构。具体地，保持电容26具有这样的结构，其中布线74被设置为一个电极，布线75被设置为另一个电极，并且介电层(绝缘层)76被插入在布线74和布线75之间。相反，在根据本实施方式的有机EL显示装置10中，辅助电容27内置在半导体基板71中。在该实施方式中，辅助电容27内置在半导体基板71上的由图4中的圆圈包围的部分中。在下文中，将描述内置在半导体基板71中的辅助电容27的具体示例。
(示例1)
图5A中示出了根据示例1的电容元件的示意性平面图，并且图5B中示出了沿图5A的线A-A的截面图。在图5A和图5B中，示出了驱动晶体管22和辅助电容27。
在包括硅的半导体基板71的表面层部分中形成驱动晶体管22的一个源极/漏极区域(扩散层区域)221和另一个源极/漏极区域(扩散层区域)222，以及元件隔离区78。另外，例如，通过包括氧化硅膜的栅极绝缘膜224，在半导体基板71上的一个源极/漏极区域与另一个源极/漏极区域222之间的区域中形成驱动晶体管22的栅电极223。半导体基板71上的结构的示例如图4所示。
内置在半导体基板71中的电容元件，即辅助电容27包括形成在半导体基板71中的介电层(绝缘膜)271、第一电极272和第二电极273。介电层(绝缘膜)271包括氧化硅膜、氮化硅膜等，并且形成为内置在元件分离区域78中在基板深度方向(第一方向)上延伸。介电层271用作辅助电容27的电容膜，同时将第一电极272和半导体基板71彼此电分离。
第一电极272包括诸如多晶硅的电导体，并且形成为内置在元件隔离区78中在介电层271的一个表面侧上面对介电层271。第一电极272电连接至驱动晶体管22的另一源极/漏极区域222。这里，优选地，在基板深度方向上，介电层271和第一电极272的下端部位于比元件分离区域78的下端78U更深的位置。
第二电极273包括具有与半导体基板71的导电类型相反的导电类型的扩散层，并且形成为面对介电层271的另一表面侧上的介电层271。即，第二电极273形成在驱动晶体管22的另一源极/漏极区域222侧，而不在元件分离区域78侧。通过这种布置，介电层271和第一电极272形成在元件分离区域78中，并且第二电极273形成在驱动晶体管22的形成区域中，并且因此，不必确保以便形成辅助电容27的专用区域。第二电极273电连接到电源线(图2中的电源电压Vcc的线)。
如上所述，在第一电极(电导体)272、介电层(绝缘膜)271和第二电极(扩散层区域)273层叠在与基板深度方向正交的方向(第二方向)上的结构中，辅助电容27(在图5B中，由椭圆包围的部分示出)由彼此面对的部分形成。在辅助电容27中，根据第一电极272和第二电极273之间的面对面积、两个电极272和273之间的距离(＝介电层271的厚度)以及介电层271的介电常数来确定电容值。
根据具有上述配置的示例1的辅助电容27，在元件分离区域78中形成介电层271和第一电极272，并且在驱动晶体管22的形成区域中形成第二电极273，并且因此，不必确保专用区域。另外，在辅助电容27中，作为辅助电容27的一端的第一电极272在元件分离区域78的界面上电连接到驱动晶体管22的另一个源极/漏极区域222，并且因此，不必抽出布线以便将它们电连接。
因此，采用在半导体基板71中内置辅助电容27的结构，并且因此，不需要通过使用布线层来确保用于在半导体基板71上形成辅助电容27的区域，并且作为其结果，可以减小驱动电路单元的形成区域。利用这种布置，可以实现像素20的尺寸细化和显示图像的清晰度增强。
接下来，将通过使用图6A、图6B、图6C、图6D、图7A、图7B和图7C的每个截面图示例性地说明每个步骤来描述根据示例1的辅助电容27的制造方法。
■步骤1
首先，通过使用抗蚀剂掩模(或硬掩模)94在半导体基板71上形成深槽95(参见图6A)。
■步骤2
接下来，对介电层(绝缘膜)271和包括诸如多晶硅的电导体的第一电极272进行成膜，然后进行整体干蚀刻、整体湿蚀刻或化学机械抛光(参见图6B)。在该阶段中，介电层271和第一电极272的前表面在基板深度方向上必须位于比半导体基板71的前表面更深的位置。
■步骤3
随后，例如，对多晶硅进行成膜，作为第一电极(电导体)272，并然后进行干蚀刻、湿蚀刻或化学机械抛光，从而填充凹槽95(参见图6C)。
■步骤4
接下来，图案化抗蚀剂掩模(或硬掩模)96以覆盖第一电极(电导体)272的一部分，然后，根据已知的元件分离区域(浅沟槽隔离)形成技术形成用于分离元件的凹槽(参见图6D)97。
■步骤5
之后，元件分离区域78包括用于分离元件的绝缘膜，例如氧化硅膜(参见图7A)。
■步骤6
接下来，在元件分离区域78上图案化抗蚀剂掩模(或硬掩模)98，然后，根据离子注入形成用作第二电极273的扩散层区域(参见图7B)。
■步骤7
之后，通过通常期望的制造方法形成驱动晶体管22的栅电极和源极/漏极区域(扩散层)221和222(参见图7C)。通过已知的制造方法制造各种布线层、通过使用布线层形成的电容元件(在该示例中，保持电容26)等。
(示例2)
示例2是示例1的变形例，并且是两个晶体管串联布置在同一扩散层上的情况的示例。在图8A和图8B中示出了根据示例2的电容元件的示意性平面图。
在驱动有机EL元件21的驱动电路单元的配置中，假设两个晶体管串联布置在同一扩散层上。这里，例如，在图2所示的像素电路中，驱动晶体管22和发光控制晶体管24的两个晶体管串联布置在同一扩散层上。
在以这种方式将两个晶体管串联布置在同一扩散层上的情况下，如图8A或图8B所示，优选地，辅助电容27形成在与驱动晶体管22和发光控制晶体管24共有的源极/漏极区域(扩散层区域)221/242附近。
根据该变形例的辅助电容27类似于根据示例1的辅助电容27，其中辅助电容27包括形成在半导体基体71中的介电层(绝缘膜)271、第一电极272和第二电极273。另外，基本上，通过执行与根据示例1的辅助电容27的制造方法类似的步骤的处理，可以制造根据该变形例的辅助电容27。
(示例3)
示例3是示例1的变形例。图9A中示出了示例3的电容元件的示意性平面图，并且图9B中示出了沿图9A的A-A线的截面图。在图9A和图9B中，示出了驱动晶体管22和辅助电容27。
在示例1中，如图5A和图5B所示，其中介电层271也存在于与第二电极273相对的一侧的结构，即，形成介电层271存在于其中且第一电极272在其间插入的结构。相反，在示例3中，如图9A和图9B所示，形成其中介电层271仅存在于用作辅助电容27的一个电极的第二电极273侧的结构。
接下来，将通过使用示意性地示出了每个步骤的图10A、图10B、图10C、图10D、图11A、图11B、图11C和图11D的每个截面图来描述根据示例3的辅助电容27的制造方法。
■步骤1
首先，通过使用抗蚀剂掩模(或硬掩模)94在半导体基板71上形成深槽95(参见图10A)。
■步骤2
接下来，对介电层(绝缘膜)271和包括诸如多晶硅的电导体的第一电极272进行成膜，然后进行整体干蚀刻、整体湿蚀刻或化学机械抛光。执行(参见图10B)。在该阶段中，介电层271和第一电极272的前表面必须在基板深度方向上位于比半导体基板71的前表面更深的位置。
■步骤3
随后，例如，对多晶硅进行成膜，作为第一电极(电导体)272，并然后进行干蚀刻、湿蚀刻或化学机械抛光，从而填充凹槽95(参见图10C)。
■步骤4
接下来，图案化抗蚀剂掩模(或硬掩模)96以覆盖第一电极(电导体)272的一部分，然后，根据已知的元件分离区域形成技术形成用于分离元件的凹槽97(参见图10D)。
■步骤5
接下来，例如，通过改变干蚀刻条件，仅各向异性地消除作为第一电极272的材料的电导体(参见图11A)。
■步骤6
之后，元件分离区域78包括用于分离元件的绝缘膜，例如氧化硅膜(参见图11B)。此时，各向同性地去除介电层271的暴露部分。
■步骤7
接下来，在元件分离区域78上图案化抗蚀剂掩模(或硬掩模)98，然后，根据离子注入形成用作第二电极273的扩散层区域(参见图11C)。
■步骤8
之后，通过通常期望的制造方法形成驱动晶体管22的栅电极和源极/漏极区域(扩散层)221和222(参见图11D)。通过已知的制造方法制造各种布线层、通过使用布线层形成的电容元件(在该示例中，保持电容26)等。
在根据示例3的电容元件的制造方法中，与根据示例1的电容元件的制造方法相比，增加了仅消除电导体的步骤(步骤5)，但是即使在根据示例3的电容元件的结构的情况下，也可以获得与根据示例1的电容元件的结构的情况类似的作用和效果。即，采用在半导体基板71中内置辅助电容27的结构，并且因此，不需要通过使用布线层来确保用于在半导体基板71上形成辅助电容27的区域，并且作为其结果，可以减小驱动电路单元的形成区域。利用这种布置，可以实现像素20的尺寸细化和显示图像的清晰度增强。
(应用示例)
该应用示例是通过应用根据示例1的辅助电容27的制造方法来制造将半导体基板71的第一表面侧和第二表面侧电连接在一起的布线的示例。在图12中示出根据该应用示例的布线结构的截面图。
在根据该应用示例的布线结构中，通过应用根据示例1的辅助电容27的制造方法制造的包括诸如多晶硅的电导体的第一电极272被用作将半导体基板71的第一表面侧和第二表面侧电连接在一起的布线。这里，在半导体基板71的第一表面侧上形成诸如驱动晶体管22的电路元件。
如上所述，第一电极272(下文中，称为“布线272”)内置在半导体基板71中，作为将半导体基板71的第一表面侧和第二表面侧电连接在一起的布线，并且因此，可以在第二表面侧上制造在半导体基板71的第一表面侧上制造的有机EL元件21(参见图4)。利用这种布置，可以在半导体基板71的第一表面侧上层叠另一个基板等。然后，布线272可以用作将驱动晶体管22的一个源极/漏极区域221和有机EL元件21的阳极电极连接在一起的布线。
接下来，将通过使用示意性地示出了每个步骤的图13A、图13B、图13C、图13D、图14A、图14B、图14C和图14D的每个截面图来描述根据应用示例的布线结构的制造方法。
■步骤1
首先，通过使用抗蚀剂掩模(或硬掩模)94在半导体基板71上形成深槽95(参见图13A)。
■步骤2
接下来，对介电层(绝缘膜)271和包括诸如多晶硅的电导体的第一电极272进行成膜，然后进行整体干蚀刻、整体湿蚀刻或化学机械抛光(参见图13B)。在该阶段中，介电层271和第一电极272的前表面必须在基板深度方向上位于比半导体基板71的前表面更深的位置。
■步骤3
随后，例如，对多晶硅进行成膜，作为第一电极(电导体)272，并然后进行干蚀刻、湿蚀刻或化学机械抛光，从而，填充沟槽95(参见图13C)。
■步骤4
接下来，图案化抗蚀剂掩模(或硬掩模)96以覆盖第一电极(电导体)272的一部分，然后，根据已知的元件分离区域形成技术形成用于分离元件的凹槽97(参见图13D)。
■步骤5
之后，元件分离区域78包括用于分离元件的绝缘膜，例如氧化硅膜(参见图14A)。
■步骤6
之后，通过通常期望的制造方法形成驱动晶体管22的栅极、源极/漏极区域(扩散层)221和222(参见图14B)。
接下来，尽管未示出，但通过通常期望的制造方法制造各种布线层、接触部等。随后，尽管未示出，但通过通常期望的制造方法将另一基板接合到第一表面侧上(即，在布线层侧上)的半导体基板71。
■步骤7
接下来，通过蚀刻或化学机械抛光来抛光半导体基板71的第二表面侧，即与布线层侧相对的一侧，直到露出第一电极(电导体)272的基板表面(参见图14C)。
■步骤8
随后，有机EL元件21的阳极电极211在与第一电极(电导体)272电接触的状态下被图案化(参见图14D)。之后，通过通常期望的制造方法制造有机材料层(空穴传输层、发光层和电子传输层的层叠结构)212或阴极电极213。
此外，在该应用示例中，有机EL元件21的阳极电极211已被例示为在第二表面侧上的半导体基板71上图案化的电极，并且电连接到第一电极(电导体)272，但元件电极不限于此。
<变形例>
如上所述，已经基于优选实施方式描述了本公开的技术，但是本公开的技术不限于上述实施方式。在上述实施方式中描述的显示装置的配置和结构是示例，并且可以适当地改变。例如，在上述实施方式中，辅助电容27已经被例示为内置在半导体基板中的电容元件，但是电容元件不限于辅助电容27。保持电容26可以用作内置在半导体基板而不是辅助电容27中的电容元件，并且保持电容26和辅助电容27都可以用作内置在半导体基板中的电容元件。
另外，在上述实施方式中，设置在包括发光单元(有机EL元件21)的每个像素20上并驱动发光单元的驱动电路单元已被例示为包括应用本公开的技术的电容元件的电路单元，但是电路单元可以是布置在像素阵列部30附近的外围电路单元，并且包括电容元件。写入扫描单元40、第一驱动扫描单元50A、第二驱动扫描单元50B、信号输出单元60等可以例示为外围电路单元。本公开的技术应用于外围电路单元的电容元件，并且因此，可以有助于减小外围电路单元的形成区域，并且此外，可以减小显示装置的尺寸。
<本公开的电子设备>
上述本公开的显示装置可以用作所有领域中的电子设备的显示单元(显示装置)，以作为图像或视频显示输入到电子设备的视频信号或在电子设备中生成的视频信号。电视机、膝上型个人计算机、数码静态相机、诸如移动电话的移动终端设备、头戴式显示器等可以作为电子设备的示例。然而，电子设备不限于此。
因此，在所有领域的电子设备中，本公开的显示装置用作显示单元，并且因此，可以获得以下效果。也就是说，根据本公开的显示装置，不需要确保用于在半导体基板上形成电容元件的区域，因此，可以减小电路单元(例如驱动电路单元或外围电路单元)的形成区域。因此，通过使用本公开的显示装置，可以有助于减小电子设备的主体的尺寸。
本公开的显示装置还包括密封形状的模块。作为示例，其中诸如透明玻璃的面对部分被粘贴到像素阵列部的显示模块对应于该模块。此外，在显示模块中，可以提供用于从外部输入和输出关于像素阵列部的信号等的电路单元、柔性印刷电路(FPC)等。在下文中，数字静态相机和头戴式显示器被例示为使用本公开的显示装置的电子设备的具体示例。然而，这里例示的具体示例仅是示例，并且电子设备不限于此。
(具体示例1)
图15是可互换镜头的单镜头反射型数字静态相机的外观图，其正视图如图15A所示，且其后视图如图15B所示。例如，可互换镜头的单镜头反射型数字静态相机包括在相机主体部(相机主体)111的右前侧上的可互换的拍摄镜头单元(可互换镜头)112，以及在左前侧上由摄影师抓握的抓握部分113。
然后，监视器114大致设置在摄像机主体部分111的后中心。电子取景器(目镜窗口)115设置在监视器114上。摄影师看着电子取景器115，并且因此，能够通过视觉识别从拍摄镜头单元112引导的对象的光学图像来确定结构轮廓。
在具有上述配置的镜头可互换单镜头反射型数字静态相机中，本公开的显示装置可用作电子取景器115。即，通过使用本公开的显示装置作为电子取景器115来制造根据该示例的镜头可互换的单镜头反射型数字静态相机。
(具体示例2)
图16是头戴式显示器的外观图。头戴式显示器例如包括用于安装在用户头部上，位于眼镜形显示单元211的两侧的耳钩部分212。在头戴式显示器中，本公开的显示装置可以用作显示单元211。即，通过使用本公开的显示装置作为显示单元211来制造根据该示例的头戴式显示器。
<能够被本公开所采纳的配置>
此外，本公开能够具有以下配置。
[1]显示装置，包括：
电路单元，包括半导体基板和电容元件，
其中，电容元件包括，
介电层，形成在半导体基板中并且沿基板深度方向延伸，
第一电极，以面对介电层的方式形成在介电层的一个表面侧上，以及
第二电极，以面对介电层的方式形成在介电层的另一表面侧上。
[2]根据[1]所述的显示装置，
其中，电路单元是设置在包括发光单元的每个像素中并且被配置为驱动发光单元的驱动电路单元。
[3]根据[2]所述的显示装置，
其中，驱动电路单元包括配置用于驱动发光单元的驱动晶体管，
在半导体基板中，介电层和第一电极形成在将像素彼此分离的元件分离区域中，并且
第一电极电连接到驱动晶体管的一个源极/漏极区域。
[4]根据[2]所述的显示装置，
其中，介电层和第一电极被形成使得介电层和第一电极的下端部在基板深度方向上位于比元件分离区域的下端更深的位置。
[5]根据[3]或[4]所述的显示装置，
其中第二电极形成在半导体基板中的该一个源极/漏极区域侧。
[6]根据[3]至[5]中任一项所述的显示装置，
其中，第二电极电连接到电源线。
[7]一种显示装置的制造方法，该显示装置设置有包括半导体基板和电容元件的电路单元，
其中，通过执行以下各步骤的处理来制造电容元件：
在半导体基板中形成沿基板深度方向延伸的介电层；
以面对介电层的方式在介电层的一个表面侧上形成第一电极；并且然后
以面对介电层的方式在介电层的另一表面侧上形成第二电极。
[8]一种电子设备，包括显示装置，该显示装置设置有包括半导体基板和电容元件的电路单元，
其中，电容元件包括，
介电层，形成在半导体基板中并且沿基板深度方向延伸，
第一电极，以面对介电层的方式形成在介电层的一个表面侧上，以及
第二电极，以面对介电层的方式形成在介电层的另一表面侧上。
参考标号列表
10有机EL显示装置、20像素(像素电路)、21有机EL元件、22驱动晶体管、23写入晶体管、24发光控制晶体管、25开关晶体管、26保持电容、27辅助电容、30像素阵列部、31(311至31m)扫描线、32(321至32m)第一驱动线、33(331至33m)第二驱动线、34(341至34n)信号线、35公共电源线、40写入扫描单元、50A第一驱动扫描单元、50B第二驱动扫描单元、60信号输出单元、70显示面板、71半导体基板、211阳极电极、212有机材料层、213阴极电极、271介电层(绝缘膜)、272第一电极(电导体)、273第二电极(扩散层区域)。

Claims (8)

1.一种显示装置，包括：
电路单元，包括半导体基板和电容元件，
其中，所述电容元件包括
介电层，形成在所述半导体基板中并且沿基板深度方向延伸，
第一电极，以面对所述介电层的方式形成在所述介电层的一个表面侧上，以及
第二电极，以面对所述介电层的方式形成在所述介电层的另一表面侧上。
2.根据权利要求1所述的显示装置，
其中，所述电路单元是设置在包括发光单元的每个像素中并且被配置为驱动所述发光单元的驱动电路单元。
3.根据权利要求2所述的显示装置，
其中，所述驱动电路单元包括被配置用于驱动所述发光单元的驱动晶体管，
在所述半导体基板中，所述介电层和所述第一电极形成在将所述像素彼此分离的元件分离区域中，并且
所述第一电极电连接到所述驱动晶体管的一个源极/漏极区域。
4.根据权利要求3所述的显示装置，
其中，所述介电层和所述第一电极被形成为使得所述介电层和所述第一电极的下端部在所述基板深度方向上位于比所述元件分离区域的下端更深的位置。
5.根据权利要求3所述的显示装置，
其中，所述第二电极形成在所述半导体基板中的所述一个源极/漏极区域侧。
6.根据权利要求3所述的显示装置，
其中，所述第二电极电连接到电源线。
7.一种显示装置的制造方法，所述显示装置设置有包括半导体基板和电容元件的电路单元，
其中，在进行所述显示装置的制造时通过执行以下各步骤的处理来制造所述电容元件：
在所述半导体基板中形成沿基板深度方向延伸的介电层；
以面对所述介电层的方式在所述介电层的一个表面侧上形成第一电极；并且然后
以面对所述介电层的方式在所述介电层的另一表面侧上形成第二电极。
8.一种电子设备，包括显示装置，所述显示装置设置有包括半导体基板和电容元件的电路单元，
其中，所述电容元件包括，
介电层，形成在所述半导体基板中并且沿基板深度方向延伸，
第一电极，以面对所述介电层的方式形成在所述介电层的一个表面侧上，以及
第二电极，以面对所述介电层的方式形成在所述介电层的另一表面侧上。
CN201780039355.3A 2016-07-29 2017-06-06 显示装置、显示装置制造方法以及电子设备 Active CN109416897B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-149164 2016-07-29
JP2016149164 2016-07-29
PCT/JP2017/020996 WO2018020844A1 (ja) 2016-07-29 2017-06-06 表示装置、表示装置の製造方法、及び、電子機器

Publications (2)

Publication Number Publication Date
CN109416897A true CN109416897A (zh) 2019-03-01
CN109416897B CN109416897B (zh) 2021-07-02

Family

ID=61016589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780039355.3A Active CN109416897B (zh) 2016-07-29 2017-06-06 显示装置、显示装置制造方法以及电子设备

Country Status (5)

Country Link
US (2) US10622435B2 (zh)
JP (1) JP6835090B2 (zh)
CN (1) CN109416897B (zh)
DE (1) DE112017003811B4 (zh)
WO (1) WO2018020844A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017004534B4 (de) 2016-09-09 2024-06-13 Sony Semiconductor Solutions Corporation Anzeigevorrichtung
JP7145032B2 (ja) * 2018-10-19 2022-09-30 キヤノン株式会社 表示装置および電子機器
JP7204429B2 (ja) * 2018-11-06 2023-01-16 キヤノン株式会社 表示装置および電子機器
WO2024130510A1 (zh) * 2022-12-19 2024-06-27 京东方科技集团股份有限公司 显示基板及显示装置

Citations (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01149453A (ja) * 1987-12-04 1989-06-12 Nec Corp 半導体記憶装置
EP0277016B1 (en) * 1987-01-29 1998-04-15 Canon Kabushiki Kaisha Photoelectric conversion apparatus
GB2296821B (en) * 1994-12-31 1999-01-20 Hyundai Electronics Ind Method for fabricating capacitors of semiconductor device
CN1212454A (zh) * 1997-09-22 1999-03-31 日本电气株式会社 高可靠性的槽式电容器型存储器单元
CN1213167A (zh) * 1997-06-11 1999-04-07 西门子公司 减小器件制备中的氧化应力
JP2000137246A (ja) * 1997-11-28 2000-05-16 Matsushita Electric Ind Co Ltd 反射型表示素子及び反射型表示素子を用いた映像装置
US6080616A (en) * 1996-02-21 2000-06-27 Samsung Electronics Co., Ltd. Methods of fabricating memory cells with reduced area capacitor interconnect
CN1290866A (zh) * 1999-09-30 2001-04-11 精工爱普生株式会社 电光装置及其制造方法
CN1419733A (zh) * 2000-12-06 2003-05-21 索尼公司 变换电路及其控制方法,和显示器以及便携终端
CN1455914A (zh) * 2001-01-15 2003-11-12 索尼公司 有源矩阵型显示设备、有源矩阵型有机场致发光显示设备、以及驱动这样的显示设备的方法
CN1551089A (zh) * 2003-05-19 2004-12-01 索尼株式会社 像素电路、显示装置以及像素电路的驱动方法
CN1573886A (zh) * 2003-06-03 2005-02-02 索尼株式会社 像素电路及显示装置
US20050184326A1 (en) * 2004-02-24 2005-08-25 Chun-Wen Cheng Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well
CN1674274A (zh) * 2004-03-24 2005-09-28 索尼株式会社 半导体器件及制造此器件的方法
KR100629589B1 (ko) * 2005-04-28 2006-09-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
CN1979618A (zh) * 2005-12-06 2007-06-13 三星电子株式会社 显示装置及其驱动方法
US20070138547A1 (en) * 2005-12-09 2007-06-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
CN101075659A (zh) * 2006-05-16 2007-11-21 索尼株式会社 薄膜晶体管的制造方法和薄膜晶体管以及显示装置
CN101123670A (zh) * 2006-08-09 2008-02-13 东北大学 光学传感器和固体成像器件
CN101958280A (zh) * 2009-07-17 2011-01-26 乐金显示有限公司 有机电致发光显示设备及其制造方法
CN102047396A (zh) * 2008-08-04 2011-05-04 松下电器产业株式会社 柔性半导体装置及其制造方法
CN203178636U (zh) * 2013-02-05 2013-09-04 深圳市华星光电技术有限公司 阵列基板及显示装置
CN103489824A (zh) * 2013-09-05 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
CN103515544A (zh) * 2012-06-15 2014-01-15 苹果公司 背沟道蚀刻金属氧化物薄膜晶体管和工艺
US8686446B2 (en) * 2011-01-12 2014-04-01 Samsung Display Co., Ltd. Capacitor device and display apparatus having the same
US20140132175A1 (en) * 2012-11-14 2014-05-15 Sony Corporation Light-emitting element, display device and electronic apparatus
CN103824809A (zh) * 2013-11-06 2014-05-28 友达光电股份有限公司 像素结构及其制造方法
CN104106129A (zh) * 2012-02-16 2014-10-15 索尼公司 半导体装置和半导体装置的制造方法
CN104350532A (zh) * 2012-06-15 2015-02-11 索尼公司 显示装置、半导体装置和制造显示装置的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0534709A (ja) 1991-07-25 1993-02-12 Sony Corp 液晶表示装置
JP3214202B2 (ja) * 1993-11-24 2001-10-02 ソニー株式会社 表示素子基板用半導体装置
KR20010032543A (ko) 1997-11-28 2001-04-25 모리시타 요이찌 반사형 표시소자 및 반사형 표시소자를 이용한 영상장치
KR100870004B1 (ko) * 2002-03-08 2008-11-21 삼성전자주식회사 유기 전계발광 표시 장치와 그 구동 방법
WO2006130981A1 (en) * 2005-06-08 2006-12-14 Ignis Innovation Inc. Method and system for driving a light emitting device display
WO2007060881A1 (ja) * 2005-11-22 2007-05-31 Mitsubishi Gas Chemical Company, Inc. 半導体装置の製造方法
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
JP2012173470A (ja) 2011-02-21 2012-09-10 Fujitsu Semiconductor Ltd アクティブマトリクス基板、その製造方法、及び反射型液晶表示装置
KR102141238B1 (ko) * 2013-05-22 2020-08-06 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2015034861A (ja) 2013-08-08 2015-02-19 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
KR20160000087A (ko) * 2014-06-23 2016-01-04 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP6734771B2 (ja) * 2016-12-28 2020-08-05 株式会社ジャパンディスプレイ 表示装置

Patent Citations (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0277016B1 (en) * 1987-01-29 1998-04-15 Canon Kabushiki Kaisha Photoelectric conversion apparatus
JPH01149453A (ja) * 1987-12-04 1989-06-12 Nec Corp 半導体記憶装置
GB2296821B (en) * 1994-12-31 1999-01-20 Hyundai Electronics Ind Method for fabricating capacitors of semiconductor device
US6080616A (en) * 1996-02-21 2000-06-27 Samsung Electronics Co., Ltd. Methods of fabricating memory cells with reduced area capacitor interconnect
CN1213167A (zh) * 1997-06-11 1999-04-07 西门子公司 减小器件制备中的氧化应力
CN1212454A (zh) * 1997-09-22 1999-03-31 日本电气株式会社 高可靠性的槽式电容器型存储器单元
JP2000137246A (ja) * 1997-11-28 2000-05-16 Matsushita Electric Ind Co Ltd 反射型表示素子及び反射型表示素子を用いた映像装置
CN1290866A (zh) * 1999-09-30 2001-04-11 精工爱普生株式会社 电光装置及其制造方法
CN1419733A (zh) * 2000-12-06 2003-05-21 索尼公司 变换电路及其控制方法,和显示器以及便携终端
CN1455914A (zh) * 2001-01-15 2003-11-12 索尼公司 有源矩阵型显示设备、有源矩阵型有机场致发光显示设备、以及驱动这样的显示设备的方法
CN1551089A (zh) * 2003-05-19 2004-12-01 索尼株式会社 像素电路、显示装置以及像素电路的驱动方法
CN1573886A (zh) * 2003-06-03 2005-02-02 索尼株式会社 像素电路及显示装置
US20050184326A1 (en) * 2004-02-24 2005-08-25 Chun-Wen Cheng Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well
CN1674274A (zh) * 2004-03-24 2005-09-28 索尼株式会社 半导体器件及制造此器件的方法
KR100629589B1 (ko) * 2005-04-28 2006-09-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
CN1979618A (zh) * 2005-12-06 2007-06-13 三星电子株式会社 显示装置及其驱动方法
US20070138547A1 (en) * 2005-12-09 2007-06-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN101075659A (zh) * 2006-05-16 2007-11-21 索尼株式会社 薄膜晶体管的制造方法和薄膜晶体管以及显示装置
CN101123670A (zh) * 2006-08-09 2008-02-13 东北大学 光学传感器和固体成像器件
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
CN102047396A (zh) * 2008-08-04 2011-05-04 松下电器产业株式会社 柔性半导体装置及其制造方法
CN101958280A (zh) * 2009-07-17 2011-01-26 乐金显示有限公司 有机电致发光显示设备及其制造方法
US8686446B2 (en) * 2011-01-12 2014-04-01 Samsung Display Co., Ltd. Capacitor device and display apparatus having the same
CN104106129A (zh) * 2012-02-16 2014-10-15 索尼公司 半导体装置和半导体装置的制造方法
CN103515544A (zh) * 2012-06-15 2014-01-15 苹果公司 背沟道蚀刻金属氧化物薄膜晶体管和工艺
CN104350532A (zh) * 2012-06-15 2015-02-11 索尼公司 显示装置、半导体装置和制造显示装置的方法
US20140132175A1 (en) * 2012-11-14 2014-05-15 Sony Corporation Light-emitting element, display device and electronic apparatus
JP2014098779A (ja) * 2012-11-14 2014-05-29 Sony Corp 発光素子、表示装置及び電子機器
CN203178636U (zh) * 2013-02-05 2013-09-04 深圳市华星光电技术有限公司 阵列基板及显示装置
CN103489824A (zh) * 2013-09-05 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
CN103824809A (zh) * 2013-11-06 2014-05-28 友达光电股份有限公司 像素结构及其制造方法

Also Published As

Publication number Publication date
US20200203464A1 (en) 2020-06-25
US11024698B2 (en) 2021-06-01
CN109416897B (zh) 2021-07-02
US10622435B2 (en) 2020-04-14
JP6835090B2 (ja) 2021-02-24
DE112017003811T5 (de) 2019-04-11
DE112017003811B4 (de) 2021-09-09
JPWO2018020844A1 (ja) 2019-05-09
US20190123124A1 (en) 2019-04-25
WO2018020844A1 (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
CN110034132B (zh) 一种阵列基板、显示面板及显示装置
KR100801461B1 (ko) 디스플레이 장치
US9219087B2 (en) Display, display drive method, method of manufacturing display, and electronic apparatus
CN104282257B (zh) 显示装置、用于显示装置的驱动方法和电子设备
TWI463455B (zh) 顯示裝置及電子設備
TWI555182B (zh) 用於顯示像素臨限電壓補償電路之電容結構
US11024698B2 (en) Display device including driving circuit with first and second capacitors
US10541275B2 (en) Display device and electronic apparatus
US11778862B2 (en) Display device and electronic device including capacitors connected to anode electrode of light emitting unit
WO2021259311A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
JP7597110B2 (ja) 表示装置および電子機器
CN109643508A (zh) 显示装置和电子设备
CN221575971U (zh) 发光显示装置
WO2020184081A1 (ja) 表示装置、及び、電子機器
CN104008725A (zh) 显示装置、驱动显示装置的方法及电子设备
CN221634318U (zh) 发光显示装置
JP7414183B1 (ja) 表示装置
JP7578133B2 (ja) 表示装置及び表示装置の製造方法、並びに、電子機器
CN116469343A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant