[go: up one dir, main page]

CN103824809A - 像素结构及其制造方法 - Google Patents

像素结构及其制造方法 Download PDF

Info

Publication number
CN103824809A
CN103824809A CN201310716573.XA CN201310716573A CN103824809A CN 103824809 A CN103824809 A CN 103824809A CN 201310716573 A CN201310716573 A CN 201310716573A CN 103824809 A CN103824809 A CN 103824809A
Authority
CN
China
Prior art keywords
electrode
layer
pixel
insulating layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310716573.XA
Other languages
English (en)
Other versions
CN103824809B (zh
Inventor
曾伟豪
张凡伟
方绍为
陈泓旭
李仁佑
石宗祥
丁宏哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN103824809A publication Critical patent/CN103824809A/zh
Application granted granted Critical
Publication of CN103824809B publication Critical patent/CN103824809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes

Landscapes

  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种像素结构及其制造方法，包括以下步骤：图案化一第一金属层以形成一源极以及一漏极，且图案化一半导体材料层以形成一通道层以及一像素图案。形成一第一绝缘层以覆盖通道层、源极、漏极以及像素图案。于通道层上方的第一绝缘层上形成一栅极。形成一第二绝缘层以覆盖栅极以及第一绝缘层。于第一绝缘层以及第二绝缘层中形成一像素开口以暴露出像素图案的部分区域。对像素开口所暴露出的像素图案的部分区域进行改质以形成与漏极电性连接的一像素电极。

Description

像素结构及其制造方法
技术领域
本发明是有关于一种像素结构及其制造方法，且特别是有关于一种具有改质的像素电极的像素结构及其制造方法。
背景技术
电致发光装置是一种自发光性（Emissive）的装置。由于电致发光装置具有无视角限制、低制造成本、高应答速度、省电、可使用于可携式机器的直流驱动、工作温度范围大以及重量轻且可随硬件设备小型化及薄型化等等。因此，电致发光装置具有极大的发展潜力，可望成为下一世代的新颖平面显示器。
一般来说，电致发光装置是由一上电极层、一下电极层以及夹于两电极层之间的一发光层所组成、其中下电极层一般是采用透明导电材质，以使发光层所产生的光线可以穿透出。下电极层通常是由像素结构中的像素电极构成。然而，一般需以多道光罩工艺来制作像素结构，其中有多层绝缘层存在于像素电极与基板之间，因此当光线由像素电极往基板方向穿透出时，容易造成电致发光装置的光源显示强度不足以及色偏等现象发生。
发明内容
本发明提供一种像素结构及其制造方法，其工艺简单而且像素结构可具有理想的光源显示强度。
本发明的像素结构的制造方法，其包括以下的步骤。于一基板上依序形成一半导体材料层以及一第一金属层。图案化第一金属层以形成一源极以及一漏极，且图案化半导体材料层以形成一通道层以及一像素图案，其中源极以及漏极设置于通道层上。于基板上形成一第一绝缘层，第一绝缘层覆盖通道层、源极、漏极以及像素图案。于通道层上方的第一绝缘层上形成一栅极。于基板上形成一第二绝缘层，第二绝缘层覆盖栅极以及第一绝缘层。于第一绝缘层以及第二绝缘层中形成一像素开口，像素开口暴露出像素图案的至少一部分区域。对像素开口所暴露出的像素图案的至少一部分区域进行改质以形成与漏极电性连接的一像素电极。
上述的像素结构的制造方法，其中对该像素开口所暴露出的该像素图案的至少一部分区域进行改质的方法包括一氮气退火工艺。
上述的像素结构的制造方法，其中该半导体材料层的材料包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2与M3各自独立为Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
上述的像素结构的制造方法，其中该源极、该漏极、该通道层以及该像素图案是以同一道光罩工艺形成。
上述的像素结构的制造方法，其中还包括形成一第一接触窗以及一第二接触窗于该第一绝缘层中并分别暴露出该源极以及该漏极；以及形成该栅极、一源极连接线以及一漏极连接线于该第一绝缘层上，且该源极连接线透过该第一接触窗连接该源极，以及该漏极连接线透过该第二接触窗连接该漏极。
上述的像素结构的制造方法，其中在图案化该第一金属层时，还包括形成一储存电容的一下电极，该第一绝缘层覆盖该下电极，并且于该下电极上方的该第一绝缘层上形成对应该下电极的该储存电容的一上电极。
本发明的像素结构的制造方法，其包括以下的步骤。于一基板上形成一半导体材料层。图案化半导体材料层以形成一通道图案以及一像素图案，其中通道图案包含一第一区域与分别位于第一区域两侧的第二区域。于通道图案上形成一第一绝缘层，第一绝缘层覆盖通道图案的第一区域。于第一绝缘层上形成一栅极。形成一金属层，覆盖于该通道图案的该等第二区域以及栅极。对金属层进行改质以使金属层形成一金属氧化物层，并且与金属层接触的该等第二区域形成彼此分离的一源极以及一漏极，而与金属层接触的像素图案形成一与漏极电性连接的像素电极。于基板上形成一第二绝缘层，第二绝缘层覆盖源极、漏极、栅极以及像素电极。于第二绝缘层以及金属氧化层中形成一像素开口，像素开口暴露出像素电极的至少一部分区域。
上述的像素结构的制造方法，其中对该金属层进行改质的方法包括一氧气退火工艺。
上述的像素结构的制造方法，其中该半导体材料层的材料包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2与M3各自独立为Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
上述的像素结构的制造方法，其中还包括形成一第一接触窗以及一第二接触窗于该第二绝缘层以及该金属氧化物层中并分别暴露出部分该源极以及部分该漏极；形成一源极连接线以及一漏极连接线于该第二绝缘层上且该源极连接线透过该第一接触窗连接该源极，以及该漏极连接线透过该第二接触窗连接该漏极。
上述的像素结构的制造方法，其中还包括形成一储存电容，该储存电容的形成方法包括：在图案化该半导体材料层时，还包括形成一电容图案，该电容图案包含一第三区域与分别位于该第三区域两侧的第四区域；该第一绝缘层还形成于该电容图案的该第三区域；于该第三区域上方的该第一绝缘层上形成一上电极，其中该金属层还覆盖于该电容图案的该等第四区域以及该上电极，而在对该金属层进行改质时，与该金属层接触的该电容图案的该等第四区域形成一下电极。
本发明的像素结构设置于一基板上。像素结构包括一通道层、一源极、一漏极、一像素电极、一第一绝缘层、一栅极以及一第二绝缘层。通道层设置于基板上。源极设置于通道层上。漏极设置于通道层上，源极以及漏极彼此分离。像素电极设置于基板上，像素电极与漏极电性连接，其中通道层与像素电极包括一半导体材料层，并且像素电极的氧气含量低于通道层的氧气含量。第一绝缘层覆盖通道层。栅极设置于通道层上方的第一绝缘层上。第二绝缘层覆盖栅极以及第一绝缘层，其中第二绝缘层中具有一像素开口，像素开口暴露出像素电极的至少一部分区域。
上述的像素结构，其中该通道层与该像素电极位于同一表面上。
上述的像素结构，其中该通道层与该像素电极系由同一半导体材料层所制作，该半导体材料层包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2与M3各自独立为Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
上述的像素结构，其中该第一绝缘层还覆盖该源极以及该漏极，并且暴露出该像素电极的至少一部分区域。
上述的像素结构，其中该像素电极包括一导体部以及一半导体部，该像素开口暴露出该像素电极的该导体部，该第一绝缘层以及该第二绝缘层覆盖该像素电极的该半导体部。
上述的像素结构，其中还包括：一第一接触窗以及一第二接触窗，设置于该第一绝缘层内，且该第一接触窗和该第二接触窗分别暴露出该源极以及该漏极；以及一源极连接线以及一漏极连接线，设置于该第一绝缘层上，其中该源极连接线透过该第一接触窗和该源极连接，且该漏极连接线透过该第二接触窗和该漏极连接。
上述的像素结构，其中还包括一储存电容，该储存电容包括：一下电极，设置于该基板上，该第一绝缘层还覆盖该下电极，其中该下电极包含与该源极以及该漏极相同的膜层；以及一上电极，设置于该下电极上方的该第一绝缘层上，该上电极与该栅极属于同一膜层。
上述的像素结构，其中还包括一金属氧化物层，该金属氧化物层覆盖于该栅极、该第一绝缘层、该源极以及该漏极上，并且暴露出该像素电极的至少一部分区域，而该第二绝缘层设置于该金属氧化物层上。
上述的像素结构，其中该像素电极包括一导体部以及一半导体部，该半导体部设置于该基板上，且该导体部设置于该半导体部上，该像素开口暴露出该像素电极的该导体部。
上述的像素结构，其中还包括：一第一接触窗、一第二接触窗以及一第三接触窗，设置于该第二绝缘层以及该金属氧化物层中，且该第一接触窗与该第二接触窗分别暴露出该源极以及该漏极，该第三接触窗暴露出该出像素电极；以及一源极连接线以及一漏极连接线，设置于该第二绝缘层上，其中该源极连接线透过该第一接触窗和该源极连接，且该漏极连接线透过该第二接触窗与该第三接触窗连接该漏极和该像素电极。
上述的像素结构，其中还包括一储存电容，该储存电容包括：一下电极，设置于该基板上，该下电极包括一非改质部以及位于该非改质部两侧的一改质部，该改质部与该源极以及该漏极属于同一膜层，且该第一绝缘层还覆盖该非改质部；一上电极，设置于该非改质部上方的该第一绝缘层上，该上电极与该栅极属于同一膜层。
基于上述，本发明的像素结构的制造方法同时形成通道层以及像素图案，并改质像素图案以形成具有导体特性的像素电极，其工艺简单可降低制作成本。此外，以像素电极作为电致发光装置的透明下电极时，由于像素电极与基板之间几乎没有绝缘层的存在，因此可以确保光源的显示强度并减少色偏的现象发生。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1E为本发明一实施例的像素结构的制造流程剖面示意图;
图1F为本发明另一实施例的电致发光装置的剖面示意图;
图2为图1E的实施例的像素结构的俯视示意图;
图3为本发明另一实施例的像素结构的剖面示意图;
图4A至图4F为本发明另一实施例的像素结构的制造流程剖面示意图;
图5为图4F的实施例的像素结构的俯视示意图;
图6为本发明另一实施例的像素结构的剖面示意图;
图7为本发明一实施例的主动元件的电流对电压的关系图。
其中，附图标记：
100、100a、200：像素结构          102、202：基板
104、204：半导体材料层            106：第一金属层
108：下电极                       110：下导电层
112：像素图案                     114a、114b、114c：垫层
116：第一绝缘层                   118：上电极
120：上导电层                     122：第二绝缘层
122a：第一材料层                  122b：第二材料层
124：像素开口                     126：导体部
128：半导体部                     206：通道图案
206a：第一区域                    206b：第二区域
208：像素图案                     210：电容图案
210a：第三区域                    210b：第四区域
212：接垫图案                     214：第一绝缘层
216：上电极                       218：金属层
220：金属氧化物层                 222：导体部
224：半导体部                     226：下电极
226a：非改质部                    226b：改质部
228：下导电层                     229：垫层
230：第二绝缘层                   230a：第一材料层
230b：第二材料层                  232：像素开口
234：上导电层                     C1～C12：接触窗
CC：电容连接线                    CH：通道层
CS：储存电容                      D：漏极
DC：漏极连接线                    DL：数据线
G：栅极                           PE：像素电极
PD：接垫                          PL：电源线
SL：扫描线                        S：源极
SC：源极连接线                    T1～T4：主动元件
I-I’、Ⅱ-Ⅱ’、Ⅲ-Ⅲ’、Ⅳ-Ⅳ：剖线
具体实施方式
图1A至图1E为本发明一实施例的像素结构的制造流程剖面示意图。图2为图1E的实施例的像素结构的俯视示意图，其中图1A至图1E的剖面位置可参考图2所绘示的剖线位置。为清楚绘示像素结构的构件位置，图2省略绘示部分构件。
请参照图1A与图2，首先，于一基板102上形成一半导体材料层104以及一第一金属层106。半导体材料层104的材料包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2与M3各自独立为Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。其中半导体材料层104的电子迁移率会随着载子浓度增加而增加。第一金属层106的材料包括铝(Al)、氮化钼/铝(MoN/Al)堆叠膜、氮化钼/铝/氮化钼(MoN/Al/MoN)堆叠膜、钛/铜/钛(Ti/Cu/Ti)堆叠膜、钛合金/铜/钛合金(Ti alloy/Cu/Ti alloy)堆叠膜、氮化钼/钕化铝(MoN/AlNd)堆叠膜、钛/钕化铝(Ti/AlNd)堆叠膜、钛合金/钕化铝(Ti alloy/AlNd)堆叠膜。
请参照图1B与图2，图案化半导体材料层104以及第一金属层106以形成一源极S、一漏极D、一下电极108、一数据线DL、一下导电层110、一通道层CH、一像素图案112以及多个垫层114a、114b、114c。漏极S、漏极D、下电极108、数据线DL以及下导电层110属于同一膜层。通道层CH、像素电极112以及垫层114a、114b、114c属于同一膜层。详细而言，可先透过一半色调光罩（half tonemask）工艺来图案化半导体材料层104以形成通道层CH、像素图案112以及垫层114a、114b、114c。此时，通道层CH、像素图案112以及垫层114a、114b、114c上方还残留着待图案化的部分第一金属层106。接着，再次透过该半色调光罩工艺图案化上述待图案化的部分第一金属层106以形成源极S、漏极D、下电极108、数据线DL以及下导电层110。换言之，本实施例可使用同一道光罩工艺形成源极S、漏极D、通道层CH以及像素图案112。
在本实施例中，源极S以及漏极D设置于通道层CH上，且源极S以及漏极D彼此分离。下电极108设置于垫层114a上。数据线DL设置于垫层114b上。下导电层110设置于垫层114c上。换言之，垫层114a位于基板102与下电极108之间。垫层114b位于基板102与数据线DL之间。垫层114c位于基板102与下导电层110之间。
接着，请参照图1C与图2，于基板102上形成一第一绝缘层116。第一绝缘层116覆盖源极S、漏极D、通道层CH、像素图案112、下电极108以及数据线DL。第一绝缘层116中具有多个接触窗以暴露出部分构件，这些接触窗例如是以一道光罩工艺形成。具体而言，一第一接触窗C1暴露出源极S的部分区域，一第二接触窗C2暴露出一电源线PL的部分区域，一第三接触窗C3暴露出漏极D的部分区域，一第四接触窗C4暴露出像素图案112的部分区域，一第五接触窗C5暴露出下导电层110。第一绝缘层116的材料包括钛氧化物(TiOx)、硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)、镁铪氧化物(MgZrOx)、钡钛氧化物(BaTiOx，x>1)以及上述材料的堆叠膜。
接着，请参照图1D与图2，于基板102上形成一图案化金属层，其例如是以一道光罩工艺于第一绝缘层116上形成一源极连接线SC、一栅极G、一漏极连接线DC、一上电极118、一扫描线SL以及一上导电层120。换言之，源极连接线SC、栅极G、漏极连接线DC、上电极118、扫描线SL以及上导电层120属于同一膜层。具体而言，栅极G设置于通道层CH上方的第一绝缘层116上。源极连接线SC透过第一接触窗C1以及第二接触窗C2分别与源极S以及电源线PL电性连接(如图2的俯视图所示)，其中电源线PL可经由源极连接线SC提供一电流源至源极S。漏极连接线DC透过第三接触窗C3与漏极D连接，且漏极连接线DC更进一步透过第四接触窗C4与像素图案112连接。上电极118设置于下电极108上方的第一绝缘层116上，其中对应的上电极108与下电极118可形成一储存电容CS。上导电层120设置于下导电层110上，其中上导电层120与下导电层110直接接触而形成一接垫PD。接垫PD例如是位于数据线DL或扫描线SL的末端而用以和印刷电路板或是驱动芯片电性连接的导电结构。
接着，请参照图1E与图2，于基板102上形成一第二绝缘层122，并且以一道光罩工艺于第一绝缘层116以及第二绝缘层122中形成一像素开口124以暴露出像素图案112的部分区域。但不以此为限，在其他实施例中亦可先于第二绝缘层122中形成一开口，再于第一绝缘层116中形成另一开口，以共同构成一像素开口124暴露出像素图案112的部分区域。第二绝缘层122覆盖上电极118以及扫描线SL，且第二绝缘层122暴露出上导电层120。接着，对像素开口124所暴露出的像素图案112的部分区域进行改质以形成一像素电极PE。具体而言，第二绝缘层122包括一第一材料层122a以及一第二材料层122b，其中第一材料层122a的材料包括钛氧化物(TiOx)、硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)、镁铪氧化物(MgZrOx)、钡钛氧化物(BaTiOx，x大于1)以及上述材料的堆叠膜。第一材料层122a的材料也可以是有机材料，例如碳氢氧化合物(CxOyHz，x、y及z皆大于1)。第二材料层122b的材料包括钛氧化物(TiOx)、硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)、镁铪氧化物(MgZrOx)、钡钛氧化物(BaTiOx，x>1)以及上述材料的堆叠膜。第二材料层122b的材料也可以是有机材料，例如碳氢氧化合物(CxOyHz，x、y及z皆大于1)。在此，是以第二绝缘层122包括两层材料层为例说明，但本发明并不限定第二绝缘层122的材料层数目。
具体而言，上述改质像素图案112的方法例如是对像素开口124所暴露出的像素图案112的部分区域进行一氮气退火工艺。氮气退火工艺的温度约为150℃至450℃。被像素开口124暴露出而进行氮气退火工艺后的像素图案112的部分区域会转变成具有导体特性的一导体部126，其中导体部126的氧气含量为小于4at%(原子百分比)。被第一绝缘层116以及第二绝缘层122覆盖而未受氮气退火工艺影响的像素图案112的部分区域则维持半导体特性而形成一半导体部128，其中半导体部128的氧气含量为大于等于4at%(原子百分比)。导体部126与半导体部128构成像素电极PE。像素电极PE与通道层CH位于同一表面上。本实施例以四道光罩工艺完成像素结构100的制作，因此具有简易的工艺并可节省制作成本。
以另一方面来看，像素电极PE与通道层CH都包括半导体材料层，其中像素电极PE的导体部126的氧气含量低于通道层CH的氧气含量。像素电极PE的导体部126的氧气含量为小于4at%。通道层CH的氧气含量为大于等于4at%。半导体材料层的氧气含量影响其片电阻，在本实施例中，像素电极PE的导体部126的片电阻为小于120Ω/□，通道层CH的片电阻约大于1500Ω/□。进一步而言，像素电极PE包括导体部126以及半导体部128。导体部126具有透明导电性质，因此其可用以作为电致发光装置的透明下电极。具体而言，如图1F所示，像素开口124中可以更进一步设置一发光层130以及一上电极层132以形成电致发光装置的像素结构100a。在本实施例中，由于像素电极PE是直接设置于基板102上，因此相较于公知下电极与基板之间具有多层绝缘层的电致发光装置，本实施例的像素电极PE作为电致发光装置10的透明下电极，当光线由像素电极PE往基板102射出时，可保有较强的光源显示强度而且不易有色偏的现象发生。
在本实施例中，源极S、漏极D、通道层CH以及栅极G大致上构成一第一主动元件T1。此外，像素结构100可以还包括一第二主动元件T2而形成包括两个主动元件与一个电容（即2T1C）的电路结构。换言之，本实施例的电致发光装置的像素结构100a是以2T1C的电路结构来驱动，其中主动元件T1、T2例如是顶部栅极型薄膜电晶体，但其仅为举例说明，本发明并不限定必须为2T1C的电路结构。
本实施例的像素结构100的第一主动元件T1的评价结果如图7所示，由图7可知，第一主动元件T1具有良好的电性表现，其中第一主动元件T1的载子迁移率大于20cm2/Vs。
在本实施例中，像素电极PE的半导体部128与通道层CH彼此分离且与漏极连接线DC连接，因此像素电极PE可透过漏极连接线DC与漏极D电性连接。但本发明不限于此，在图3所示的实施例中，像素电极PE的半导体层128可与通道层CH彼此连接，以使像素电极PE直接透过通道层CH与漏极D电性连接。
图4A至图4F为本发明一实施例的像素结构的制造流程剖面示意图。图5为图4F的实施例的像素结构的俯视示意图，其中图4A至图4F的剖面位置可参考图5所绘示的剖线位置。为清楚绘示像素结构的构件位置，图5省略绘示部分构件，如绝缘层。
请参照图4A与图5，首先，于一基板202上形成一半导体材料层204。半导体材料层204的材料包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2与M3各自独立为Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
请参照图4B与图5，以一道光罩工艺图案化半导体材料层204以形成一通道图案206、一像素图案208、一电容图案210以及一接垫图案212。通道图案206包括一第一区域206a以及一第二区域206b，其中第二区域206b位于第一区域206a的两侧。电容图案210包括一第三区域210a以及一第四区域210b，其中第四区域210b位于第三区域210a的两侧。
请参照图4C与图5，于基板202上形成一绝缘材料层（未绘示）以及一金属材料层（未绘示），以一道光罩工艺图案化绝缘材料层以及金属材料层以形成一第一绝缘层214以及一图案化金属层。绝缘材料层的材料包括钛氧化物(TiOx)、硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)、镁铪氧化物(MgZrOx)、钡钛氧化物(BaTiOx，x大于1)以及上述材料的堆叠膜。绝缘材料层的材料也可以是有机材料，例如碳氢氧化合物(CxOyHz，x、y及z皆大于1)。。金属材料层的材料包括铝(Al)、氮化钼/铝(MoN/Al)堆叠膜、氮化钼/铝/氮化钼(MoN/Al/MoN)堆叠膜、钛/铜/钛(Ti/Cu/Ti)堆叠膜、钛合金/铜/钛合金(Ti alloy/Cu/Ti alloy)堆叠膜、氮化钼/钕化铝(MoN/AlNd)堆叠膜、钛/钕化铝(Ti/AlNd)堆叠膜、钛合金/钕化铝(Tialloy/AlNd)堆叠膜。图案化金属层位于第一绝缘层214上且包括一栅极G、一上电极216以及一扫描线SL。具体而言，第一绝缘层214覆盖通道图案206的第一区域206a以及电容图案210的第三区域210a。栅极G位于第一区域206a上方的第一绝缘层214上。上电极216位于第三区域210a上方的第一绝缘层214上。
接着，于基板202上形成一金属层218。金属层218至少覆盖通道图案206的第二区域206b、栅极G、像素图案208、电容图案210的第四区域210b、上电极216、扫描线SL以及接垫图案212。金属层218的材料包括铝、钛、硅或钼。金属层218的厚度例如是小于
Figure BDA0000444385040000111
请参照图4C、图4D以及图5，对金属层218进行改质以形成一金属氧化物层220。具体而言，对金属层218进行改质的方法例如是进行一氧气退火工艺以使金属层218氧化成一金属氧化物层220。氧气退火工艺的温度约为150℃至450℃。在此，金属氧化物层220可视为绝缘材料。通道图案206、像素图案208、电容图案210以及接垫图案212中与金属层218接触的区域会受到氧化退火工艺的温度影响而产生材料性质的转变，例如是由半导体改质成导体。在进行氧气退火工艺后，一源极S、一漏极D、一导体部222、一半导体部224、一下电极226、一下导电层228以及一垫层229可被形成。
具体而言，与金属层218接触的位于第二区域206b的通道图案206会形成彼此分离的源极S以及漏极D。位于第一区域206a的通道图案206形成一通道层CH，通道层CH位于源极S以及漏极D之间。在本实施例中，位于源极S以及漏极D下方的未改质的通道图案206可视为是通道层CH的一部分。
与金属层218接触的像素图案208的表面会形成导体部222，而未与金属层218接触的像素图案208的部分会形成半导体部224。导体部222的氧气含量为小于4at%，半导体部224的氧气含量为大于等于4at%。导体部222与半导体部224构成一像素电极PE，其中半导体部224位于导体部222与基板202之间。在本实施例中，像素电极PE与通道层CH属于同一膜层。像素电极PE与通道层CH位于同一表面上。
以另一方面来看，像素电极PE与通道层CH都包括半导体材料层，其中像素电极PE的导体部222的氧气含量低于通道层CH的氧气含量。像素电极PE的导体部222的氧气含量为小于4at%。通道层CH的氧气含量为大于等于4at%。半导体材料层的氧气含量影响其片电阻，在本实施例中，像素电极PE的导体部222的片电阻为小于120Ω/□，通道层CH的片电阻约大于1500Ω/□。
与金属层218接触的位于第四区域210b的电容图案210会形成一改质部226b。位于第三区域210a的电容图案210会形成一非改质部226a，其中改质部226b位于非改质部226a的两侧。改质部226b与源极S以及漏极D属于同一膜层。第一绝缘层214覆盖非改质部226a。非改质部226a与改质部226b共同构成下电极226。
与金属层218接触的接垫图案212的表面会形成下导电层228，下导电层228与源极S以及漏极D属于同一膜层。位于下导电层228下方的未改质的接垫图案212形成垫层229，其中垫层229位于下导电层228与基板202之间。
接着，请参照图4E以及图5，于基板202上形成一第二绝缘层230，并且以一道光罩工艺于第二绝缘层230中形成一像素开口232以暴露出像素电极PE的导体部222的部分区域。第二绝缘层230覆盖金属氧化物层220。具体而言，第二绝缘层230包括一第一材料层230a以及一第二材料层230b，其中第一材料层230a覆盖金属氧化物层220。第一材料层230a的材料包括钛氧化物(TiOx)、硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)、镁铪氧化物(MgZrOx)、钡钛氧化物(BaTiOx，x大于1)以及上述材料的堆叠膜。第一材料层230a的材料也可以是有机材料，例如碳氢氧化合物(CxOyHz，x、y及z皆大于1)。第二材料层230b的材料包括钛氧化物(TiOx)、硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)、镁铪氧化物(MgZrOx)、钡钛氧化物(BaTiOx，x>1)以及上述材料的堆叠膜。第二材料层230b的材料也可以是有机材料，例如碳氢氧化合物(CxOyHz，x、y及z皆大于1)。在此，是以第二绝缘层230包括两层材料层为例说明，但本发明并不限定第二绝缘层230的材料层数目。
第二绝缘层230以及金属氧化物层220中还具有多个接触窗以暴露出部分构件，这些接触窗例如是与像素开口232同时形成。换言之，在形成这些接触窗时，除了移除部分第二绝缘层230外，还进一步移除部分金属氧化物层220以暴露出部分构件。详细而言，一第六接触窗C6暴露出源极S的部分区域，一第七接触窗C7暴露出漏极D的部分区域，一第八接触窗C8暴露出像素电极PE的部分区域，一第九接触窗C9以及一第十接触窗C10暴露出下电极226的改质部226b，一第十一接触窗C11暴露出下导电层228。
接着，请参照图4F以及图5，于基板202上形成一图案化金属层，其例如是以一道光罩工艺于第二绝缘层230上形成一电源线PL、一源极连接线SC、一漏极连接线DC、一电容连接线CC、一数据线DL以及一上导电层234。换言之，电源线PL、源极连接线SC、漏极连接线DC、电容连接线CC、数据线DL以及上导电层234属于同一膜层。具体而言，源极连接线SC与电源线PL连接，且源极连接线SC透过第六接触窗C6与源极S连接，因此电源线PL可经由源极连接线SC提供一电流源至源极S。在此，是以电源线PL与源极连接线SC以同一道工艺制作为例说明。但本发明不限于此。电源线PL也可以透过其他工艺制作而与源极迟接线SC不属于同一膜层。
漏极连接线DC透过第七接触窗C7与漏极D连接，且漏极连接线DC还进一步透过第八接触窗C8与像素电极PE连接。电容连接线CC透过第九接触窗C9以及第十接触窗C10与下电极226连接。上导电层234透过第十一接触窗C11与下导电层228连接。上电极216设置于下电极226上方的第一绝缘层214上，其中对应的上电极216与下电极226可形成一储存电容CS。上导电层234设置于下导电层228上，其中上导电层234与下导电层228直接接触而形成一接垫PD。接垫PD例如是位于数据线DL或扫描线SL的末端而与印刷电路板或是驱动芯片电性连接的导电结构。
在本实施例中，被像素开口232暴露出的像素电极PE是直接设置于基板202上，因此相较于公知下电极与基板之间具有多层绝缘层的电致发光装置，本实施例的像素电极PE作为电致发光装置的透明下电极，当光线经过像素电极PE往基板202射出时，可保有较强的光源显示强度而且不易有色偏的现象发生。而且，本实施例以四道光罩工艺完成像素结构200的制作，因此具有简易的工艺并可节省制作成本。
在本实施例中，源极S、漏极D、通道层CH以及栅极G大致上构成一第三主动元件T3。此外，像素结构200可以还包括一第四主动元件T4而形成包括两个主动元件与一个电容（即2T1C）的电路结构。换言之，本实施例是以2T1C的电路结构来驱动发光层，其中主动元件T3、T4例如是顶部栅极型薄膜电晶体，但其仅为举例说明，本发明并不限定必须为2T1C的电路结构。
在本实施例中，像素电极PE与通道层CH彼此分离且与漏极连接线DC连接，因此像素电极PE可透过漏极连接线DC与漏极D电性连接。但本发明不限于此，在图6所示的实施例中，像素电极PE可与通道层CH彼此连接，以使像素电极PE直接与漏极D电性连接。
上述于图2以及图5所揭露的是应用于电致发光装置的像素设计。然，本发明改质像素图案以形成像素电极的方法不限于仅能应用于电致发光装置的像素结构中。换言之，本发明改质像素图案以形成像素电极的方法也可使用在其他需要较少光罩工艺数目来完成的像素结构中。
综上所述，本发明在形成通道层时一并形成像素图案，并将像素图案改质成具有导体特性的像素电极，如此一来，可以减少光罩工艺的数目，以降低制作成本。此外，当像素电极作为电致发光装置的透明下电极时，由于改质后的像素电极与基板之间几乎没有绝缘层的存在，因此可以确保光源的显示强度并减少色偏的现象发生。

Claims (22)

1.一种像素结构的制造方法，其特征在于，包括：
于一基板上依序形成一半导体材料层以及一第一金属层；
图案化该第一金属层以形成一源极以及一漏极，且图案化该半导体材料层以形成一通道层以及一像素图案，其中该源极以及该漏极设置于该通道层上；
于该基板上形成一第一绝缘层，该第一绝缘层覆盖该通道层、该源极、该漏极以及该像素图案；
于该通道层上方的该第一绝缘层上形成一栅极；
于该基板上形成一第二绝缘层，该第二绝缘层覆盖该栅极以及该第一绝缘层；
于该第一绝缘层以及该第二绝缘层中形成一像素开口，该像素开口暴露出该像素图案的至少一部分区域；以及
对该像素开口所暴露出的该像素图案的至少一部分区域进行改质，以形成与该漏极电性连接的一像素电极。
2.如权利要求1所述的像素结构的制造方法，其特征在于，对该像素开口所暴露出的该像素图案的至少一部分区域进行改质的方法包括一氮气退火工艺。
3.如权利要求1所述的像素结构的制造方法，其特征在于，该半导体材料层的材料包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2与M3各自独立为Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
4.如权利要求1所述的像素结构的制造方法，其特征在于，该源极、该漏极、该通道层以及该像素图案是以同一道光罩工艺形成。
5.如权利要求1所述的像素结构的制造方法，其特征在于，还包括形成一第一接触窗以及一第二接触窗于该第一绝缘层中并分别暴露出该源极以及该漏极；以及
形成该栅极、一源极连接线以及一漏极连接线于该第一绝缘层上，且该源极连接线透过该第一接触窗连接该源极，以及该漏极连接线透过该第二接触窗连接该漏极。
6.如权利要求1所述的像素结构的制造方法，其特征在于，在图案化该第一金属层时，还包括形成一储存电容的一下电极，该第一绝缘层覆盖该下电极，并且于该下电极上方的该第一绝缘层上形成对应该下电极的该储存电容的一上电极。
7.一种像素结构的制造方法，其特征在于，包括：
于一基板上形成一半导体材料层；
图案化该半导体材料层以形成一通道图案以及一像素图案，其中该通道图案包含一第一区域与分别位于该第一区域两侧的第二区域；
于该通道图案上形成一第一绝缘层，该第一绝缘层覆盖该通道图案的该第一区域；
于该第一绝缘层上形成一栅极；
形成一金属层，覆盖于该通道图案的该等第二区域以及该栅极；
对该金属层进行改质，以使该金属层形成一金属氧化物层，并且与该金属层接触的该等第二区域形成彼此分离的一源极以及一漏极，而与该金属层接触的该像素图案形成一与该漏极电性连接的像素电极；
于该基板上形成一第二绝缘层，该第二绝缘层覆盖该源极、该漏极、该栅极以及该像素电极；
于该第二绝缘层以及该金属氧化层中形成一像素开口，该像素开口暴露出该像素电极的至少一部分区域。
8.如权利要求7所述的像素结构的制造方法，其特征在于，对该金属层进行改质的方法包括一氧气退火工艺。
9.如权利要求7所述的像素结构的制造方法，其特征在于，该半导体材料层的材料包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2与M3各自独立为Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
10.如权利要求7所述的像素结构的制造方法，其特征在于，还包括形成一第一接触窗以及一第二接触窗于该第二绝缘层以及该金属氧化物层中并分别暴露出部分该源极以及部分该漏极；
形成一源极连接线以及一漏极连接线于该第二绝缘层上且该源极连接线透过该第一接触窗连接该源极，以及该漏极连接线透过该第二接触窗连接该漏极。
11.如权利要求7所述的像素结构的制造方法，其特征在于，还包括形成一储存电容，该储存电容的形成方法包括：
在图案化该半导体材料层时，还包括形成一电容图案，该电容图案包含一第三区域与分别位于该第三区域两侧的第四区域；
该第一绝缘层还形成于该电容图案的该第三区域；
于该第三区域上方的该第一绝缘层上形成一上电极，其中
该金属层还覆盖于该电容图案的该等第四区域以及该上电极，而在对该金属层进行改质时，与该金属层接触的该电容图案的该等第四区域形成一下电极。
12.一种像素结构，设置于一基板上，其特征在于，该像素结构包括：
一通道层，设置于该基板上；
一源极以及一漏极，设置于该通道层上，且该源极与该漏极彼此分离；
一像素电极，设置于该基板上，该像素电极与该漏极电性连接，其中该通道层与该像素电极包括一半导体材料层，并且该像素电极的氧气含量低于该通道层的氧气含量；
一第一绝缘层，覆盖该通道层；
一栅极，设置于该通道层上方的该第一绝缘层上；以及
一第二绝缘层，覆盖该栅极以及该第一绝缘层，其中该第二绝缘层中具有一像素开口，该像素开口暴露出该像素电极的至少一部分区域。
13.如权利要求12所述的像素结构，其特征在于，该通道层与该像素电极位于同一表面上。
14.如权利要求12所述的像素结构，其特征在于，该通道层与该像素电极系由同一半导体材料层所制作，该半导体材料层包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2与M3各自独立为Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
15.如权利要求12所述的像素结构，其特征在于，该第一绝缘层还覆盖该源极以及该漏极，并且暴露出该像素电极的至少一部分区域。
16.如权利要求15所述的像素结构，其特征在于，该像素电极包括一导体部以及一半导体部，该像素开口暴露出该像素电极的该导体部，该第一绝缘层以及该第二绝缘层覆盖该像素电极的该半导体部。
17.如权利要求15所述的像素结构，其特征在于，还包括：
一第一接触窗以及一第二接触窗，设置于该第一绝缘层内，且该第一接触窗和该第二接触窗分别暴露出该源极以及该漏极；以及
一源极连接线以及一漏极连接线，设置于该第一绝缘层上，其中该源极连接线透过该第一接触窗和该源极连接，且该漏极连接线透过该第二接触窗和该漏极连接。
18.如权利要求15所述的像素结构，其特征在于，还包括一储存电容，该储存电容包括：
一下电极，设置于该基板上，该第一绝缘层还覆盖该下电极，其中该下电极包含与该源极以及该漏极相同的膜层；以及
一上电极，设置于该下电极上方的该第一绝缘层上，该上电极与该栅极属于同一膜层。
19.如权利要求12所述的像素结构，其特征在于，还包括一金属氧化物层，该金属氧化物层覆盖于该栅极、该第一绝缘层、该源极以及该漏极上，并且暴露出该像素电极的至少一部分区域，而该第二绝缘层设置于该金属氧化物层上。
20.如权利要求19所述的像素结构，其特征在于，该像素电极包括一导体部以及一半导体部，该半导体部设置于该基板上，且该导体部设置于该半导体部上，该像素开口暴露出该像素电极的该导体部。
21.如权利要求19所述的像素结构，其特征在于，还包括：
一第一接触窗、一第二接触窗以及一第三接触窗，设置于该第二绝缘层以及该金属氧化物层中，且该第一接触窗与该第二接触窗分别暴露出该源极以及该漏极，该第三接触窗暴露出该出像素电极；以及
一源极连接线以及一漏极连接线，设置于该第二绝缘层上，其中该源极连接线透过该第一接触窗和该源极连接，且该漏极连接线透过该第二接触窗与该第三接触窗连接该漏极和该像素电极。
22.如权利要求19所述的像素结构，其特征在于，还包括一储存电容，该储存电容包括：
一下电极，设置于该基板上，该下电极包括一非改质部以及位于该非改质部两侧的一改质部，该改质部与该源极以及该漏极属于同一膜层，且该第一绝缘层还覆盖该非改质部；
一上电极，设置于该非改质部上方的该第一绝缘层上，该上电极与该栅极属于同一膜层。
CN201310716573.XA 2013-11-06 2013-12-23 像素结构及其制造方法 Active CN103824809B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102140317 2013-11-06
TW102140317A TWI527201B (zh) 2013-11-06 2013-11-06 畫素結構及其製造方法

Publications (2)

Publication Number Publication Date
CN103824809A true CN103824809A (zh) 2014-05-28
CN103824809B CN103824809B (zh) 2017-05-17

Family

ID=50759797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310716573.XA Active CN103824809B (zh) 2013-11-06 2013-12-23 像素结构及其制造方法

Country Status (3)

Country Link
US (2) US9331106B2 (zh)
CN (1) CN103824809B (zh)
TW (1) TWI527201B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461520A (zh) * 2018-01-09 2018-08-28 深圳市华星光电半导体显示技术有限公司 一种oled背板及其制备方法
CN109416897A (zh) * 2016-07-29 2019-03-01 索尼公司 显示装置、显示装置制造方法以及电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法
US20170084643A1 (en) * 2015-09-17 2017-03-23 Intermolecular, Inc. Storage Capacitors for Displays and Methods for Forming the Same
KR20200050266A (ko) * 2018-11-01 2020-05-11 엘지디스플레이 주식회사 패널, 전자장치 및 트랜지스터
US10916613B1 (en) * 2019-07-26 2021-02-09 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and OLED display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070148831A1 (en) * 2005-12-23 2007-06-28 Mitsubishi Electric Corporation Thin film transistor device, method for manufacturing the same and display apparatus having the same
CN101355025A (zh) * 2007-07-25 2009-01-28 索尼株式会社 薄膜半导体装置的制造方法
US20120132909A1 (en) * 2008-11-19 2012-05-31 Kabushiki Kaisha Toshiba Thin film transistor, method for manufacturing same, display device, and method for manufacturing same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
TWI470327B (zh) 2008-01-08 2015-01-21 Au Optronics Corp 畫素結構
US8896065B2 (en) 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
KR101365909B1 (ko) 2008-09-05 2014-02-21 금오공과대학교 산학협력단 유기전계발광표시장치와 이의 제조방법
WO2011049005A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
KR101108175B1 (ko) 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TWI422039B (zh) 2011-05-11 2014-01-01 Au Optronics Corp 薄膜電晶體元件及其製作方法
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
US8902135B2 (en) 2012-02-04 2014-12-02 Integrated Digital Technologies, Inc. Pixel structure of organic electroluminescence device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070148831A1 (en) * 2005-12-23 2007-06-28 Mitsubishi Electric Corporation Thin film transistor device, method for manufacturing the same and display apparatus having the same
CN101355025A (zh) * 2007-07-25 2009-01-28 索尼株式会社 薄膜半导体装置的制造方法
US20120132909A1 (en) * 2008-11-19 2012-05-31 Kabushiki Kaisha Toshiba Thin film transistor, method for manufacturing same, display device, and method for manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109416897A (zh) * 2016-07-29 2019-03-01 索尼公司 显示装置、显示装置制造方法以及电子设备
CN108461520A (zh) * 2018-01-09 2018-08-28 深圳市华星光电半导体显示技术有限公司 一种oled背板及其制备方法
WO2019136819A1 (zh) * 2018-01-09 2019-07-18 深圳市华星光电半导体显示技术有限公司 一种oled背板及其制备方法

Also Published As

Publication number Publication date
US9331107B2 (en) 2016-05-03
TW201519415A (zh) 2015-05-16
CN103824809B (zh) 2017-05-17
US9331106B2 (en) 2016-05-03
US20150270293A1 (en) 2015-09-24
TWI527201B (zh) 2016-03-21
US20150123111A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
CN107527940B (zh) 背板及其制造方法
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
US10186562B2 (en) Thin film transistor and manufacturing method thereof, array substrate and organic light emitting display panel
TWI520310B (zh) 背面通道蝕刻金屬氧化物薄膜電晶體及製程
CN103824809A (zh) 像素结构及其制造方法
US8470624B2 (en) Fabricating method of organic electro-luminescence display unit
US11424307B2 (en) Organic light-emitting diode apparatus with color film shielding layer, fabrication method thereof, display panel, and display apparatus
CN108039357B (zh) 一种有机发光显示面板和电子设备
CN110718571A (zh) 显示基板及其制备方法、显示装置
CN111682031B (zh) 一种显示基板及其制备方法、显示装置
US11018263B2 (en) Display device and method of manufacturing the same
CN107565049A (zh) Amoled显示面板及其制备方法
CN111584593B (zh) 显示面板、显示装置以及显示面板的制造方法
JP2017175022A (ja) 薄膜トランジスタ
CN109427820B (zh) 一种显示装置用基板及其制备方法、显示面板
JP2016111105A (ja) 薄膜トランジスタ及びその製造方法、並びに、表示装置
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
CN102496621A (zh) 半导体组件及电致发光组件及其制作方法
JP2017191838A (ja) 薄膜トランジスタ基板
CN108550605B (zh) 一种显示面板、显示装置及显示面板的制作方法
CN108364956B (zh) 一种显示基板及其制造方法、显示器件
CN114823725A (zh) 显示面板及显示面板的制作方法
CN109817816A (zh) 显示面板及制造方法
CN104282682B (zh) 半导体装置及其制造方法、显示装置与电子设备
KR100982314B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant