[go: up one dir, main page]

CN108873528B - 阵列基板及其制造方法、显示面板 - Google Patents

阵列基板及其制造方法、显示面板 Download PDF

Info

Publication number
CN108873528B
CN108873528B CN201810841318.0A CN201810841318A CN108873528B CN 108873528 B CN108873528 B CN 108873528B CN 201810841318 A CN201810841318 A CN 201810841318A CN 108873528 B CN108873528 B CN 108873528B
Authority
CN
China
Prior art keywords
recessed
insulating
target
array substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810841318.0A
Other languages
English (en)
Other versions
CN108873528A (zh
Inventor
曹诚英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810841318.0A priority Critical patent/CN108873528B/zh
Publication of CN108873528A publication Critical patent/CN108873528A/zh
Application granted granted Critical
Publication of CN108873528B publication Critical patent/CN108873528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种阵列基板及其制造方法、显示面板，属于显示技术领域。所述阵列基板包括：衬底基板，衬底基板上设置有导电结构，导电结构包括叠加的栅线和数据线；导电结构上设置有绝缘结构；绝缘结构上形成有公共电极层；其中，在衬底基板的非显示区域上，绝缘结构中设置有正对栅线的第一凹陷结构，以及正对数据线的第二凹陷结构，且第一凹陷结构和第二凹陷结构的开口均远离衬底基板，第一凹陷结构的底面与栅线的距离等于第二凹陷结构的底面与数据线的距离。本申请解决了第二电容中聚集较多的静电荷，从而容易导致第二电容发生静电击穿的问题，本申请用于阵列基板。

Description

阵列基板及其制造方法、显示面板
技术领域
本申请涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示面板。
背景技术
液晶显示面板主要包括相对设置的阵列基板和彩膜基板，以及设置在彩膜基板和阵列基板之间的液晶层。
阵列基板通常包括：衬底基板，以及依次设置在衬底基板上的栅线、栅绝缘层、数据线、数据绝缘层、平坦层、钝化层和公共电极层，且栅线与公共电极层之间形成第一电容，数据线与公共电极之间形成第二电容。由于栅线与公共电极层的距离大于数据线与公共电极的距离，因此，第一电容小于第二电容。另外，公共电极层上还设置有液晶层的配向层，且在制造该配向层的过程中需要使用摩擦辊在阵列基板上滚动。在摩擦辊滚动的过程中，阵列基板表面会产生较多静电荷，且静电荷会在第一电容和第二电容处聚集。
由于第二电容大于第一电容，因此，第二电容中会聚集较多的静电荷，从而容易导致第二电容发生静电击穿，进而影响了阵列基板的正常使用。
发明内容
本申请提供了一种阵列基板及其制造方法、显示面板，可以解决现有技术中第二电容中聚集较多的静电荷，从而容易导致第二电容发生静电击穿的问题，所述技术方案如下：
一方面，提供了一种阵列基板，所述阵列基板包括：衬底基板，
所述衬底基板上设置有导电结构，所述导电结构包括叠加的栅线和数据线；
所述导电结构上设置有绝缘结构；
所述绝缘结构上形成有公共电极层；
其中，在所述衬底基板的非显示区域上，所述绝缘结构中设置有正对所述栅线的第一凹陷结构，以及正对所述数据线的第二凹陷结构，且所述第一凹陷结构和所述第二凹陷结构的开口均远离所述衬底基板，所述第一凹陷结构的底面与所述栅线的距离等于所述第二凹陷结构的底面与所述数据线的距离。
可选地，所述公共电极层上设置有封框胶；
所述绝缘结构中设置有正对所述封框胶的目标凹陷结构，所述目标凹陷结构的开口远离所述衬底基板，其中，所述第一凹陷结构和所述第二凹陷结构均位于所述目标凹陷结构内。
可选地，所述公共电极层上设置有封框胶；
所述绝缘结构中设置有正对所述封框胶的目标凹陷结构，所述目标凹陷结构的开口远离所述衬底基板；
所述绝缘结构中设置有多个所述第二凹陷结构，且所述第一凹陷结构与一部分所述第二凹陷结构位于所述目标凹陷结构内，另一部分所述第二凹陷结构位于所述目标凹陷结构外。
可选地，所述绝缘结构包括：沿远离所述导电结构的方向，依次设置在所述导电结构上的目标绝缘层、平坦层和钝化层，所述绝缘结构中的凹陷结构位于所述数据绝缘层、平坦层和所述钝化层中的至少一个膜层中。
可选地，所述栅线设置在所述衬底基板和所述数据线之间，且所述栅线与所述数据线之间设置有中间绝缘层。
另一方面，提供了一种阵列基板的制造方法，用于制造上述任一所述的阵列基板，所述方法包括：
在衬底基板上形成导电结构，所述导电结构包括叠加的栅线和数据线；
在所述导电结构上形成绝缘结构；
在所述绝缘结构上形成有公共电极层；
其中，在所述衬底基板的非显示区域上，所述绝缘结构中设置有正对所述栅线的第一凹陷结构，以及正对所述数据线的第二凹陷结构，且所述第一凹陷结构和所述第二凹陷结构的开口均远离所述衬底基板，所述第一凹陷结构的底面与所述栅线的距离等于所述第二凹陷结构的底面与所述数据线的距离。
可选地，在所述绝缘结构上形成有公共电极层之后，所述方法还包括：
在所述公共电极层上形成封框胶；
其中，所述绝缘结构中设置有正对所述封框胶的目标凹陷结构，所述目标凹陷结构的开口远离所述衬底基板，所述第一凹陷结构和所述第二凹陷结构均位于所述目标凹陷结构内。
可选地，在所述绝缘结构上形成有公共电极层之后，所述方法还包括：
在所述公共电极层上形成封框胶；
其中，所述绝缘结构中设置有正对所述封框胶目标凹陷结构，所述目标凹陷结构的开口远离所述衬底基板；所述绝缘结构中设置有多个所述第二凹陷结构，且所述第一凹陷结构与一部分所述第二凹陷结构位于所述目标凹陷结构内，另一部分所述第二凹陷结构位于所述目标凹陷结构外。
可选地，在所述栅线和所述数据线上形成绝缘结构，包括：
在所述导电结构上依次形成目标绝缘层、平坦层和钝化层；
在所述目标绝缘层、平坦层和钝化层中的至少一个膜层中形成所述绝缘结构中的凹陷结构。
又一方面，提供了一种显示面板，所述显示装置包括上述阵列基板。
本申请提供的技术方案带来的有益效果至少包括：
本发明实施例提供的阵列基板中，绝缘结构中设置有正对栅线的第一凹陷结构和正对数据线的第二凹陷结构，且第一凹陷结构的底面与栅线的距离与第二凹陷结构的底面与数据线的距离相等。由于第一凹陷结构的底面与栅线的距离与第二凹陷结构的底面与数据线的距离相等，并且公共电极层在第一凹陷结构和第二凹陷结构的部分沿凹槽设置，因此，公共电极层与栅线形成电容的大小与公共电极层与数据线形成电容的大小也相等。这样一来，摩擦辊在滚动的过程中产生的静电荷可以均匀的分布在阵列基板表面上，而不会集中的聚集在阵列基板的某个电容上，进而避免了阵列基板上电容的静电击穿。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板；
图2是本发明实施例提供的一种图1中阵列基板的非显示区域的剖面BB’的示意图；
图3是本发明实施例提供的另一种图1中阵列基板的非显示区域的剖面BB’的示意图；
图4是本发明实施例提供的又一种图1中阵列基板的非显示区域的剖面BB’的示意图；
图5是本发明实施例提供的一种阵列基板的制造方法的流程图；
图6是本发明实施例提供的第一种阵列基板的局部结构示意图；
图7是本发明实施例提供的第二种阵列基板的局部结构示意图；
图8是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图9是本发明实施例提供的第三种阵列基板的局部结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
图1为本发明实施例提供的一种阵列基板，如图1所示，该阵列基板0可以分为显示区域和非显示区域。图2为本发明实施例提供的一种图1中阵列基板的非显示区域的剖面BB’的示意图。
由图2可知，该阵列基板0可以包括衬底基板01。衬底基板01上设置有导电结构02，导电结构02包括叠加的栅线021和数据线022。导电结构02上设置有绝缘结构04，绝缘结构04上形成有公共电极层05。
在衬底基板01的非显示区域上(如图1中示出的区域)，绝缘结构04中设置有正对栅线021的第一凹陷结构A1，以及正对数据线022的第二凹陷结构A2，且第一凹陷结构A1和第二凹陷结构A2的开口均远离衬底基板01，第一凹陷结构A1的底面与栅线021的距离L1等于第二凹陷结构A2的底面与数据线022的距离L2。
综上所述，本发明实施例提供的阵列基板中，绝缘结构中设置有正对栅线的第一凹陷结构和正对数据线的第二凹陷结构，且第一凹陷结构的底面与栅线的距离与第二凹陷结构的底面与数据线的距离相等。由于第一凹陷结构的底面与栅线的距离与第二凹陷结构的底面与数据线的距离相等，并且公共电极层在第一凹陷结构和第二凹陷结构的部分沿凹槽设置，因此，公共电极层与栅线形成电容的大小与公共电极层与数据线形成电容的大小也相等。这样一来，摩擦辊在滚动的过程中产生的静电荷可以均匀的分布在阵列基板表面上，而不会集中的聚集在阵列基板的某个电容上，进而避免了阵列基板上电容的静电击穿。
导电结构02包括叠加的栅线021和数据线022，可选地，栅线021与数据线022之间还可以设置有中间绝缘层03。本发明实施例中以栅线021设置在衬底基板01和数据线022之间为例，可选地，栅线021和数据线022的位置还可以互换，此时数据线022设置在栅线021和衬底基板01之间，本发明实施例对此不作限定。
图3为本发明实施例提供的另一种图1中阵列基板的非显示区域的剖面BB’的示意图。如图3所示，阵列基板上的栅线021可以设置在衬底基板01和数据线022之间，且栅线021与数据线022之间设置有中间绝缘层03。绝缘结构04可以包括：沿远离导电结构02的方向，依次设置在导电结构02上的目标绝缘层041、平坦层042和钝化层043。
可选地，阵列基板中中间绝缘层03的厚度可以为2000埃，目标绝缘层041的厚度可以为2000埃，平坦层042的厚度可以为20000埃，钝化层043的厚度可以为2500埃。
另外，阵列基板中的公共电极层05上还可以设置有封框胶(图3中未示出)。绝缘结构04中可以设置有正对封框胶的目标凹陷结构C，目标凹陷结构C的开口远离衬底基板01，其中，第一凹陷结构A1和第二凹陷结构A2均位于目标凹陷结构C内，如位于目标凹陷结构C的底面。
需要说明的是，封框胶用于将阵列基板与彩膜基板粘合在一起，以及用于将液晶密封在阵列基板的彩膜基板之间。为了提高封框胶的粘附效果和密封效果，通常在阵列基板中的绝缘结构中设置目标凹陷结构，使封框胶与阵列基板的接触面积较大，进而提高封框胶的粘附效果和密封效果。而本发明实施例在目标凹陷结构中还设有第一凹陷结构和第二凹陷结构，进一步地增大了封框胶与阵列基板的接触面积，同时也进一步地提高了封框胶的粘附效果和密封效果。
还需要说明的是，绝缘结构04中的凹陷结构(如第一凹陷结构A1、第二凹陷结构A2和目标凹陷结构C中的至少一个凹陷结构)可以位于绝缘结构04中的至少一个膜层中，如本发明实施例中以凹陷结构位于钝化层043和平坦层042中为例。可选地，凹陷结构还可以位于绝缘结构04中的其他膜层中，例如，凹陷结构位于钝化层043中；或者，凹陷结构位于钝化层043、平坦层042以及目标绝缘层041中，本发明实施例对此不作限定。
图3中以第二凹陷结构均位于目标凹陷结构C内为例，可选地，如图4所示，绝缘结构04中的第一凹陷结构A1和一部分第二凹陷结构A2可以位于目标凹陷结构内，而另一部分第二凹陷结构A2还可以位于目标凹陷结构C外。
综上所述，本发明实施例提供的阵列基板的非显示区域中，绝缘结构中设置有正对栅线的第一凹陷结构和正对数据线的第二凹陷结构，且第一凹陷结构的底面与栅线的距离与第二凹陷结构的底面与数据线的距离相等。由于第一凹陷结构的底面与栅线的距离与第二凹陷结构的底面与数据线的距离相等，并且公共电极层在第一凹陷结构和第二凹陷结构的部分沿凹槽设置，因此，公共电极层与栅线形成电容的大小与公共电极层与数据线形成电容的大小也相等。这样一来，摩擦辊在滚动的过程中产生的静电荷可以均匀的分布在阵列基板表面上，而不会集中的聚集在阵列基板的某个电容上，进而避免了阵列基板上电容的静电击穿。
图5为本发明实施例提供的一种阵列基板的制造方法的流程图，该阵列基板可以为图2所示的阵列基板，如图5所示，该阵列基板的制造方法可以包括：
步骤501、在衬底基板上形成导电结构，导电结构包括叠加的栅线和数据线。
可选地，栅线可以设置在衬底基板和数据线之间，或者数据线设置在栅线和衬底基板之间，本发明实施例以栅线设置在衬底基板和数据线之间为例。如图6所示，在步骤501中，可以先在衬底基板01上依次形成栅线021、中间绝缘层03和数据线022。
步骤502、在导电结构上形成绝缘结构。
如图7所示，在导电结构上(如导电结构中的数据线022上)形成绝缘结构04。在形成绝缘结构04时，在步骤502中可以在导电结构上依次形成目标绝缘层、平坦层和钝化层，且在这些膜层中的至少一个膜层(如平坦层和钝化层)中形成凹陷结构D。
之后，在该凹陷结构D中形成第一凹陷结构和第二凹陷结构，以得到绝缘结构04。其中，第一凹陷结构和第二凹陷结构均位于衬底基板的非显示区域上，第一凹陷结构正对栅线021设置，第二凹陷结构正对数据线022设置。且第一凹陷结构和第二凹陷结构的开口均远离衬底基板01，第一凹陷结构的底面与栅线021的距离等于第二凹陷结构的底面与数据线022的距离。
步骤503、在绝缘结构上形成有公共电极层。
在形成绝缘结构后，如图2所示，在绝缘结构04上形成公共电极层05。
综上所述，本发明实施例提供的方法所制造的阵列基板的非显示区域中，绝缘结构中设置有正对栅线的第一凹陷结构和正对数据线的第二凹陷结构，且第一凹陷结构的底面与栅线的距离与第二凹陷结构的底面与数据线的距离相等。由于第一凹陷结构的底面与栅线的距离与第二凹陷结构的底面与数据线的距离相等，并且公共电极层在第一凹陷结构和第二凹陷结构的部分沿凹槽设置，因此，公共电极层与栅线形成电容的大小与公共电极层与数据线形成电容的大小也相等。这样一来，摩擦辊在滚动的过程中产生的静电荷可以均匀的分布在阵列基板表面上，而不会集中的聚集在阵列基板的某个电容上，进而避免了阵列基板上电容的静电击穿。
图8为本发明实施例提供的另一种阵列基板的制造方法的流程图，该阵列基板的制造方法可以用于制造图3所示的阵列基板。如图8所示，该阵列基板的制造方法可以包括：
步骤801、在衬底基板上形成导电结构，导电结构包括叠加的栅线和数据线。
需要说明的是，步骤801可以参考上述步骤501，本发明实施例在此不做赘述。
步骤802、在导电结构上依次形成目标绝缘层、平坦层和钝化层，并在目标绝缘层、平坦层和钝化层中的至少一个膜层中形成凹陷结构以得到绝缘结构，其中，绝缘结构中的凹陷结构包括：目标凹陷结构，以及位于目标凹陷结构内的第一凹陷结构和第二凹陷结构。
如图9所示，在步骤802中可以在导电结构04上依次形成目标绝缘层041、平坦层042和钝化层043，且在这些膜层中的至少一个膜层(如平坦层042和钝化层043)中形成凹陷结构D。
需要说明的是，当本发明实施例用于制造图4所示的阵列基板时，在步骤802中形成的绝缘结构中的凹陷结构可以包括：目标凹陷结构，位于目标凹陷结构内的第一凹陷结构和一部分第二凹陷结构，以及位于目标凹陷结构外的另一部分第二凹陷结构。
步骤803、在绝缘结构上形成有公共电极层。
在形成绝缘结构后，如图3所示，在绝缘结构04上形成公共电极层05。
步骤804、在公共电极层上形成正对目标凹陷结构的封框胶。
综上所述，本发明实施例提供的方法所制造的阵列基板的非显示区域中，绝缘结构中设置有正对栅线的第一凹陷结构和正对数据线的第二凹陷结构，且第一凹陷结构的底面与栅线的距离与第二凹陷结构的底面与数据线的距离相等。由于第一凹陷结构的底面与栅线的距离与第二凹陷结构的底面与数据线的距离相等，并且公共电极层在第一凹陷结构和第二凹陷结构的部分沿凹槽设置，因此，公共电极层与栅线形成电容的大小与公共电极层与数据线形成电容的大小也相等。这样一来，摩擦辊在滚动的过程中产生的静电荷可以均匀的分布在阵列基板表面上，而不会集中的聚集在阵列基板的某个电容上，进而避免了阵列基板上电容的静电击穿。
本发明实施例提供了一种显示面板，该显示面板可以包括图2、图3和图4任一所示的阵列基板。
本发明实施例还提供了一种显示装置，该显示装置可以包括上述任一所述的显示面板。示例地，该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要说明的是，本发明实施例提供的方法实施例能够与相应的显示面板以及显示装置实施例相互参考，本发明实施例对此不做限定。本发明实施例提供的方法实施例步骤的先后顺序能够进行适当调整，步骤也能够根据情况进行相应增减，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：衬底基板，
所述衬底基板上设置有导电结构，所述导电结构包括叠加的栅线和数据线；
所述导电结构上设置有绝缘结构；
所述绝缘结构上形成有公共电极层；
其中，在所述衬底基板的非显示区域上，所述绝缘结构中设置有正对所述栅线的第一凹陷结构，以及正对所述数据线的第二凹陷结构，且所述第一凹陷结构和所述第二凹陷结构的开口均远离所述衬底基板，所述第一凹陷结构的底面与所述栅线的距离等于所述第二凹陷结构的底面与所述数据线的距离。
2.根据权利要求1所述的阵列基板，其特征在于，
所述公共电极层上设置有封框胶；
所述绝缘结构中设置有正对所述封框胶的目标凹陷结构，所述目标凹陷结构的开口远离所述衬底基板，其中，所述第一凹陷结构和所述第二凹陷结构均位于所述目标凹陷结构内。
3.根据权利要求1所述的阵列基板，其特征在于，
所述公共电极层上设置有封框胶；
所述绝缘结构中设置有正对所述封框胶的目标凹陷结构，所述目标凹陷结构的开口远离所述衬底基板；
所述绝缘结构中设置有多个所述第二凹陷结构，且所述第一凹陷结构与一部分所述第二凹陷结构位于所述目标凹陷结构内，另一部分所述第二凹陷结构位于所述目标凹陷结构外。
4.根据权利要求1至3任一所述的阵列基板，其特征在于，所述绝缘结构包括：沿远离所述导电结构的方向，依次设置在所述导电结构上的目标绝缘层、平坦层和钝化层，所述绝缘结构中的凹陷结构位于所述数据绝缘层、平坦层和所述钝化层中的至少一个膜层中。
5.根据权利要求4所述的阵列基板，其特征在于，
所述栅线设置在所述衬底基板和所述数据线之间，且所述栅线与所述数据线之间设置有中间绝缘层。
6.一种阵列基板的制造方法，其特征在于，用于制造权利要求1至5任一所述的阵列基板，所述方法包括：
在衬底基板上形成导电结构，所述导电结构包括叠加的栅线和数据线；
在所述导电结构上形成绝缘结构；
在所述绝缘结构上形成有公共电极层；
其中，在所述衬底基板的非显示区域上，所述绝缘结构中设置有正对所述栅线的第一凹陷结构，以及正对所述数据线的第二凹陷结构，且所述第一凹陷结构和所述第二凹陷结构的开口均远离所述衬底基板，所述第一凹陷结构的底面与所述栅线的距离等于所述第二凹陷结构的底面与所述数据线的距离。
7.根据权利要求6所述的方法，其特征在于，在所述绝缘结构上形成有公共电极层之后，所述方法还包括：
在所述公共电极层上形成封框胶；
其中，所述绝缘结构中设置有正对所述封框胶的目标凹陷结构，所述目标凹陷结构的开口远离所述衬底基板，所述第一凹陷结构和所述第二凹陷结构均位于所述目标凹陷结构内。
8.根据权利要求6所述的方法，其特征在于，在所述绝缘结构上形成有公共电极层之后，所述方法还包括：
在所述公共电极层上形成封框胶；
其中，所述绝缘结构中设置有正对所述封框胶目标凹陷结构，所述目标凹陷结构的开口远离所述衬底基板；所述绝缘结构中设置有多个所述第二凹陷结构，且所述第一凹陷结构与一部分所述第二凹陷结构位于所述目标凹陷结构内，另一部分所述第二凹陷结构位于所述目标凹陷结构外。
9.根据权利要求6至8任一所述的方法，其特征在于，在所述栅线和所述数据线上形成绝缘结构，包括：
在所述导电结构上依次形成目标绝缘层、平坦层和钝化层；
在所述目标绝缘层、平坦层和钝化层中的至少一个膜层中形成所述绝缘结构中的凹陷结构。
10.一种显示面板，其特征在于，所述显示面板包括：权利要求1至5任一所述的阵列基板。
CN201810841318.0A 2018-07-27 2018-07-27 阵列基板及其制造方法、显示面板 Active CN108873528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810841318.0A CN108873528B (zh) 2018-07-27 2018-07-27 阵列基板及其制造方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810841318.0A CN108873528B (zh) 2018-07-27 2018-07-27 阵列基板及其制造方法、显示面板

Publications (2)

Publication Number Publication Date
CN108873528A CN108873528A (zh) 2018-11-23
CN108873528B true CN108873528B (zh) 2021-03-30

Family

ID=64305638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810841318.0A Active CN108873528B (zh) 2018-07-27 2018-07-27 阵列基板及其制造方法、显示面板

Country Status (1)

Country Link
CN (1) CN108873528B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109765733A (zh) * 2018-12-29 2019-05-17 成都中电熊猫显示科技有限公司 一种阵列基板、显示面板及显示装置
CN110164870A (zh) * 2019-05-14 2019-08-23 深圳市华星光电半导体显示技术有限公司 含电容背板构造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560925A (zh) * 2004-02-20 2005-01-05 中国科学院上海微系统与信息技术研究 局部绝缘体上的硅制作功率器件的结构及实现方法
CN101090095A (zh) * 2006-06-15 2007-12-19 中华映管股份有限公司 主动组件数组基板及其制造方法
CN201876643U (zh) * 2010-11-22 2011-06-22 京东方科技集团股份有限公司 阵列基板和液晶显示面板
CN104377207A (zh) * 2014-08-29 2015-02-25 深超光电（深圳）有限公司 显示面板及制造该显示面板的方法
CN105655347A (zh) * 2016-01-04 2016-06-08 昆山国显光电有限公司 一种tft背板、其制备方法及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524680B2 (ja) * 2006-05-11 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560925A (zh) * 2004-02-20 2005-01-05 中国科学院上海微系统与信息技术研究 局部绝缘体上的硅制作功率器件的结构及实现方法
CN101090095A (zh) * 2006-06-15 2007-12-19 中华映管股份有限公司 主动组件数组基板及其制造方法
CN201876643U (zh) * 2010-11-22 2011-06-22 京东方科技集团股份有限公司 阵列基板和液晶显示面板
CN104377207A (zh) * 2014-08-29 2015-02-25 深超光电（深圳）有限公司 显示面板及制造该显示面板的方法
CN105655347A (zh) * 2016-01-04 2016-06-08 昆山国显光电有限公司 一种tft背板、其制备方法及显示装置

Also Published As

Publication number Publication date
CN108873528A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
JP6863905B2 (ja) 表示基板、表示パネル、表示装置、並びに表示基板及び表示パネルの製造方法
US10203534B2 (en) Display motherboard comprising first and second sub-supporting layers each comprising a plurality of layer structures and manufacturing method thereof, display panel and display device
CN109116647B (zh) 一种阵列基板及其制备方法、显示装置
CN102645804B (zh) 一种阵列基板及制造方法和显示装置
WO2014153888A1 (zh) 显示面板母板及其制造方法
CN105448935B (zh) 一种阵列基板及其制作方法、显示装置
CN106647059B (zh) 阵列基板、显示面板及其制造方法
KR101002936B1 (ko) 캐리어 기판, 이를 이용한 플라스틱 기판의 적층 방법 및유연한 디스플레이 장치의 제조 방법
US20230163141A1 (en) Thin film transistor, array substrate, fabricating methods thereof, and display apparatus
WO2017076260A1 (zh) 阵列基板及制作方法、显示面板及显示装置
JP6828175B2 (ja) アレイ基板及びアレイ基板の製造方法
CN106935546B (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN108873528B (zh) 阵列基板及其制造方法、显示面板
CN105489124A (zh) 显示面板及其制作方法和显示装置
CN105140242B (zh) 一种显示基板及其制作方法、显示装置
WO2020062537A1 (zh) 阵列基板以及显示装置
CN108398839A (zh) 一种显示面板及其制作方法、显示装置
TW201331669A (zh) 內嵌式觸控顯示器
CN116301427A (zh) 显示面板、显示装置、掩模板及显示面板制造方法
CN105552025A (zh) 液晶显示面板、tft基板及其制造方法
WO2018218925A1 (zh) 基板及其制备方法、显示面板、显示装置
US11068114B2 (en) Display panel, manufacturing method thereof, and display device
JP7343396B2 (ja) アレイ基板、表示パネル及び表示装置
CN105759477A (zh) 增加薄膜粘附力的薄膜制备方法、显示基板及其制造方法
CN107065315B (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant