[go: up one dir, main page]

CN108573901B - 裸芯片接合装置及半导体器件的制造方法 - Google Patents

裸芯片接合装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN108573901B
CN108573901B CN201810190819.7A CN201810190819A CN108573901B CN 108573901 B CN108573901 B CN 108573901B CN 201810190819 A CN201810190819 A CN 201810190819A CN 108573901 B CN108573901 B CN 108573901B
Authority
CN
China
Prior art keywords
substrate
bare chip
image
bare
surface inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810190819.7A
Other languages
English (en)
Other versions
CN108573901A (zh
Inventor
小桥英晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN108573901A publication Critical patent/CN108573901A/zh
Application granted granted Critical
Publication of CN108573901B publication Critical patent/CN108573901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

提供一种能够降低接合工序中的制品的不合格率的裸芯片接合装置及半导体器件的制造方法。裸芯片接合装置具备为了进行裸芯片或基板的定位以及外观检查而对所述裸芯片或基板进行拍摄的拍摄装置、和控制所述拍摄装置的控制部。所述控制部通过所述拍摄装置对所述裸芯片或所述基板拍摄多张，使进行所述多张拍摄而得的图像的各像素的浓淡值平均化而生成平均化图像，生成所述平均化图像的基于阈值的二值化图像，通过所述二值化图像的连通域标记来判定有无异常而进行表面检查。

Description

裸芯片接合装置及半导体器件的制造方法
技术领域
本公开涉及裸芯片接合(die bonding)装置，例如可以适用于具备外观检查功能的裸芯片接合装置。
背景技术
半导体器件的部分制造工序中有将半导体芯片(以下简称为裸芯片)搭载于布线基板、引线框架等(以下简称为基板)而组装封装体的工序，在组装封装体的部分工序中有从半导体晶片(wafer，以下简称为晶片)分割(dicing，划片)出裸芯片(die)的工序、和将分割出的裸芯片搭载到基板之上的接合工序。接合工序中所使用的制造装置是裸芯片接合器等裸芯片接合装置。
裸芯片接合装置是以钎料、镀金、树脂为接合材料将裸芯片接合(搭载并粘接)于基板或已被接合了的裸芯片之上的装置。在将裸芯片接合于例如基板表面的裸芯片接合器中，反复进行如下动作(作业)：使用被称为筒夹的吸附喷嘴从晶片吸附并拾取裸芯片、将该裸芯片在基板上输送并赋予按压力，并且通过对接合材料进行加热而进行接合。
现有技术文献
专利文献
专利文献1：日本特开2008－98348号公报
发明内容
发明要解决的技术问题
在对晶片进行划片而制造裸芯片的情况下，有时由于划片时的切削阻力等在裸芯片产生从切断面向内部延伸的裂纹、损伤。另外，有时由于来自被贴附于晶片表面的后研磨带(back grindng tape)的粘接剂残留等而有异物附着。另外，也有时附着于裸芯片的异物经由筒夹而附着于别的裸芯片。即，在接合工序前和接合工序中发生异物的附着等。
本公开的课题在于提供一种能够降低接合工序中的制品不合格率的技术。
其他的课题和新的特征根据本说明书的记述和附图而变得明确。
用于解决问题的技术方案
如果简单地对本公开中代表性的技术方案的概要进行说明，则如下记所述。
即，裸芯片接合装置具备为了进行裸芯片或基板的定位和外观检查而对所述裸芯片或所述基板进行拍摄的拍摄装置；和控制所述拍摄装置的控制部。
所述控制部通过所述拍摄装置对所述裸芯片或所述基板进行多张拍摄，使进行所述多张拍摄而得的图像的各像素的浓淡值平均化而生成平均化图像，生成所述平均化图像的基于阈值的二值化图像，根据所述二值化图像的连通域标记(Blob labeling)来判定有无异常而进行表面检查。
发明的效果
根据上述裸芯片接合装置，能够降低接合工序中的制品不合格率。
附图说明
图1是示出实施例涉及的裸芯片接合器的构成的概略俯视图。
图2是对图1的裸芯片接合器的概略构成及其动作进行说明的图。
图3是示出图1的裸芯片供给部的构成的外观立体图。
图4是示出图3的裸芯片供给部的主要部的概略剖视图。
图5是示出控制系统的概略构成的框图。
图6是用于对裸芯片供给部的光学系统进行说明的图。
图7是对实施例涉及的半导体制造装置中的裸芯片接合工序进行说明的流程图。
图8是对在表面检查中有问题的情况下的处理进行说明的流程图。
图9是用对模仿动作进行说明的流程图。
图10是示出独特的部分(选择区域)的例子的图。
图11是用于对连续开工动作进行说明的流程图。
图12是示出登记图像和类似图像的例子的图。
图13是示出根据图案的位置关系来求裸芯片的中心的例子的图。
图14是对异常检测的方法进行说明图。
图15是在坐标方向上一维地示出异常部分大的摄像机图像的浓淡值的图。
图16是在坐标方向上一维地示出异常部分小的摄像机图像的浓淡值的图。
图17是示出实施例的表面检查的流程图。
图18是对异常部分的检测进行说明的图。
附图标记说明
10···裸芯片接合器
1···晶片供给部
D···裸芯片
2···拾取部
24···晶片识别摄像机
ID···拍摄部
LD···照明部
3···中间载台部
31···中间载台
32···载台识别摄像机
4···接合部
41···接合头
42···筒夹
44···基板识别摄像机
5···输送部
BS···接合载台
P···基板
8···控制部
具体实施方式
实施方式涉及的裸芯片接合装置在裸芯片接合前进行裸芯片和基板的表面检查，并且在裸芯片接合后进行裸芯片和基板的表面检查。由此，能够降低制品的不合格率。其他实施方式涉及的裸芯片接合装置提高裸芯片和/或基板的表面检查的灵敏度。由此，能够降低制品的不合格率。
以下，利用附图对于实施例和比较例进行说明。不过，在以下的说明中，有时对同一构成要素标注同一附图标记并省略重复的说明。此外，为了使说明更清楚，附图与实际的情形相比，有时对于各部分的宽度、厚度、形状等示意性地进行表示，终究只是一例，不对本发明的解释构成限定。
【实施例】
图1是示出实施例涉及的裸芯片接合器的概略的俯视图。图2是对在图1中从箭头A方向观察时的、拾取头(pickup head)和接合头(bonding head)的动作进行说明的图。
裸芯片接合器10大体具有裸芯片供给部1、拾取部2、中间载台部3、接合部4、输送部、基板供给部6、基板送出部7、以及对各部分的动作进行监视和控制的控制部8。Y轴方向是裸芯片接合器10的前后方向，X轴方向是裸芯片接合器10的左右方向。裸芯片供给部1配置于裸芯片接合器10的近前侧，接合部4配置于里侧。
首先，裸芯片供给部1供给用于安装于基板P的裸芯片D。裸芯片供给部1具有对晶片11进行保持的晶片保持台12和使裸芯片D从晶片11顶起的用虚线所示的顶起单元13。裸芯片供给部1通过没有图示的驱动单元而在XY方向上移动，使要拾取的裸芯片D移动到顶起单元13的位置。
拾取部2具有：拾取裸芯片D的拾取头21；使拾取头21在Y方向上移动的拾取头的Y驱动部23；以及使筒夹(collet)22升降、旋转以及进行X方向移动的没有图示的各驱动部。拾取头21具有将被顶起的裸芯片D吸附保持于顶端的筒夹22(也参照图2)，从裸芯片供给部1拾取裸芯片D并载置于中间载台31。拾取头21具有使筒夹22升降、旋转以及在X方向移动的没有图示的各驱动部。
中间载台部3具有暂时载置裸芯片D的中间载台31、和用于识别中间载台31上的裸芯片D的载台识别摄像机32。
接合部4从中间载台31拾取裸芯片D并将其接合到被输送来的基板P上，或者以在已经接合到基板P之上的裸芯片之上层叠的形式进行接合。接合部4具有：与拾取头21同样地具备将裸芯片D吸附保持于顶端的筒夹42(也参照图2)的接合头41；使接合头41在Y方向上移动的Y驱动部43；以及对基板P的位置识别标记(未图示)进行拍摄并识别接合位置的基板识别摄像机44。
通过这样的构成，接合头41基于载台识别摄像机32的拍摄数据来修正拾取位置和姿势，从中间载台31拾取裸芯片D并基于基板识别摄像机44的拍摄数据将裸芯片D接合于基板P。
输送部5具备：载置了一片或多片基板P(在图1中为4片)的基板输送托盘51；和供基板输送托盘51移动的托盘轨道52，该输送部5具有并行设置的同一构造的第一输送部、第二输送部。基板输送托盘51通过利用沿着托盘轨道52设置的没有图示的丝杠来驱动设置于基板输送托盘51的没有图示的螺母而移动。
通过这样的构成，基板输送托盘51在基板供给部6载置了基板P，沿着托盘轨道52移动至接合位置，在接合后移动至基板送出部7，将基板转送到基板送出部7。第一输送部和第二输送部被互相独立地驱动，在将裸芯片D接合于载置于一方的基板输送托盘51的基板P的期间，另一方的基板输送托盘51送出基板P并返回基板供给部6，进行载置新的基板P等的准备。
接下来，对于裸芯片供给部1的构成利用图3和图4进行说明。图3是示出裸芯片供给部的构成的外观立体图。图4是示出裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1具备在水平方向(XY方向)上移动的晶片保持台12、和在上下方向上移动的顶起单元13。晶片保持台12具有：保持贴片环(wafer ring)14的扩展环(expandring)15；以及支承环17，其被保持于贴片环14，并将粘接了多个裸芯片D的切割带16水平定位。顶起单元13配置于支承环17的内侧。
裸芯片供给部1在裸芯片D顶起时，使保持着贴片环14的扩展环15下降。其结果，被保持于贴片环14的切割带16被拉伸、裸芯片D的间隔变大，通过顶起单元13从裸芯片D下方将裸芯片D顶起，使裸芯片D的拾取性提高。在晶片11与切割带16之间粘贴有被称为裸芯片粘接膜(DAF，Die Attach Film)18的膜状的粘接材料。在具有裸芯片粘接膜18的晶片11中，划片是对晶片11和裸芯片粘接膜18进行的。因此，在剥离工序中，将晶片11和裸芯片粘接膜18从切割带16剥离。
裸芯片接合器10具有：识别晶片11上的裸芯片D的姿势的晶片识别摄像机24；识别被载置于中间载台31的裸芯片D的姿势的载台识别摄像机32；以及识别接合载台BS上的安装位置的基板识别摄像机44。必须进行识别摄像机之间的姿势偏差修正的是与由接合头41所进行的拾取相关的载台识别摄像机32和与由接合头41所进行的向安装位置的接合相关的基板识别摄像机44。在本实施例中，利用晶片识别摄像机(第一拍摄装置)24来检测裸芯片D的损伤、异物，利用基板识别摄像机(第二拍摄装置)44来检测基板P和被接合于基板P的裸芯片的损伤、异物。
对于控制系统利用图5进行说明。图5是示出图1的裸芯片接合器的控制系统的概略构成的框图。控制系统80具备控制部8、驱动部86、信号部87以及光学系统88。控制部8大体具有主要由CPU(Central Processor Unit，中央处理单元)构成的控制运算装置81、存储装置82、输入输出装置83、总线(bus line)84、以及电源部85。存储装置82具有：由存储有处理程序等的RAM构成的主存储装置82a；和由存储有控制所必需的控制数据、图像数据等的HDD构成的辅助存储装置82b。输入输出装置83具有显示装置状态、信息等的监视器83a、输入操作员的指示的触摸面板83b、对监视器进行操作的鼠标83c、以及获取来自光学系统88的图像数据的图像获取装置83d。另外，输入输出装置83具有：马达控制装置83e，其控制裸芯片供给部1的XY台(没有图示)、接合头台的ZY驱动轴等的驱动部86；和I/O信号控制装置83f，其从各种传感器信号、照明装置等的开关等信号部87获取信号或对上述信号进行控制。光学系统88包括晶片识别摄像机24、载台识别摄像机32以及基板识别摄像机44。控制运算装置81经由总线84获取必要的数据，进行运算，并对拾取头21等的控制、监视器3a等发送信息。
控制部8经由图像获取装置83d将用晶片识别摄像机24和基板识别摄像机44拍摄到的图像数据保存于存储装置82。通过基于所保存的图像数据而编程的软件，利用控制运算装置81来进行裸芯片D和基板P的定位。基于控制运算装置81算出的裸芯片D和基板P的位置，通过软件经由马达控制装置83e使驱动部86动作。通过该工艺来进行晶片上的裸芯片的定位，通过拾取部2的驱动部和接合部4的驱动部使拾取部2和接合部4动作而将裸芯片D接合到基板P上。使用的晶片识别摄像机24和基板识别摄像机44为灰度仪(gray scale)、测色仪(color)等，使光强度数值化。
接下来，对于晶片识别摄像机利用图6进行说明。图6是用于对晶片供给部的光学系统进行说明的图，示出对晶片识别摄像机和拾取对象的裸芯片照射图像拍摄用的光的照明部的配置。载台识别摄像机32和基板识别摄像机44与晶片识别摄像机24同样。
晶片识别摄像机24的拍摄部ID与镜筒BT的一端连接，在镜筒BT的另一端安装有物镜(省略图示)，成为通过该物镜对裸芯片D主面的图像进行拍摄的构成。
在连结拍摄部ID和裸芯片D的线上的镜筒BT与裸芯片D之间，配置有在内部具备面发光照明(光源)SL、半透半反镜(半透射镜)HM的照明部LD。来自面发光照明SL的照射光由半透半反镜HM在与拍摄部ID相同的光轴上反射，照射于裸芯片D。在与拍摄部ID相同的光轴上照射了裸芯片D的该散射光，在裸芯片D发生反射，其中的镜面反射光透射半透半反镜HM而到达拍摄部ID，形成裸芯片D的影像。即，照明部LD具有同轴落射照明(同轴照明)的功能。
照明系统不限定于同轴照明，也可以是穹顶照明、斜光环形照明、斜光杆形照明、透射照明等。也可以通过被拍摄体利用上述多种照明的组合来构筑系统。光源色除单色以外还有白色等。光源使用能够以线性变化来进行输出调节的光源、例如通过LED的脉冲调光占空比来进行光量调节的光源。
图7是对实施例涉及的半导体制造装置中的裸芯片接合工序进行说明的流程图。图8是对表面检查中有问题的情况下处理进行说明的流程图。
在实施例的裸芯片接合工序中，首先，控制部8将保持着晶片11的贴片环14从晶片盒中取出并载置于晶片保持台12，将晶片保持台12输送至将进行裸芯片D的拾取的基准位置(晶片装载(loading)(工序P1))。接下来，控制部8根据由晶片识别摄像机24获取到的图像，以使得晶片11的配置位置与该基准位置准确地一致的方式进行微调整。
接下来，控制部8使载置了晶片11的晶片保持台12以规定间距(pitch)进行间距移动并水平地保持该晶片保持台12，由此将最初被拾取的裸芯片D配置于拾取位置(裸芯片输送(工序P2))。晶片11预先通过探测器等检查装置按每个裸芯片进行，按每个检查裸芯片而生成表示合格、不合格的匹配数据，并存储于控制部8的存储装置82。成为拾取对象的裸芯片D是合格品还是不合格品的判定通过匹配数据来进行。控制部8，在裸芯片D为不合格品的情况下，使载置了晶片11的晶片保持台12以规定间距进行间距移动，将接下来要拾取的裸芯片D配置于拾取位置，放弃不合格品的裸芯片D。
控制部8通过晶片识别摄像机24对拾取对象的裸芯片D的主面(上表面)进行拍摄，根据获取到的图像来算出拾取对象的裸芯片D相对于上述拾取位置的位置偏移量。控制部8基于该位置偏移量使载置了晶片11的晶片保持台12移动，将拾取对象的裸芯片D准确地配置于拾取位置(裸芯片定位(工序P3))。
接着，控制部8根据由晶片识别摄像机24获取到的图像来进行裸芯片D的表面检查(工序P4)。关于裸芯片的表面检查(外观检查)的详细情况在后叙述。在此，控制部8判定在表面检查中是否有问题(工序P41)，在判定为裸芯片D的表面没有问题的情况下向下一工序(在后叙述的工序P9)前进，但在判定为有问题的情况下，对于所有的裸芯片进行三个选项中的任一处理(工序P42)。
在选项一中，通过目视来确认表面图像(工序P43)，在有问题的情况下进行跳过处理(工序P45)，在没有问题的情况下进行下一工序的处理。跳过处理，放弃裸芯片D的工序P9以后的工序，使载置了晶片11的晶片保持台12以规定间距进行间距移动，将下一个要拾取的裸芯片D配置于拾取位置。
在选项二中，在通过进行空气喷出等的清洁装置进行了裸芯片D的清洁处理(工序P46)后，进行选项一的处理。
在选项三中，在通过进行空气喷出等的清洁装置进行了裸芯片D的清洁处理(工序P47)后，再次进行表面检查(工序P48)。通过表面检查来判定是否有问题(工序P49)，在判定为裸芯片D的表面没有问题的情况下向下一工序(工序P9)前进，但在判定为有问题的情况下，对于所有的裸芯片进行选项一和选项二中的任一选项的处理(工序P4A)。
控制部8在基板供给部6将基板P载置于基板输送托盘51(基板装载(工序P5))。控制部8使载置了基板P的基板输送托盘51移动至接合位置(基板输送(工序P6))。
通过基板识别摄像机44对基板进行拍摄来进行定位(基板定位(工序P7))。
接下来，控制部8根据由基板识别摄像机44获取到的图像来进行基板P的表面检查(工序P8)。对于基板表面检查的详细情况在后叙述。在此，控制部8通过表面检查来判定是否有问题(工序P41)，在判定为基板P的表面没有问题的情况下向下一工序(在后叙述的工序P9)前进，但在判定为有问题的情况下，对于所有的基板进行三个选项中的任一选项的处理(工序P42)。
在选项一(Case 1)中，通过目视来确认表面图像(工序P43)，在有问题的情况下进行跳过处理(工序P45)，在没有问题的情况下进行下一工序的处理。跳过处理，跳过基板P向相应的接片(tab)搭载的工序PA之后的工序，针对基板开工信息进行不合格登记。
在选项二(Case 2)中，在通过进行空气喷出等的清洁装置进行了基板P的清洁处理(工序P46)后，进行选项一的处理。
在选项三3(Case 3)中，在通过进行空气喷出等的清洁装置进行了基板P的清洁处理(工序P47)后，再次进行表面检查(工序P48)。通过表面检查来判定是否有问题(工序P49)，在判定为基板P的表面没有问题的情况下向下一工序(工序P9)前进，但在判定为有问题的情况下，对于所有的基板进行选项一和选项二中的任一选项的处理(工序P4A)。
控制部8在将拾取对象的裸芯片D准确地配置于拾取位置后，通过包括筒夹22的拾取头21从切割带16拾取裸芯片D并载置于中间载台31(裸芯片处置(handling)(工序P9))。控制部8通过利用载台识别摄像机32进行拍摄从而进行载置于中间载台31的裸芯片的姿势偏移(旋转偏移)的检测。控制部8，在存在姿势偏移的情况下，通过设置于中间载台31的旋转驱动装置(没有图示)在与具有安装位置的安装面平行的面上使中间载台31旋转而对姿势偏移进行修正。
控制部8通过包括筒夹42的接合头41从中间载台31拾取裸芯片D，将该裸芯片D裸芯片接合于基板P或者已经接合于基板P的裸芯片(裸芯片贴装(die attch)工序PA))。
控制部8在接合了裸芯片D后，检测该接合位置是否准确(裸芯片与基板的相对位置检查(工序PB))。此时，与在后叙述的裸芯片的对位同样地求出裸芯片的中心和接片的中心，从而检测相对位置是否正确。
接下来，控制部8根据由基板识别摄像机44获取到的图像来进行裸芯片D和基板P的表面检查(工序PC)。关于裸芯片D和基板P的表面检查的详细情况在后叙述。在此，控制部8通过表面检查来判定是否有问题(工序P41)，在判定为接合了裸芯片D的基板P的表面没有问题的情况下向下一次工序(在后叙述的工序P9)前进，但在判定为有问题的情况下，对于所有的基板进行三个选项中任一选项的处理(工序P42)。
在选项一中，通过目视来确认表面图像(工序P43)，在有问题的情况下进行跳过处理(工序P45)，在没有问题的情况下进行下一工序的处理。在跳过处理中，针对基板开关信息进行不合格登记。
在选项二中，在通过进行空气喷出等的清洁装置进行了基板P的清洁处理(工序P46)后，进行选项一的处理。
在选项三中，在通过进行空气喷出等的清洁装置进行了基板P的清洁处理(工序P47)后，再次进行表面检查(工序P48)。通过表面检查来判定是否有问题(工序P49)，在判定为基板P的表面没有问题的情况下向下一工序(工序P9)前进，但在判定为有问题的情况下，对于所有的裸芯片进行选项一和选项二中的任一选项的处理(工序P4A)。
此外，在层叠接合制品的情况下，在各层实施选项一到选项三中的任一选项。
以后，按照同样的顺序，裸芯片D逐个地分别接合于基板P。若完成了一个基板的接合，则将基板输送托盘51移动至基板送出部7(基板输送(工序PD))，将基板P送到基板送出部7(基板卸载(unloading)(工序PE))。
以后，按照同样的顺序，裸芯片D逐个分别被从切割带16剥下(工序P9)。在完成了除不合格品外的所有的裸芯片D的拾取时，向晶片盒卸载将上述裸芯片D以晶片11的外形保持着的切割带16和贴片环14等(工序PF)。
此外，也可以设为，不进行工序P4、P8、PC的全部工序，而是进行至少一个工序。通过在即将进行裸芯片接合之前对裸芯片和/或基板的表面进行检查，由此能够降低产品不合格发生率。通过在刚刚进行裸芯片接合之后，对裸芯片和基板的表面进行检查，由此能够降低制品不合格发生率。通过在即将进行裸芯片接合之前对裸芯片和基板的表面进行检查、并在刚刚进行裸芯片接合之后对裸芯片和基板的表面进行检查，由此能够辨别发生了裂纹等不良情况的工序是否是裸芯片接合工序。
关于裸芯片定位的方法利用图9～图13进行说明。图9是用于对模仿动作进行说明的流程图。图10是示出独特的部分(选择区域)的例子的图。图11是用于对连续开工动作进行说明的流程图。图12是示出登记图像和类似图像的例子的图。图13是示出根据图案的位置关系求出裸芯片的中心的例子的图，图13(A)为登记图像，图13(B)为进行位置对合的裸芯片的图像。
裸芯片定位算法主要使用模板匹配，设为按照一般所知的正规化相关式进行的运算。将其结果作为一致率。模板匹配有参考学习的模仿动作和连续开工用动作。
首先，对于模仿动作进行说明。控制部8将参考样本向拾取位置输送(步骤S1)。控制部8通过晶片识别摄像机24获取参考样本的图像PCr(步骤S2)。裸芯片接合器的操作者通过人机接口(触摸面板83b、鼠标83c)从图像中选择如图10所示那样的独特的部分UA(步骤S3)。控制部8将所选择的独特的部分(选择区域)UA与参考样本的位置关系(坐标)保存于存储装置82(步骤S4)。控制部8将选择区域的图像(模板图像)PT保存于存储装置82(步骤S5)。将成为基准的工件(work)图像(登记图像)与该工件图像的坐标保存于存储装置82。
准备多个登记图像，从而如图13所示，根据与和检测出的登记图像一致的各位置的相对关系来算出裸芯片的中心、进行定位。基板定位也通过使用基板的独特的部分算出搭载裸芯片的接片的中心位置来进行。
接着，对于连续动作进行说明。控制部8为了连续开工之用而将部件(制品用晶片)向拾取位置输送(步骤S11)。控制部8通过晶片识别摄像机24获取制品用裸芯片的图像PCn(步骤S12)。如图10所示，控制部8将通过模仿动作所保存的模板图像PT与制品用裸芯片的取得图像PCn进行比较，算出最类似的部分的图像PTn的坐标(步骤S13)。将该坐标与在参考样本上测定出的坐标进行比较，来算出制品用裸芯片的位置(图像PTn相对于模板图像PT的偏置量)(步骤S14)。
关于裸芯片外观检测识别(裂纹、异物、损伤、空隙等异常检测)利用图14进行说明。图14是对异常检测的方法进行说明的图，图14(A)是对二值化法进行说明的图，图14(B)是对图像差异法进行说明的图。
裸芯片表面上的异常检测使用二值化法、图像差异法等方法。在二值化法中，生成将有异物FO和裂纹CR的裸芯片的图像PCa进行二值化而得的图像PC2，检测出异常部分(异物FO和裂纹CR)。在图像差异法中，生成取用具有异物FO和裂纹CR的裸芯片的图像PCa与合格品的裸芯片的图像PCn的差异而得的图像Pca-n，检测出异物和裂纹。
关于上述的方法的课题，利用图15和图16进行说明。图15是在坐标方向上一维地示出异常部分大的摄像机图像的浓淡值的图。图16是在坐标方向上一维地示出异常部分小的摄像机图像的浓淡值的图。
不管是进行二值化处理还是进行差异处理，对于在为合格品时应这样存在的图像，都通过检测浓淡的变化来判定有无异物或损伤。如图15所示在异常部分的浓淡值相对于正常情况大幅异常时，容易检测到。但是，如图16所示，在异常部分的实际面积小的情况下、异常部原来的亮度接近正常部分的情况下，其变化变小。亮度变化小(亮度偏移量少)的图像的检查，因图像本身所具有的噪音，判别变难。例如如果异物的浓淡变化小，则会被图像的随机噪音吞噬，判断会变难。
关于实施例涉及的异常部分的检测利用图17和图18进行说明。图17是示出实施例涉及的表面检查的流程图。图18是对异常部分的检测进行说明的图，图18(A)是示出比较例的图，图18(B)是示出实施例的图。
在对裸芯片或基板(被拍摄体)的损伤、异物进行检查时，对于被拍摄体进行多张的拍摄(步骤S21)。使进行多张拍摄而得的图像的各像素的浓淡值平均化，生成平均化图像(步骤S22)。生成利用阈值使平均化图像二值化而得的二值化图像(步骤S23)。根据二值化图像的连通域标记来判定异物的有无(步骤S23)。
在针对被拍摄体的一次拍摄(比较例)中，如图18(A)所示，在因异物导致的浓淡变化大的情况下，能够检测到存在异物，但在因异物导致的浓淡变化小的情况下，该浓淡变化被图像的随机噪音吞噬，判别难以进行。
实施例的平均化图像可以使随机噪音接近真值(被拍摄体的浓淡的平均值)(抑制噪音)。噪音被抑制了的平均化图像与以一枚进行处理的图像(比较例)相比随机噪音变小，因此能够对浓淡变化小的异常(损伤、异物)进行判断。如图18(B)所示，若随机噪音被抑制，则能够使判定阈值也根接近图像的平均值，因此结果能够改善灵敏度极限。
根据实施例，能够改善对损伤、异物、孔隙、裂纹等可用摄像机进行拍摄的被拍摄体(裸芯片和基板)的表面的异常进行检测的灵敏度极限。
通过分为多次来获得图像，由此也使因湍流、振动导致的浓淡变化、坐标变化平均化，因此能够进一步改善检测的灵敏度极限。
随机噪音的主要的产生原因是由于光子噪音(光子噪音)、A/D变换时的放大器而如字面所述那样随机地产生的噪音。随机产生的噪音，通过增加其测定次数进行平均化，从而能够抑制值的波动并接近本来想测定的值。由此，能够容易地辨别出因损伤、异物等而产生的细微的图像变化。
关于光子噪音，如果获取总光子数多，则相对的噪音变小。减少噪音也可以通过延长曝光时间来实现。但是，由于是利用CCD传感器、CMOS传感器所代表的数字摄像机所进行的拍摄，延长曝光时间会产生以下的问题。
(A)招致暗电流噪音(固定图案噪音)的增大化，反倒变得难以区别。
(B)会受到外界干扰光的影响，必须去除外界干扰光对拍摄环境的影响。实施例也可以抑制上述问题。
通过在即将进行裸芯片接合之前以高灵敏度对裸芯片和/或基板进行检查，从而能够进一步降低制品不合格发生率。通过在刚刚进行裸芯片接合之后以高灵敏度对裸芯片和基板进行检查，能够进一步降低制品不合格发生率。
通过在刚刚进行裸芯片接合之后以高灵敏度对裸芯片和基板进行检查，由此能够辨别发生了裂纹等不良情况的工序是否是裸芯片接合工序。
以上，基于实施方式和实施例对于由本发明者完成的发明进行了说明，但本发明不限定于上述实施方式和实施例，当然也可以进行各种变更。
例如，在实施例中对通过晶片识别摄像机对裸芯片的表面进行检查的例子进行了说明，但是也可以设为通过载台识别摄像机对裸芯片的表面进行检查。
另外，在实施例中对同轴照明配置在物镜-裸芯片之间的类型进行了说明，但是也可以是透镜内插入型。
另外，在实施例中在裸芯片定位识别之后进行裸芯片外观检测识别，但也可以在裸芯片外观检测识别之后进行裸芯片定位识别。在实施例中在基板定位识别之后进行基板外观检测识别，但也可以在基板外观检测识别之后进行基板定位识别。
另外，在实施例中对裸芯片表面上的异常检测使用了二值化法、图像差异法的例子进行了说明，但也可以使用图像的直方图运算、空间滤波处理、图案匹配处理。
另外，在实施例中在晶片的背面贴附有DAF，但也可以没有DAF。该情况下，具备在基板涂敷粘接剂的装置。
另外，在实施例中具备拾取头和接合头各一个，但也可以是分别为二个以上。另外，在实施例中具备中间载台，但也可以没有中间载台。该情况下，拾取头和接合头兼用作中间载台。
另外，在实施例中使裸芯片的表面为上而进行接合，但也可以在拾取了裸芯片后使裸芯片的正面背面反转，使裸芯片的背面为上而进行接合。该情况下，也可以不设置中间载台。该装置成为倒装芯片接合(flip chip bond)。

Claims (15)

1.一种裸芯片接合装置，具备：第一拍摄装置，其对切割带之上的裸芯片进行拍摄；第二拍摄装置，其对基板以及被接合于所述基板上的裸芯片进行拍摄；和
控制所述第一拍摄装置和第二拍摄装置的控制部，
所述控制部构成为：
通过所述第一拍摄装置对所述切割带之上的所述裸芯片进行拍摄而进行所述裸芯片的定位，并且通过所述第一拍摄装置拍摄多张所述裸芯片，使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述裸芯片的平均化图像，并生成所述平均化图像的基于阈值的二值化图像，根据所述二值化图像的连通域标记来判定所述裸芯片的表面有无异常，从而进行表面检查，
通过所述第二拍摄装置对所述基板进行拍摄而进行所述基板的位置的检查，并且通过所述第二拍摄装置拍摄多张所述基板，使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述基板的平均化图像，并生成所述平均化图像的基于阈值的二值化图像，根据所述二值化图像的连通域标记来判定所述基板有无异物，从而进行表面检查，
通过所述第二拍摄装置对所述被接合的裸芯片及基板进行拍摄而进行所述裸芯片的位置的检查，并且通过所述第二拍摄装置拍摄多张所述被接合的裸芯片及基板，使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述被接合的裸芯片的平均化图像，并生成所述平均化图像的基于阈值的二值化图像，根据所述二值化图像的连通域标记来判定所述被接合的裸芯片的表面有无异常以及基板有无异物，从而进行表面检查。
2.根据权利要求1所述的裸芯片接合装置，其中，
还具备晶片供给部，该晶片供给部保持贴片环，所述贴片环对贴附了所述裸芯片的所述切割带进行保持。
3.根据权利要求1所述的裸芯片接合装置，其中，
所述控制部在通过所述第一拍摄装置进行的所述裸芯片的表面检查中判定为有问题的情况下进行跳过处理。
4.根据权利要求1所述的裸芯片接合装置，其中，
还具备在所述基板或已接合有所述裸芯片的裸芯片上进行接合的接合头。
5.根据权利要求1所述的裸芯片接合装置，其中，
所述控制部在通过所述第二拍摄装置进行的所述基板的表面检查中判定为有问题的情况下进行跳过处理。
6.根据权利要求1所述的裸芯片接合装置，其中，
进一步在将所述第一拍摄装置与所述裸芯片连结的线上具有同轴照明。
7.根据权利要求1所述的裸芯片接合装置，其中，
所述控制部在通过所述第二拍摄装置进行的所述裸芯片的表面检查中判定为有问题的情况下进行跳过处理。
8.根据权利要求1所述的裸芯片接合装置，其中，
还具备：
拾取所述裸芯片的拾取头；
载置被拾取的所述裸芯片的中间载台；以及
接合头，其将被载置于所述中间载台的所述裸芯片接合于所述基板或已被接合于所述基板的裸芯片上。
9.一种半导体器件的制造方法，具备：
(a)准备对贴附了裸芯片的切割带进行保持的贴片环支架的工序；
(b)使用第一拍摄装置来进行所述裸芯片的定位的工序；
(c)使用所述第一拍摄装置来进行所述裸芯片的表面检查的工序；
(d)准备基板的工序；
(e)使用第二拍摄装置来进行所述基板的定位的工序；以及
(f)使用所述第二拍摄装置来进行所述基板的表面检查的工序；
(g)拾取所述裸芯片的工序；
(h)将拾取到的所述裸芯片接合于所述基板或已被接合了的裸芯片之上的工序；
(i)使用所述第二拍摄装置来检查所述裸芯片与所述基板的相对位置的工序；以及
(j)使用所述第二拍摄装置来进行所述裸芯片和所述基板的表面检查的工序，
所述(c)工序具备：
(c1)对所述裸芯片进行拍摄多张的工序；
(c2)使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述裸芯片的平均化图像的工序；
(c3)生成所述平均化图像的基于阈值的二值化图像的工序；以及
(c4)根据所述二值化图像的连通域标记来判定所述裸芯片的表面有无异常而进行表面检查的工序，
所述(f)工序具备：
(f1)对所述基板进行多张拍摄的工序；
(f2)使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述基板的平均化图像的工序；
(f3)生成所述平均化图像的基于阈值的二值化图像的工序；以及
(f4)根据所述二值化图像的连通域标记来判定所述基板有无异常而进行表面检查的工序，
所述(j)工序具备：
(j1)对所述被接合的裸芯片和所述基板拍摄多张的工序；
(j2)使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述被接合的裸芯片和所述基板的平均化图像的工序；
(j3)生成所述平均化图像的基于阈值的二值化图像的工序；以及
(j4)根据所述二值化图像的连通域标记来判定所述被接合的裸芯片的表面有无异常以及所述基板有无异物而进行表面检查的工序。
10.根据权利要求9所述的半导体器件的制造方法，其中，
在所述(f4)工序的表面检查中判定为有问题的情况下进行跳过处理。
11.根据权利要求9所述的半导体器件的制造方法，其中，
在所述(j4)工序的表面检查中判定为有问题的情况下进行跳过处理。
12.根据权利要求9所述的半导体器件的制造方法，其中，
还具备
(k)将拾取到的所述裸芯片载置于中间载台的工序。
13.一种裸芯片接合装置，具备：
晶片供给部，其对贴附了裸芯片的切割带进行保持；
晶片识别摄像机，其对所述切割带上的所述裸芯片进行拍摄；
基板识别摄像机，其对基板进行拍摄；
控制部，其对所述晶片识别摄像机和基板识别摄像机进行控制；以及
接合头，其将所述裸芯片接合于所述基板，
所述控制部构成为：
通过所述晶片识别摄像机对所述裸芯片进行拍摄并进行所述裸芯片的定位，
通过所述晶片识别摄像机对所述裸芯片拍摄多张，使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述裸芯片的平均化图像，并生成所述平均化图像的基于阈值的二值化图像，根据所述二值化图像的连通域标记来判定所述裸芯片的表面有无异常而进行表面检查，
通过所述基板识别摄像机对所述基板进行拍摄并进行所述基板的定位，
通过所述基板识别摄像机对所述基板拍摄多张，使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述基板的平均化图像，并生成所述平均化图像的基于阈值的二值化图像，根据所述二值化图像的连通域标记来判定所述基板有无异物而进行表面检查，
通过所述基板识别摄像机对被接合于所述基板的所述裸芯片和所述基板进行拍摄、进行所述裸芯片与所述基板的位置关系的检查，
通过所述基板识别摄像机对被接合于所述基板的所述裸芯片和所述基板拍摄多张，使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述被接合的裸芯片及所述基板的平均化图像，并生成所述平均化图像的基于阈值的二值化图像，根据所述二值化图像的连通域标记来判定所述裸芯片的表面有无异常以及所述基板有无异物而进行表面检查。
14.根据权利要求13所述的裸芯片接合装置，其中，
所述控制部在通过所述基板识别摄像机进行的所述裸芯片及所述基板的表面检查中判定为所述裸芯片或所述基板有问题的情况下进行跳过处理。
15.一种半导体器件的制造方法，具备：
(a)准备对贴附了裸芯片的切割带进行保持的贴片环支架的工序；
(b)使用晶片识别摄像机来进行所述裸芯片的定位的工序；
(c)使用所述晶片识别摄像机来进行所述裸芯片的表面检查的工序；
(d)准备基板的工序；
(e)使用基板识别摄像机来进行所述基板的定位的工序；
(f)使用所述基板识别摄像机来进行所述基板的表面检查的工序；
(g)拾取所述裸芯片的工序；
(h)将拾取到的所述裸芯片接合于所述基板或已被接合了的裸芯片之上的工序；
(i)使用所述基板识别摄像机来检查所述裸芯片与所述基板的相对位置的工序；以及
(j)使用所述基板识别摄像机来进行所述裸芯片和所述基板的表面检查的工序，
所述(c)工序具备：
(c1)对所述裸芯片拍摄多张的工序；
(c2)使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述裸芯片的平均化图像的工序；
(c3)生成所述平均化图像的基于阈值的二值化图像的工序；以及
(c4)根据所述二值化图像的连通域标记来判定所述裸芯片的表面有无异常而进行表面检查的工序，
所述(f)工序具备：
(f1)对所述基板拍摄多张的工序；
(f2)使进行所述拍摄多张而得的图像的各像素的浓淡值平均化而生成所述基板的平均化图像的工序；
(f3)生成所述平均化图像的基于阈值的二值化图像的工序；
(f4)根据所述二值化图像的连通域标记来判定所述基板有无异常而进行表面检查的工序，
所述(j)工序具备：
(j1)对所述被接合的裸芯片和所述基板拍摄多张的工序；
(j2)使进行所述多张拍摄而得的图像的各像素的浓淡值平均化而生成所述被接合的裸芯片和所述基板的平均化图像的工序；
(j3)生成所述平均化图像的基于阈值的二值化图像的工序；以及
(j4)根据所述二值化图像的连通域标记来判定所述被接合的裸芯片的表面有无异常和所述基板有无异常而进行表面检查的工序。
CN201810190819.7A 2017-03-09 2018-03-08 裸芯片接合装置及半导体器件的制造方法 Active CN108573901B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017045283A JP6846958B2 (ja) 2017-03-09 2017-03-09 ダイボンディング装置および半導体装置の製造方法
JP2017-045283 2017-03-09

Publications (2)

Publication Number Publication Date
CN108573901A CN108573901A (zh) 2018-09-25
CN108573901B true CN108573901B (zh) 2022-03-29

Family

ID=63576800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810190819.7A Active CN108573901B (zh) 2017-03-09 2018-03-08 裸芯片接合装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP6846958B2 (zh)
KR (1) KR102100889B1 (zh)
CN (1) CN108573901B (zh)
TW (2) TWI671826B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7377655B2 (ja) * 2019-09-19 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2021077687A (ja) * 2019-11-06 2021-05-20 株式会社ディスコ ピックアップ装置
CN111179243A (zh) * 2019-12-25 2020-05-19 武汉昕竺科技服务有限公司 一种基于计算机视觉的小尺寸芯片裂纹检测方法及系统
JP7436251B2 (ja) * 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7502108B2 (ja) 2020-07-31 2024-06-18 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7517922B2 (ja) * 2020-09-23 2024-07-17 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR102427897B1 (ko) * 2020-12-03 2022-08-02 에스케이하이닉스 주식회사 반도체 다이의 처리 방법
JP2023041413A (ja) * 2021-09-13 2023-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN113866180A (zh) * 2021-12-06 2021-12-31 晶芯成(北京)科技有限公司 一种异物检测方法、半导体晶圆检测方法及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068296A (ja) * 1998-08-19 2000-03-03 Nichiden Mach Ltd ダイボンダ
CN1788341A (zh) * 2003-07-31 2006-06-14 Nec机械股份有限公司 芯片附着装置中的工件辨识方法及芯片附着装置
CN101074932A (zh) * 2006-05-16 2007-11-21 三菱电机株式会社 图像检查方法以及使用了该方法的图像检查装置
JP2008185479A (ja) * 2007-01-30 2008-08-14 Toyota Motor Corp 加工面欠陥判定方法
CN101779270A (zh) * 2007-08-10 2010-07-14 株式会社尼康 基板贴合装置及基板贴合方法
CN104347435A (zh) * 2013-08-09 2015-02-11 株式会社日立高新技术仪器 吸附筒夹和芯片接合器
CN106165075A (zh) * 2014-02-10 2016-11-23 株式会社新川 安装装置及其偏移量修正方法
CN106486398A (zh) * 2015-08-31 2017-03-08 捷进科技有限公司 芯片贴装机、贴装方法及半导体器件的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111433B2 (ja) * 1992-03-31 2000-11-20 オムロン株式会社 画像処理装置
US6779159B2 (en) * 2001-06-08 2004-08-17 Sumitomo Mitsubishi Silicon Corporation Defect inspection method and defect inspection apparatus
US20040156539A1 (en) * 2003-02-10 2004-08-12 Asm Assembly Automation Ltd Inspecting an array of electronic components
JP4830772B2 (ja) 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008270278A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
JP5085573B2 (ja) * 2009-01-13 2012-11-28 新日本製鐵株式会社 欠陥検査方法および欠陥検査装置
JP5815345B2 (ja) * 2011-09-16 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2014060249A (ja) * 2012-09-18 2014-04-03 Hitachi High-Tech Instruments Co Ltd ダイボンダ、および、ダイの位置認識方法
JP6132682B2 (ja) 2013-07-01 2017-05-24 株式会社ディスコ キーパターン検出方法
JP6276545B2 (ja) * 2013-09-18 2018-02-07 ファスフォードテクノロジ株式会社 ダイボンダ
JP6315419B2 (ja) * 2013-12-12 2018-04-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体検査方法、半導体検査装置及び半導体製造方法
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6391378B2 (ja) * 2014-09-10 2018-09-19 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068296A (ja) * 1998-08-19 2000-03-03 Nichiden Mach Ltd ダイボンダ
CN1788341A (zh) * 2003-07-31 2006-06-14 Nec机械股份有限公司 芯片附着装置中的工件辨识方法及芯片附着装置
CN101074932A (zh) * 2006-05-16 2007-11-21 三菱电机株式会社 图像检查方法以及使用了该方法的图像检查装置
JP2008185479A (ja) * 2007-01-30 2008-08-14 Toyota Motor Corp 加工面欠陥判定方法
CN101779270A (zh) * 2007-08-10 2010-07-14 株式会社尼康 基板贴合装置及基板贴合方法
CN104347435A (zh) * 2013-08-09 2015-02-11 株式会社日立高新技术仪器 吸附筒夹和芯片接合器
CN106165075A (zh) * 2014-02-10 2016-11-23 株式会社新川 安装装置及其偏移量修正方法
CN106486398A (zh) * 2015-08-31 2017-03-08 捷进科技有限公司 芯片贴装机、贴装方法及半导体器件的制造方法

Also Published As

Publication number Publication date
KR20180103701A (ko) 2018-09-19
TW201903909A (zh) 2019-01-16
CN108573901A (zh) 2018-09-25
JP2018152376A (ja) 2018-09-27
TWI671826B (zh) 2019-09-11
KR102100889B1 (ko) 2020-04-16
TWI725498B (zh) 2021-04-21
TW201941316A (zh) 2019-10-16
JP6846958B2 (ja) 2021-03-24

Similar Documents

Publication Publication Date Title
CN108573901B (zh) 裸芯片接合装置及半导体器件的制造方法
TWI624887B (zh) 半導體製造裝置及半導體裝置的製造方法
JP7161870B2 (ja) ダイボンダおよび半導体装置の製造方法
CN110729210B (zh) 半导体制造装置以及半导体器件的制造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7010633B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2022098312A (ja) ダイボンディング装置および半導体装置の製造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7300353B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7082862B2 (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
KR102516586B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
CN115410947A (zh) 芯片贴装装置及半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant