[go: up one dir, main page]

CN111725086B - 半导体制造装置以及半导体器件的制造方法 - Google Patents

半导体制造装置以及半导体器件的制造方法 Download PDF

Info

Publication number
CN111725086B
CN111725086B CN202010110478.5A CN202010110478A CN111725086B CN 111725086 B CN111725086 B CN 111725086B CN 202010110478 A CN202010110478 A CN 202010110478A CN 111725086 B CN111725086 B CN 111725086B
Authority
CN
China
Prior art keywords
bare chip
imaging device
illumination
illumination device
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010110478.5A
Other languages
English (en)
Other versions
CN111725086A (zh
Inventor
小桥英晴
保坂浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN111725086A publication Critical patent/CN111725086A/zh
Application granted granted Critical
Publication of CN111725086B publication Critical patent/CN111725086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

提供即使在晶片或裸芯片的表面的平坦度无法得到维持的情况下也能够将照明的光反射并使其不输入至摄像头的半导体制造装置以及半导体器件的制造方法。半导体制造装置具备：拍摄裸芯片的摄像装置；照明装置，其相对于所述摄像装置的光学轴以规定的角度向所述裸芯片照射光；以及控制所述摄像装置以及所述照明装置的控制部。所述规定的角度为，在所述裸芯片为平坦的情况下即使从所述照明装置照射来的光被所述裸芯片直接反射也不进入所述摄像装置的角度。所述控制部构成为，在所述裸芯片不平坦的情况下，以使从所述照明装置照射来的光被所述裸芯片直接反射而不进入所述摄像装置的方式使所述摄像装置、所述照明装置以及所述裸芯片中的至少一个移动。

Description

半导体制造装置以及半导体器件的制造方法
技术领域
本公开涉及半导体制造装置，例如能够应用于具备识别裸芯片的摄像头的芯片贴装机。
背景技术
在半导体器件的制造工序的一部分中具有将半导体芯片(以下仅称为裸芯片)搭载到布线基板或引线框架等(以下仅称为基板)上来组装封装体的工序，在组装封装体的工序的一部分中有从半导体晶片(以下仅称为晶片)分割裸芯片的工序(切割工序)、和将分割出的裸芯片搭载到基板上的贴装工序。在贴装工序中使用的半导体制造装置为芯片贴装机。
芯片贴装机为以焊料、镀金、树脂作为接合材料，将裸芯片贴装(搭载并粘接)到基板或者已贴装的裸芯片上的装置。例如，在将裸芯片贴装于基板的表面的芯片贴装机中重复进行如下的动作(作业)：利用被称为筒夹的吸附嘴从晶片吸附并拾取裸芯片，将裸芯片搬运至基板上并赋予按压力，并且加热接合材料，由此来进行贴装。筒夹具有吸附孔，为吸引空气来吸附保持裸芯片的保持具，筒夹与裸芯片具有同等程度的大小。
在从晶片拾取裸芯片之前或将裸芯片贴装到基板等之后，为了检查晶片或者裸芯片有无裂纹等的损伤或异物，利用照明装置并通过摄像头进行拍摄。
现有技术文献
专利文献1：日本特开2017-117916号公报
发明内容
通常在检测微小的损伤的情况下优选使用暗视场方式。晶片表面接近镜面，为了进行基于暗视场方式的检查，只要利用将光倾斜照射的照明方式即斜光照明即可。在暗视场方式的检查方式中，追求成为背景的晶片或裸芯片表面反射照明的光并使其不输入至摄像头。即使构成为在晶片或裸芯片的表面的平坦度能够维持的情况下照明的光反射并不输入至摄像头，有时在晶片或裸芯片具有翘曲等而使晶片或裸芯片的表面的平坦度无法得到维持的情况下，照明的光仍会发生反射而输入至摄像头。
本公开的课题提供一种即便在晶片或裸芯片的表面的平坦度无法得到维持的情况下也能够将照明的光反射并使其不输入至摄像头的技术。
其他的课题和新的特征可根据说明书的记载以及附图而变明朗。
若简单说明本公开中具有代表性的概要则如下所示。
即，半导体制造装置具备：拍摄裸芯片的摄像装置；照明装置，其相对于所述摄像装置的光学轴以规定的角度向所述裸芯片照射光；以及控制所述摄像装置以及所述照明装置的控制部。所述规定的角度为，在所述裸芯片为平坦的情况下即使从所述照明装置照射来的光被所述裸芯片直接反射也不进入所述摄像装置的角度。所述控制部构成为，在所述裸芯片不平坦的情况下，以使从所述照明装置照射来的光被所述裸芯片直接反射而不进入所述摄像装置的方式使所述摄像装置、所述照明装置以及所述裸芯片中的至少一个移动。
发明的效果
根据上述半导体制造装置，即使在晶片或裸芯片的表面的平坦度无法得到维持的情况下也能够反射照明的光并使其不输入至摄像头。
附图说明
图1是示意性示出同轴照明的图。
图2是示意性示出斜光照明的图。
图3是示意性示出斜光照明的入射光以及反射光的状态的图。
图4是示意性示出比图3的入射角小的情况下的入射光以及反射光的状态的图。
图5是使用了图4的斜光灯管照明的摄像图像例。
图6是说明斜光照明的课题的图。
图7是说明实施方式的技术的图。
图8是说明第一方法的流程图。
图9是说明第二方法的流程图。
图10是说明即使使视场移动也无法消除直接光反射的区域的情况的图。
图11是示出实施例的芯片贴装机的构成例的概略俯视图。
图12是说明在图11中从箭头A方向观察时的概略构成的图。
图13是示出图11的裸芯片供给部的构成的外观立体图。
图14是示出图13的裸芯片供给部的主要部分的概略剖视图。
图15是示出基板识别摄像头的照明装置的配置的图。
图16是示出图11的芯片贴装机的控制系统的概略构成的框图。
图17是说明图11的芯片贴装机的裸芯片贴装工序的流程图。
图18是以由晶片识别摄像头进行拍摄的工序为中心而示出的流程图。
图19是以由基板识别摄像头进行拍摄的工序为中心而示出的流程图。
图20是说明裸芯片的翘曲位置(正反射区域)的测定方法的图。
图21是说明与图7的斜光照明相对于光学轴位于镜面对象的斜光照明的影响的图。
图22是示出第一变形例中的基板识别摄像头以及照明装置的示意立体图。
图23是示出第二变形例中的基板识别摄像头以及照明装置的示意立体图。
图24是示出第三变形例中的晶片识别摄像头以及照明装置的示意立体图。
其中，附图标记说明如下：
10 芯片贴装机(半导体制造装置)
8 控制部
D 裸芯片
S 基板
CMR 摄像头(摄像装置)
OBL 照明装置
OA 光学轴
VF 视场
具体实施方式
以下，使用附图对实施方式以及实施例进行说明。在此，在以下的说明中，有时对同一构成要素标注同一附图标记并省略重复的说明。此外，为了使说明更明确，有时附图与实际情况相比而示意性地表现各部分的宽度、厚度、形状等，但只不过为一例，不限定本发明的解释。
在利用斜光照明的暗视场检查裸芯片的裂纹时，照明、摄像头(摄像装置)与裸芯片的相对位置关系在保持高检测率上则尤为重要。如后述那样，在斜光照明中，优选以使入射角相对于裸芯片表面尽量成为铅垂的方式配置照明装置，且将入射角设为直接反射的光(直接光)不入射至摄像头的极限的角度。若超过该入射角，则在裸芯片表面被镜面反射的光源的光会成为直接光而入射至摄像头。因此，在裂纹检查中裸芯片表面成为明视场。变得难以确保裂纹与背景的对比，结果会使检测率变差。
利用图1～4对照明的入射角进行说明。图1是示意性示出同轴照明的图。图2是示意性示出斜光照明的图。图3是示意性示出斜光照明的入射光以及反射光的状态的图。图4是示意性示出在比图3的入射角小的情况下的入射光以及反射光的状态的图。图5是利用了图4的斜光灯管照明的摄像图像例。
如图1所示，在同轴照明中，照明装置CEI构成为使光沿着摄像头CMR以及透镜LNS的光学轴OA以及半反射镜HM向裸芯片D的表面照射。在此，光学轴OA相对于裸芯片D的表面大致垂直，入射角大致为0度。因此，若利用照明装置CEI并通过摄像头CMR进行拍摄，则裸芯片D的表面相对于裂纹成为明视场，反射率也接近，很难进行对比，结果上而言检测灵敏度不会变好。
如图2所示，在斜光照明中，照明装置OBL构成为光相对于摄像头CMR以及透镜LNS的光学轴OA以规定的角度向裸芯片D的表面照射。在此，将相对于光学轴的入射角设为θ。若利用照明装置OBL并通过摄像头CMR进行拍摄，则裸芯片D的表面相对于裂纹成为暗视场，反射率也不同，易于进行对比。该照明装置OBL的入射角越接近铅垂(θ变得越小)，则裂纹与背景的对比差越大，越易于进行图像上的分类(二值化等)，结果上而言检测灵敏度变好。
此时，如图3所示，配置成在要检查的裸芯片D的表面镜面反射后的光RL不直接入射于透镜LNS。将此时的入射角设为θ1。然而，若使照明装置OBL的入射角过于接近铅垂，则如图4所示，在裸芯片D的表面镜面反射后的光RL会入射至透镜LNS内。若将此时的入射角设为θ2，则0＜θ2＜θ1。因此，如图5所示，反射的区RA成为明视场，使得检测灵敏度劣化。因此，照明装置、摄像头、裸芯片的位置关系尤为重要。
接着，利用图6说明斜光照明的课题。图6的(a)是示意性示出向层叠叠放的裸芯片进行斜光照明的入射光以及反射光的状态的图。图6的(b)是图6的(a)的层叠叠放的裸芯片的放大图。图6的(c)是图6的(a)的层叠叠放的裸芯片的摄像图像例。
上述的照明、摄像头、裸芯片的位置关系在裸芯片的表面的平坦度在一定程度上平坦的情况下成立。然而，因NAND闪存等进行层叠的裸芯片的种类，而变得无法维持平坦度。例如，如图6的(b)所示，在一边使裸芯片D1、D2、D3、D4叠放一边进行层叠的方法的情况下，存在下层没有支承的区域NSA向上翘曲的情况。由此，如图6的(a)所示，即使照明装置OBL的照射光的入射角与图3相同为θ1，在裸芯片D4的向上翘曲的区域WA中直接反射的光(反射角变化了的光)RL1也会进入透镜LNS，如图6的(c)所示，在下层没有支承的区域NSA(向上翘曲的区域WA)会成为明视场，导致检测灵敏度变差。
接着，利用图7说明解决上述课题的实施方式的技术。图7的(a)是示意性示出向层叠叠放的裸芯片进行斜光照明的入射光以及反射光的状态的图。图7的(b)是在视场中心拍摄图7的(a)的层叠叠放的裸芯片的摄像图像例。图7的(c)是在从视场中心偏移的位置拍摄图7的(a)的层叠叠放的裸芯片的摄像图像例。
在实施方式中，以使裸芯片D的向上翘曲的面的反射光不被透镜LNS获取的方式使摄像头CMR、照明装置OBL以及裸芯片D的至少某一个移动。
例如，如图7的(a)所示，通过将摄像头CMR和照明装置OBL同时向同一方向(箭头的方向)移动，使在裸芯片D的向上翘曲的面反射的光RL1不被透镜获取。在此，起初(移动前)的照明装置OBL、摄像头CMR、裸芯片D(维持了平坦度的裸芯片)的位置关系如图3所示，处于在裸芯片D的表面不出现明视场的位置。
即，如图7的(a)的虚线所示，配置有照明装置OBL、摄像头CMR、裸芯片D，裸芯片D的中心置于摄像头CMR的视场VF的中心(光学轴OA)。在裸芯片D向上翘曲的情况下，在裸芯片D的向上翘曲的区域中直接反射后的光RL1进入透镜LNS，如图7的(b)所示，成为明视场。
另一方面，如图7的(a)所示，通过使摄像头CMR和斜光照明装置OBL移动，使视场VF的中心(光学轴OA)从裸芯片D的中心错开，使得在裸芯片D的向上翘曲的区域WA中直接反射后的光RL1不进入透镜LNS，如图7的(c)所示，变得不出现明视场。
优选使摄像头CMR和照明装置OBL同时移动。这是因为易于维持摄像头CMR和照明装置OBL的位置关系。设置为在裸芯片没有翘曲的区域不出现明视场，可以仅移动照明装置OBL，也可以仅移动摄像头CMR。
另外，可以取代摄像头CMR以及/或者照明装置OBL的移动，而移动作为摄像对象物的被摄体。例如，在切割带上裸芯片翘曲的情况下移动切割带，或者在贴装载台上移动基板。
另外，优选在移动摄像头CMR和照明装置OBL的情况下设为与明亮地发光的面为相反方向。优选在移动被摄体的情况下设为与明亮地发光的面为相同方向。另外，视场优选为裸芯片尺寸的2倍左右。
考虑裸芯片的翘曲而改变摄像头位置、照明位置或者被摄体位置。为了确保检查灵敏度，优选设为不接受镜面反射后的直接光的极限的入射角，能够与被摄体的变形相对应地进行位置调整，因此，能够将裸芯片裂纹检查的检查灵敏度因裸芯片的翘曲的影响的恶化抑制在最小限度。
此外，斜光照明通常面对面成对地构成，例如使用两向的斜光灯管照明或者四向的斜光灯管照明。利用图21说明与图7的(a)的斜光照明相对于光学轴OA位于镜面对象的斜光照明(以下，称为相反侧斜光照明)的影响。图21的(a)是示意性示出向视场移动前的翘曲的某一裸芯片的相反侧斜光照明的入射光以及反射光的状态的图。图21的(b)是示意性示出向没有翘曲的裸芯片的相反侧斜光照明的入射光以及反射光的状态的图。图21的(c)是示意性示出向视场移动前后的有翘曲的裸芯片的相反侧斜光照明的入射光以及反射光的状态的图。
若使成为面对面成对的斜光照明进行基于至此说明的视场移动，则如图21的(b)所示，在没有翘曲的裸芯片D直接反射后的光(以下，称为正反射光)入射至摄像头，结果上而言拍摄到的裸芯片D泛白。然而，如图21的(c)所示，由于在有翘曲的裸芯片D使其反射光的斜率也变大，所以难以受到影响。另外，在照明为四向的情况下，正交方向的光源本来就不会受到这种翘曲的影响。
接着，使用图8、9说明在相对于拍摄对象物使视场相对移动的情况下的方法。图8是说明第一方法的流程图。图9是说明第二方法的流程图。
第一方法为在确认了是否因翘曲而存在照射光的直接反射之后使对于裸芯片D的视场相对移动的方法。在发生了直接光反射时进行相对的视场移动以及再检查。根据产生了直接反射光的裸芯片上的位置来决定视场的移动方向。适于应对翘曲的位置不明的晶片上的裸芯片。在此，相对的视场移动是指，通过移动摄像头CMR以及裸芯片D的至少一个，使对于裸芯片D的摄像头CMR的视场移动。通过相对的视场移动，使摄像头CMR的视场中心与裸芯片D的中心偏移。
如图8所示，在部件搬运(步骤S11)、基于图案匹配等的裸芯片定位(步骤S12)之后，利用内置于摄像头CMR的照度计确认裸芯片D的表面照度，确认有无光源的直接光的镜面反射(照射光的直接反射)(步骤S13)。在存在光源的直接光的镜面反射的情况下，进行相对的视场移动(步骤S14)。在不存在光源的直接光的镜面反射的情况下，进行裸芯片D的裂纹以及异物的检查(步骤S15)。此外，可以先发动裸芯片裂纹检查之后再确认有无光源光的直接反射。另外，也可以在摄像头CMR之外另设置照度计来确认裸芯片D的表面照度。
第二方法是如下的方法：在裸芯片层叠的情况下翘曲方向确定，根据裸芯片的层叠层数先通过仿效等规定移动量偏移量，以事先进行相对的视场移动。
如图9所示，在部件搬运(步骤S11)、基于图案匹配等的裸芯片定位(步骤S12)之后，基于定位裸芯片的层数来进行相对的视场移动(步骤S24)。由于下层的裸芯片的翘曲少、上层的裸芯片的翘曲大，所以随着成为上层而增大移动量。此后，进行裸芯片D的裂纹以及异物的检查(步骤S25)。该方法还可以追加确认是否有光源光的直接反射的确认处理，来对移动量进行再调整。
此外，即使进行相对的视场移动也有无法消除直接光反射的区域的情况。对此利用图10来进行说明。图10的(a)是视场移动前的摄像图像。图10的(b)是视场移动后的摄像图像。
如图10的(a)所示，在视场移动前，被填涂白色的区域(不可检查区域)呈现出环状。如图10的(b)所示，在视场移动前，被填涂白色的区域(不可检查区域)虽减少，但仍在裸芯片的角部残留。被填涂白色的区域每次被视为掩膜而使视场相对移动，作为合计来确保检查区。例如，通过遮掩图10的(a)的不可检查区域来进行检查，能够将裸芯片的角部的可检查区域确保为检查区，通过遮掩图10的(b)的不可检查区域，能够将图10的(a)的不可检查区域确保为检查区。因此，能够确保裸芯片整体为检查区。
实施例
图11是示出实施例的芯片贴装机的构成的概略俯视图。图12是说明在图11中从箭头A方向观察时的概略构成的图。
芯片贴装机10大体具有供给向印刷有一个或多个最终成为一封装体的产品区(以下，称为封装区P)的基板S安装的裸芯片D的裸芯片供给部1、拾取部2、中间载台部3、贴装部4、搬运部5、基板供给部6、基板搬出部7、以及监视并控制各部分的动作的控制部8。Y轴方向为芯片贴装机10的前后方向，X轴方向为左右方向。裸芯片供给部1配置在芯片贴装机10的近前侧，贴装部4配置在较远侧。
首先，裸芯片供给部1供给向基板S的封装区P安装的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、和将裸芯片D从晶片11顶推的以虚线表示的顶推单元13。裸芯片供给部1通过未图示的驱动机构而沿着XY方向移动，使待拾取的裸芯片D移动到顶推单元13的位置。
拾取部2具有拾取裸芯片D的拾取头21、使拾取头21沿Y方向移动的拾取头的Y驱动部23、使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有将被顶推的裸芯片D吸附保持于前端的筒夹22(也参照图12)，从裸芯片供给部1拾取裸芯片D并将其载置于中间载台31上。拾取头21具有使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。
中间载台部3具有暂时载置裸芯片D的中间载台31、用于识别中间载台31上的裸芯片D的载台识别摄像头32。
贴装部4从中间载台31拾取裸芯片D并将其贴装于搬运来的基板S的封装区P上，或者以层叠到已贴装于基板S的封装区P之上的裸芯片之上的形式进行贴装。贴装部4具有与拾取头21同样地具备将裸芯片D吸附保持于前端的筒夹42(也参照图12)的贴装头41、使贴装头41沿Y方向移动的Y驱动部43、对基板S的封装区P的位置识别标记(未图示)进行拍摄来识别贴装位置的基板识别摄像头44、以及将基板识别摄像头44向X轴方向以及Y轴方向驱动的XY驱动部45。
通过这样的结构，贴装头41基于载台识别摄像头32的拍摄数据来修正拾取位置、姿势，从中间载台31拾取裸芯片D，并基于基板识别摄像头44的拍摄数据将裸芯片D贴装于基板S。
搬运部5具有抓起并搬运基板S的基板搬运爪51、和供基板S移动的搬运通道52。基板S通过利用沿着搬运通道52设置的未图示的滚珠丝杠来驱动设于搬运通道52的基板搬运爪51的未图示螺母而进行移动。
通过这样的结构，基板S从基板供给部6沿着搬运通道52移动至贴装位置，在贴装之后移动至基板搬出部7，向基板搬出部7交付基板S。
控制部8具备存储有监视并控制芯片贴装机10的各部分的动作的程序(软件)的存储器、和执行存储于存储器中的程序的中央处理装置(CPU)。
接着，利用图13及图14对裸芯片供给部1的结构进行说明。图13是示出图11的裸芯片供给部的构成的外观立体图。图14是示出图13的裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1具有在水平方向(XY方向)上移动的晶片保持台12、和在上下方向上移动的顶推单元13。晶片保持台12具有保持晶片环14的扩展环15、将保持于晶片环14且粘接有多个裸芯片D的切割带16在水平方向上定位的支承环17。顶推单元13配置于支承环17的内侧。
裸芯片供给部1在进行裸芯片D的顶推时，使保持着晶片环14的扩展环15下降。其结果为，保持于晶片环14的切割带16被拉伸，裸芯片D的间隔扩大，通过顶推单元13从裸芯片D下方顶推裸芯片D，提高裸芯片D的拾取性。此外，伴随薄型化而将裸芯片粘接于基板上的粘接剂从液态成为膜状，将被称为裸芯片粘片膜(DAF)18的膜状的粘接材料贴附在晶片11和切割带16之间。在具有裸芯片粘片膜18的晶片11中，切割是对晶片11和裸芯片粘片膜18进行的。因此，在剥离工序中，将晶片11和裸芯片粘片膜18从切割带16剥离。此外，之后，无视裸芯片粘片膜18的存在地说明剥离工序。
芯片贴装机10具有识别晶片11上的裸芯片D的姿势和位置的晶片识别摄像头24、识别载置于中间载台31的裸芯片D的姿势和位置的载台识别摄像头32、和识别贴装载台BS上的安装位置的基板识别摄像头44。必须要修正识别摄像头间的姿势偏移的是与贴装头41的拾取相关的载台识别摄像头32、和与贴装头41向安装位置的贴装相关的基板识别摄像头44。在本实施例中，晶片识别摄像头24、载台识别摄像头32以及基板识别摄像头44一并利用后述的照明装置进行裸芯片D的表面检查。
接着，利用图15说明表面检查的照明。图15是示出基板识别摄像头的照明装置的配置的图。
将基板识别摄像头44相对于裸芯片D的表面垂直配置。即，使光学轴相对于裸芯片D的表面垂直。斜光照明装置46为基于斜光灯管照明装置46a、46b的两向的斜光照明，相对于光学轴以规定的角度(θ1)照射裸芯片D。基板识别摄像头44以及斜光照明装置46a、46b固定于可动部45a，可动部45a能够通过X驱动部45b而沿X轴方向移动，X驱动部45b能够通过Y驱动部45c而沿Y轴方向移动。在此，入射角(θ1)与图6同样。控制部8通过XY驱动部45使基板识别摄像头44和斜光照明装置46移动，使视场中心与裸芯片D的中心错开，由此，能够实现在裸芯片D的向上翘曲的区域直接反射后的光不进入基板识别摄像头44，而不出现明视场。
晶片识别摄像头24以及载台识别摄像头32的照明装置也与基板识别摄像头44的照明装置相同。在此，晶片识别摄像头24和其照明装置以及载台识别摄像头32和其照明装置也可以不构成为通过与XY驱动部45同样的驱动部而移动。控制部8不使晶片识别摄像头24和其照明装置移动，使晶片保持台12或者中间载台31移动，使视场中心与裸芯片D的中心错开，由此，能够实现使在裸芯片D的向上翘曲的区域直接反射后的光不进入晶片识别摄像头24或者载台识别摄像头32，而不出现明视场。
接着，利用图16说明控制部8。图16是示出图11的芯片贴装机的控制系统的概略构成的框图。
控制系统80具有控制部8、驱动部86、信号部87和光学系统88。控制部8大体上主要具有由CPU(Central Processor Unit：中央处理器)构成的控制/运算装置81、存储装置82、输入输出装置83、总线线路84、和电源部85。存储装置82具有存储有处理程序等的由RAM构成的主存储装置82a、存储有控制所需的控制数据和/或图像数据等的由HDD、SSD等构成的辅助存储装置82b。输入输出装置83具有显示装置状态和/或信息等的监视器83a、输入操作员的指示的触控面板83b、操作监视器的鼠标83c、和获取来自光学系统88的图像数据的图像获取装置83d。另外，输入输出装置83具有：马达控制装置83e，其对裸芯片供给部1的XY台(未图示)、贴装头台的ZY驱动轴、基板识别摄像头的XY驱动轴等的驱动部86进行控制；以及I/O信号控制装置83f，其获取或控制各种传感器信号或从照明装置等的开关等的信号部87获取或控制信号。光学系统88包括晶片识别摄像头24、载台识别摄像头32、基板识别摄像头44。控制/运算装置81经由总线线路84获取必要的数据，进行运算，进行拾取头21等的控制或向监视器83a等发送信息。
控制部8借助图像获取装置83d将由晶片识别摄像头24、载台识别摄像头32以及基板识别摄像头44拍摄到的图像数据保存至存储装置82。利用基于保存的图像数据编程的软件，使用控制/运算装置81进行裸芯片D以及基板S的封装区P的定位、以及裸芯片D以及基板S的表面检查。利用软件，基于控制/运算装置81算出的裸芯片D以及基板S的封装区P的位置借助马达控制装置83e来使驱动部86动作。通过该工艺进行晶片上的裸芯片的定位，利用拾取部2以及贴装部4的驱动部进行动作，将裸芯片D贴装在基板S的封装区P上。所使用的晶片识别摄像头24、载台识别摄像头32以及基板识别摄像头44为灰度或彩色等，将光强度数值化。
接着，使用图17～19说明裸芯片贴装工序。图17是说明图11的芯片贴装机的裸芯片贴装工序的流程图。图18是以通过晶片识别摄像头进行拍摄的工序为中心而示出的流程图。图19是以通过基板识别摄像头进行拍摄的工序为中心而示出的流程图。
在实施例的裸芯片贴装工序中，首先，如图17所示，控制部8从晶片盒取出保持有晶片11的晶片环14并载置于晶片保持台12，将晶片保持台12搬运至预进行裸芯片D的拾取的基准位置为止(晶片装载(工序P1))。接着，控制部8根据由晶片识别摄像头24取得的图像，以使晶片11的配置位置与其基准位置准确一致的方式进行微调整(对准)。
接着，控制部8使载置有晶片11的晶片保持台12以规定节距进行节距移动，并保持水平，由此，将最先拾取的裸芯片D配置于拾取位置(裸芯片搬运(工序P2))。此外，裸芯片D的拾取位置也为由晶片识别摄像头24对裸芯片D的识别位置。就晶片11而言，事先通过探测器等的检查装置针对每个裸芯片进行检查，针对每个裸芯片生成表示良、次的图谱数据，并存储在控制部8的存储装置82内。对于成为拾取对象的裸芯片D为良品还是为次品的判定通过图谱数据来进行。控制部8在判定为裸芯片D为次品的情况下使载置有晶片11的晶片保持台12以规定节距进行节距移动，将下一个待拾取裸芯片D配置于拾取位置，跳过次品的裸芯片D。
接着，如图18所示，控制部8将晶片识别摄像头24的照明输出设定为裸芯片定位用的值(步骤S31)。控制部8通过晶片识别摄像头24拍摄作为拾取对象的裸芯片D的主面(上表面)，并取得图像(步骤S32)。根据所取得的图像计算出作为拾取对象的裸芯片D与上述拾取位置之间的位置偏移量，来测定裸芯片D的位置(步骤S33)。控制部8以该位置偏移量为基准使载置有晶片11的晶片保持台12移动，将作为拾取对象的裸芯片D准确地配置于拾取位置(裸芯片定位(工序P3))。
接着，如图18所示，控制部8将晶片识别摄像头24的照明输出变更为裸芯片裂纹检查用的值(步骤S41)。控制部8通过晶片识别摄像头24拍摄作为拾取对象的裸芯片D的主面，并取得图像(步骤S42)。控制部8如后所述，根据所取得的图像确认裸芯片D的表面浓淡，检测有无进行正反射的区域(步骤S43)。在存在正反射区域的情况下，控制部8向正反射区域的方向移动晶片保持台12(步骤S44)。此外，在照明装置载置在与晶片识别摄像头24不同的其他驱动台的情况下，也可以仅移动照明装置。在照明装置为灯管类型的斜光照明的情况下，也可以使造成影响的一侧熄灭。控制部8再次获取摄像头图像。在步骤S43中，在没有正反射区域的情况下进行裸芯片裂纹以及异物检查(表面检查)(工序P4)。在此，控制部8在判定为在裸芯片D的表面没有问题的情况下，前进至下一工序(后述的工序P9)，在判定为有问题的情况下，进行跳过处理或者错误停止。跳过处理跳过裸芯片D的工序P9以后的工序，使载置有晶片11的晶片保持台12以规定节距进行节距移动，将下一个待拾取的裸芯片D配置于拾取位置。
控制部8通过基板供给部6将基板S载置于搬运通道52(基板装载(工序P5))。控制部8使抓持并搬运基板S的基板搬运爪51移动至贴装位置(基板搬运(工序P6))。
接着，如图19所示，控制部8将基板识别摄像头44向贴装对象的封装区P的摄像位置(贴装标签摄像位置)移动(步骤S71)。控制部8将基板识别摄像头44的照明输出设定为基板定位用的值(步骤S72)。控制部8通过基板识别摄像头44拍摄基板S，并获取图像(步骤S73)。根据所取得的图像计算基板S的封装区P的位置偏移量来测定位置(步骤S74)。控制部8以该位置偏移量为基准使基板S移动，进行将贴装对象的封装区P准确配置于贴装位置的定位(基板定位(工序P7))。
接着，如图17所示，控制部8根据通过基板识别摄像头44取得的图像来进行基板S的封装区P的表面检查(工序P8)。在此，控制部8在表面检查中判断是否存在问题，在判定为在基板S的封装区P的表面没有问题的情况下，前进至下一工序(后述的工序P9)，在判定为有问题的情况下，通过视觉确认表面图像，或者进一步进行高灵敏度的检查或改变了照明条件等的检查，在存在问题的情况下进行跳过处理，在没有问题的情况下进行下一工序的处理。跳过处理跳过向基板S的封装区P的相符标签的工序P10以后的工序，在基板开工信息中登记为次品。
控制部8在由裸芯片供给部1将拾取对象的裸芯片D准确地配置于拾取位置之后，通过包括筒夹22的拾取头21从切割带16拾取裸芯片D(裸芯片处理(工序P9))，并载置于中间载台31(工序P10)。控制部8通过载台识别摄像头32拍摄来对载置于中间载台31的裸芯片的姿势偏移(旋转偏移)进行检测(裸芯片的位置检查(工序P11))。控制部8在存在姿势偏移的情况下通过设于中间载台31的回旋驱动装置(不图示)在与具有安装位置的安装面平行的面上使中间载台31回旋来修正姿势偏移。
控制部8根据通过载台识别摄像头32取得的图像来进行裸芯片D的表面检查(工序P12)。在此，控制部8在判定为在裸芯片D的表面没有问题的情况下，前进至下一工序(后述的工序P13)，在判定为有问题的情况下，进行跳过处理或者错误停止。跳过处理将该裸芯片载置于未图示的次品托盘等，并跳过裸芯片D的工序P13以后的工序，使载置有晶片11的晶片保持台12以规定节距进行节距移动，将下一个待拾取的裸芯片D配置于拾取位置。
控制部8通过包括筒夹42在内的贴装头41从中间载台31拾取裸芯片D，在基板S的封装区P或者已经贴装于基板S的封装区P的裸芯片上贴装裸芯片(裸芯片粘接((工序P13))。
接着，如图19所示，控制部8将基板识别摄像头44向贴装后的裸芯片D的摄像位置移动(步骤S141)。控制部8将基板识别摄像头44的照明输出设定为裸芯片定位用的值(步骤S142)。控制部8通过基板识别摄像头44拍摄裸芯片D，获取图像(步骤S143)。根据所取得的图像来测定裸芯片D的位置(步骤S144)。控制部8在贴装了裸芯片D之后检测该贴装位置是否准确(裸芯片与基板的相对位置检查(工序P14))。此时，与裸芯片的对位同样地求出裸芯片的中心与标签的中心，来检查相对位置是否正确。
接着，控制部8使基板识别摄像头44向裸芯片裂纹检查用摄像位置移动(步骤S151)。在为层叠产品的情况下，事先决定伴随层叠至上层而发生偏移量的方向。在该情况下也决定了翘曲方向，因此，若事先教导相对于翘曲方向不发生正反射的视场移动量，并在检查时起初就移动至包含该偏移量在内的位置，则还能够减少在确认了有无反射之后的视场移动的发动次数。控制部8将基板识别摄像头44的照明输出变更为裸芯片裂纹检查用的值(步骤S152)。控制部8通过基板识别摄像头44拍摄裸芯片D，获取图像(步骤S153)。控制部8如后述那样，根据所取得的图像来确认裸芯片D的表面浓淡，检测有无正在发生正反射的区域(步骤S154)。在有正反射区域的情况下，控制部8向与正反射区域相反的方向移动基板识别摄像头44(步骤S155)。此外，如后述的第二变形例所示，在照明装置载置在与基板识别摄像头44不同驱动的台上的情况下，也可以仅移动照明装置。在照明装置为灯管类型的斜光照明的情况下，也可以使造成影响的一侧熄灭。控制部8再次取得摄像头图像。在步骤S154中，在没有正反射区域的情况下，进行裸芯片裂纹以及异物检查(裸芯片D以及基板S的表面检查)(工序P15)。在此，控制部8在判定为在裸芯片D的表面没有问题的情况下，前进至下一工序(后述的工序P9)，在判定为有问题的情况下，进行跳过处理或者错误停止。在跳过处理中，对基板开工信息登记为次品。
此后，按照同样的顺序使裸芯片D逐个贴装至基板S的封装区P。若一个基板的贴装结束，则利用基板搬运爪51将基板S移动至基板搬出部7(基板搬运(工序P16))，将基板S交付给基板搬出部7(基板卸载(工序P17))。
此后，按照同样的顺序将裸芯片D逐个从切割带16剥离(工序P9)。若除去次品以外的所有裸芯片D的拾取结束，则将以晶片11的外形保持了这些裸芯片D的切割带16以及晶片环14等向晶片盒卸载(工序P18)。
接着，利用图20说明裸芯片的翘曲位置(正反射区域)的测定方法。图20的(a)为裸芯片的检查图像。图20的(b)为裸芯片的参考图像。图20的(c)为图20的(a)的检查图像与图20的(b)的参考图像的差分图像。图20的(d)为将图20的(c)的差分图像进行了二值化的图像。图20的(e)是说明对裸芯片有无翘曲进行的判断的图。
控制部8对图20的(a)的裸芯片的检查图像与图20的(b)的裸芯片的参考图像的差分进行计算来算出差分图像。如图20的(c)所示，差分图像的正反射区域以外变黑，正反射区域变白，边界区域模糊。控制部8基于某一浓淡阈值将差分图像二值化，获得图20的(d)示出的图像。在此时的图像的边缘附近设置例如图20的(e)所示的四个检查区域。若在各检查区域中白色区域存在一定面积阈值以上则判断为存在翘曲，根据该白色区域的位置判断翘曲方向。在该情况下，判断裸芯片的下侧翘曲。
裂纹的表面检查可以在进行裸芯片位置识别的场所即裸芯片供给部、中间载台、以及贴装载台的至少一处进行，但更优选在所有场所均进行上述表面检查。若在裸芯片供给部进行表面检查，则能够较早地检测到裂纹。若在中间载台进行，则能够在贴装之前检测到在裸芯片供给部没能检测到的裂纹或者在拾取工序之后产生的裂纹(在贴装工序之前并没明显出的裂纹)。另外，若在贴装载台进行，则能够在层叠下一个裸芯片的贴装之前或者在排出基板前，检测到在裸芯片供给部以及中间载台没能检测到的裂纹(在贴装工序之前并没明显出的裂纹)或者在贴装工序之后产生的裂纹。
<变形例>
以下，例示几个具有代表性的变形例。在以下的变形例的说明中，对与利用上述的实施例说明的部分具有同样的构成以及功能的部分可使用与上述的实施例同样的附图标记。并且，对于相关部分的说明，在技术上不矛盾的范围内，可适当引用上述实施例中的说明。另外，上述的实施例的一部分、以及多个变形例的全部或者一部分在技术上不矛盾的范围内可适当复合应用。
(第一变形例)
图22是示出第一变形例中的基板识别摄像头以及照明装置的示意立体图。
在实施例的情况下，斜光照明装置46为两向的斜光灯管照明，但如图22所示，也可以为四向的斜光灯管照明。斜光照明装置46构成为，相对于斜光灯管照明装置46a～46c以及斜光灯管照明装置46c和基板识别摄像头44而位于相反一侧的斜光灯管照明装置(不图示)安装在基板识别摄像头44的侧面。基板识别摄像头44固定于可动部45a，可动部45a通过X驱动部45b可沿X轴方向移动，X驱动部45b通过Y驱动部45c可沿Y轴方向移动。
如图22的(b)所示，在裸芯片D沿Y轴方向错开层叠的情况下，由于在Y轴的正侧(附图中的右侧)产生基于裸芯片D的向上翘曲的区域的直接反射，所以控制部8使基板识别摄像头44以及斜光照明装置46沿箭头的方向(Y轴的负侧(附图中的左侧))移动来拍摄裸芯片D。
如图22的(c)所示，在裸芯片D在X轴方向上偏移而层叠的情况下，由于在X轴的负侧(附图中的右侧)产生基于裸芯片D的向上翘曲的区域的直接反射，所以控制部8使基板识别摄像头44以及斜光照明装置46沿箭头的方向(X轴的正侧(附图中的左侧))移动来拍摄裸芯片D。
(第二变形例)
图23是示出第二变形例中的基板识别摄像头以及照明装置的示意立体图。
在实施例以及第一变形例的情况下，斜光照明装置46构成为以与基板识别摄像头44相同的位置关系移动，但如图23所示，也可以与基板识别摄像头44独立地移动。斜光照明装置46的斜光灯管照明装置46a～46d固定于可动部47a，可动部47a通过X驱动部47b可沿X轴方向移动，X驱动部47b通过Y驱动部47c可沿Y轴方向移动。基板识别摄像头44固定于可动部45a，可动部45a通过X驱动部45b可沿X轴方向移动，X驱动部45b通过Y驱动部45c可沿Y轴方向移动。
(第三变形例)
图24是示出第三变形例中的晶片识别摄像头以及照明装置的示意立体图。
在实施例的情况下，晶片识别摄像头24的照明装置与斜光照明装置46同样为两向的斜光灯管照明，但如图24所示，也可以为四向的斜光灯管照明。斜光照明装置26由斜光灯管照明装置26a～26d构成。晶片保持台12固定于X驱动部19b，X驱动部19b可沿X轴方向移动，X驱动部19b通过Y驱动部19c可沿Y轴方向移动。
还可以使多方向的斜光灯管照明的造成反射光的影响的一侧熄灭。
以上，基于实施方式以及实施例具体说明了由本发明人提出的发明，但本发明不限于上述实施例以及变形例，当然能够进行各种改变。
例如，在实施例中，说明了作为斜光照明装置而使用两向的斜光灯管照明的例子，但也可以使用四向的斜光灯管照明，也可以使用单向的斜光灯管照明。
另外，在实施例中，事先通过摄像头图像识别进行裸芯片的翘曲位置(正反射区域)的测定，但也可以利用激光位移系统等的传感器检测翘曲的方向，基于检测结果使照明装置或摄像头动作。另外，也可以将格子状的图案投影至裸芯片表面，根据该格子的错乱状况来判断翘曲方向。
另外，在实施例中，在裸芯片位置识别之后进行裸芯片外观检查识别，但也可以在裸芯片外观检查识别之后进行裸芯片位置识别。
另外，在实施例中，在晶片的背面贴附有DAF，但也可以不设置DAF。
另外，在实施例中，拾取头以及贴装头分别各具有一个，但也可以分别具有两个。另外，在实施例中具有中间载台，但也可以不设置中间载台。在该情况下，拾取头和贴装头可以兼用。
另外，在实施例中，将裸芯片的表面朝上来贴装，但也可以在拾取裸芯片之后将裸芯片的表背翻转来使裸芯片的背面朝上来贴装。在该情况下，可以不设置中间载台。该装置称为倒装芯片贴装机。
另外，在实施例中，具有贴装头，但可以不设置贴装头。在该情况下，所拾取的裸芯片载置于容器等。该装置称为拾取装置。而且，在该情况下的裂纹的表面检查也可以在载置有所拾取的裸芯片的容器等实施。

Claims (16)

1.一种半导体制造装置，其特征在于，
具备：
拍摄裸芯片的摄像装置；
照明装置，其相对于所述摄像装置的光学轴以规定的角度向所述裸芯片照射光；以及
控制所述摄像装置以及所述照明装置的控制部，
所述规定的角度为，在所述裸芯片为平坦的情况下即使从所述照明装置照射来的光被所述裸芯片直接反射也不进入所述摄像装置的角度，
所述摄像装置与所述照明装置的位置关系固定，
所述控制部构成为，在所述裸芯片不平坦的情况下，以使从所述照明装置照射来的光被所述裸芯片直接反射而不进入所述摄像装置、且使所述裸芯片与所述摄像装置的视场的中心偏移的方式使所述摄像装置以及所述裸芯片中的至少一个移动。
2.根据权利要求1所述的半导体制造装置，其特征在于，
所述控制部构成为，确认所述裸芯片的表面照度，在判断为从所述照明装置照射来的光被所述裸芯片直接反射而入射至所述摄像装置的情况下，使所述摄像装置以及所述裸芯片中的至少一个移动。
3.根据权利要求1或者2所述的半导体制造装置，其特征在于，
设置检测所述裸芯片的翘曲的机构，
所述控制部在检测到所述翘曲的情况下，使所述摄像装置的视场向检测到的所述翘曲方向的前后某一方或者前后双方移动。
4.根据权利要求1所述的半导体制造装置，其特征在于，
所述裸芯片为层叠在裸芯片之上的裸芯片，
所述控制部构成为基于层叠的层数使所述摄像装置的视场移动。
5.根据权利要求4所述的半导体制造装置，其特征在于，
使所述摄像装置的视场移动的方向为在与所述层叠在裸芯片之上的所述裸芯片的偏移方向为相同的方向上的前后某一方或者前后双方上移动的方向。
6.根据权利要求1所述的半导体制造装置，其特征在于，
所述控制部构成为，在即使使所述摄像装置的视场移动，从所述照明装置照射来的光被所述裸芯片直接反射并仍旧入射至所述摄像装置的情况下，一边以使从所述照明装置照射来的光被所述裸芯片直接反射而不入射至所述摄像装置的区域成为所述裸芯片的整个区域的方式使所述摄像装置的视场中心与所述裸芯片的中心错开，一边进行拍摄。
7.根据权利要求1所述的半导体制造装置，其特征在于，
还具备裸芯片供给部，该裸芯片供给部具有保持贴附有所述裸芯片的切割带的晶片环保持部，
所述控制部利用所述摄像装置以及所述照明装置对贴附于所述切割带的所述裸芯片进行拍摄。
8.根据权利要求1所述的半导体制造装置，其特征在于，
还具备贴装头，该贴装头将所述裸芯片贴装于基板或者已贴装的裸芯片上，
所述控制部利用所述摄像装置以及所述照明装置对贴装于所述基板或者裸芯片上的裸芯片进行拍摄。
9.根据权利要求1所述的半导体制造装置，其特征在于，
还具备：
拾取所述裸芯片的拾取头；以及
供所述拾取的裸芯片载置的中间载台，
所述控制部利用所述摄像装置以及所述照明装置对载置在所述中间载台之上的裸芯片进行拍摄。
10.一种半导体器件的制造方法，其特征在于，
包括如下的工序：
(a)向半导体制造装置搬入基板的工序，所述半导体制造装置具备：拍摄裸芯片的摄像装置；照明装置，其相对于所述摄像装置的光学轴以规定的角度向所述裸芯片照射光；以及控制所述摄像装置以及所述照明装置的控制部，所述规定的角度为在所述裸芯片为平坦的情况下即使从所述照明装置照射来的光被所述裸芯片直接反射也不会入射至所述摄像装置的角度，所述摄像装置与所述照明装置的位置关系固定，所述控制部构成为，在所述裸芯片不平坦的情况下，以使从所述照明装置照射来的光被所述裸芯片直接反射而不进入所述摄像装置、且使所述裸芯片与所述摄像装置的视场的中心偏移的方式使所述摄像装置以及所述裸芯片中的至少一个移动；
(b)将保持贴附有裸芯片的切割带的晶片环保持部搬入的工序；
(c)拾取所述裸芯片的工序；以及
(d)将所述拾取的裸芯片贴装于所述基板或者已经贴装于所述基板的裸芯片上。
11.根据权利要求10所述的半导体器件的制造方法，其特征在于，
在所述(c)工序中，将所述拾取的裸芯片载置于中间载台，
在所述(d)工序中，拾取载置于所述中间载台的裸芯片。
12.根据权利要求10所述的半导体器件的制造方法，其特征在于，
包括(f)工序，该(f)工序在所述(c)工序之前，确认所述裸芯片的表面照度，在判断为从所述照明装置照射来的光被所述裸芯片直接反射而入射至所述摄像装置的情况下，以使从所述照明装置照射来的光被所述裸芯片直接反射而不入射至所述摄像装置的方式使所述裸芯片的中心与所述摄像装置的视场的中心错开，来进行所述裸芯片的表面检查。
13.根据权利要求10所述的半导体器件的制造方法，其特征在于，
还包括(g)工序，该(g)工序在所述(d)工序之后，确认所述裸芯片的表面照度，在判断为从所述照明装置照射来的光被所述裸芯片直接反射而入射至所述摄像装置的情况下，以使从所述照明装置照射来的光被所述裸芯片直接反射而不进入所述摄像装置的方式使所述摄像装置的视场的中心与所述裸芯片的中心错开，来进行所述裸芯片的表面检查。
14.根据权利要求10所述的半导体器件的制造方法，其特征在于，
还包括(g)工序，该(g)工序在所述(d)工序之后，使所述摄像装置的视场的中心与所述裸芯片的中心错开与层叠所述裸芯片的层数对应的量，来进行所述裸芯片的表面检查。
15.根据权利要求11所述的半导体器件的制造方法，其特征在于，
还包括(h)工序，该(h)工序在所述(c)工序之后且在所述(d)工序之前，确认所述裸芯片的表面照度，在判断为从所述照明装置照射来的光被所述裸芯片直接反射而入射至所述摄像装置的情况下，以使从所述照明装置照射来的光被所述裸芯片直接反射而不入射至所述摄像装置的方式使所述摄像装置的视场的中心与所述裸芯片的中心错开，来进行所述裸芯片的表面检查。
16.根据权利要求12、13、15中任一项所述的半导体器件的制造方法，其特征在于，
在即使使所述裸芯片从所述摄像装置的中心移动视场，从所述照明装置照射来的光被所述裸芯片直接反射并仍旧入射至所述摄像装置的情况下，一边以使从所述照明装置照射来的光被所述裸芯片直接反射而不入射至所述摄像装置的区域成为所述裸芯片的整个区域的方式使所述摄像装置的视场中心与所述裸芯片的中心错开，一边进行拍摄。
CN202010110478.5A 2019-03-22 2020-02-21 半导体制造装置以及半导体器件的制造方法 Active CN111725086B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-055460 2019-03-22
JP2019055460A JP7299728B2 (ja) 2019-03-22 2019-03-22 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111725086A CN111725086A (zh) 2020-09-29
CN111725086B true CN111725086B (zh) 2024-03-12

Family

ID=72559747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010110478.5A Active CN111725086B (zh) 2019-03-22 2020-02-21 半导体制造装置以及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7299728B2 (zh)
KR (1) KR102304880B1 (zh)
CN (1) CN111725086B (zh)
TW (1) TWI736055B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7635075B2 (ja) * 2021-05-28 2025-02-25 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327554A (ja) * 1995-03-31 1996-12-13 Lintec Corp 照明装置
JPH0936030A (ja) * 1995-07-20 1997-02-07 Canon Inc 位置検出装置及びそれを用いた半導体デバイスの製造方法
JPH1022197A (ja) * 1996-07-03 1998-01-23 Toshiba Corp マーク位置検出方法及びその装置
JPH1172439A (ja) * 1997-08-28 1999-03-16 Nissan Motor Co Ltd 表面検査装置
JP2004093252A (ja) * 2002-08-30 2004-03-25 Hitachi Ltd 欠陥検査装置および欠陥検査方法
JP2010016048A (ja) * 2008-07-01 2010-01-21 Naoetsu Electronics Co Ltd ウエハ用検査装置
CN101889197A (zh) * 2007-12-06 2010-11-17 株式会社尼康 检查装置和检查方法
JP2011137678A (ja) * 2009-12-28 2011-07-14 Hitachi High-Technologies Corp 検査方法及び検査装置
JP2011169816A (ja) * 2010-02-19 2011-09-01 Nec Corp 半導体装置の接合傾き測定装置
JP2012042297A (ja) * 2010-08-18 2012-03-01 Kurabo Ind Ltd 撮像光学検査装置
JP2014009970A (ja) * 2012-06-27 2014-01-20 Sumitomo Metal Mining Co Ltd 表面傷検査装置及び表面傷検査方法
JP2014215217A (ja) * 2013-04-26 2014-11-17 住友金属鉱山株式会社 物体検査装置及び物体検査方法
CN106814083A (zh) * 2015-11-30 2017-06-09 宁波舜宇光电信息有限公司 滤波片缺陷检测系统及其检测方法
CN106920762A (zh) * 2015-12-24 2017-07-04 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机
JP2018011048A (ja) * 2016-07-05 2018-01-18 キヤノンマシナリー株式会社 欠陥検出装置、欠陥検出方法、ウェハ、半導体チップ、半導体装置、ダイボンダ、ボンディング方法、半導体製造方法、および半導体装置製造方法
CN108962784A (zh) * 2017-05-18 2018-12-07 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
JP2019029611A (ja) * 2017-08-03 2019-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013085A (ja) 1999-06-30 2001-01-19 Nidek Co Ltd 欠陥検査装置
US6891610B2 (en) 2000-09-20 2005-05-10 Kla-Tencor Technologies Corp. Methods and systems for determining an implant characteristic and a presence of defects on a specimen
DE10330006B4 (de) * 2003-07-03 2006-07-20 Leica Microsystems Semiconductor Gmbh Vorrichtung zur Inspektion eines Wafers
US8223327B2 (en) * 2009-01-26 2012-07-17 Kla-Tencor Corp. Systems and methods for detecting defects on a wafer
US9752992B2 (en) * 2014-03-25 2017-09-05 Kla-Tencor Corporation Variable image field curvature for object inspection
CH711570B1 (de) * 2015-09-28 2019-02-15 Besi Switzerland Ag Vorrichtung für die Montage von Bauelementen auf einem Substrat.
MY202139A (en) * 2016-07-05 2024-04-05 Canon Machinery Inc Defect detection device, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327554A (ja) * 1995-03-31 1996-12-13 Lintec Corp 照明装置
JPH0936030A (ja) * 1995-07-20 1997-02-07 Canon Inc 位置検出装置及びそれを用いた半導体デバイスの製造方法
JPH1022197A (ja) * 1996-07-03 1998-01-23 Toshiba Corp マーク位置検出方法及びその装置
JPH1172439A (ja) * 1997-08-28 1999-03-16 Nissan Motor Co Ltd 表面検査装置
JP2004093252A (ja) * 2002-08-30 2004-03-25 Hitachi Ltd 欠陥検査装置および欠陥検査方法
CN101889197A (zh) * 2007-12-06 2010-11-17 株式会社尼康 检查装置和检查方法
JP2010016048A (ja) * 2008-07-01 2010-01-21 Naoetsu Electronics Co Ltd ウエハ用検査装置
JP2011137678A (ja) * 2009-12-28 2011-07-14 Hitachi High-Technologies Corp 検査方法及び検査装置
JP2011169816A (ja) * 2010-02-19 2011-09-01 Nec Corp 半導体装置の接合傾き測定装置
JP2012042297A (ja) * 2010-08-18 2012-03-01 Kurabo Ind Ltd 撮像光学検査装置
JP2014009970A (ja) * 2012-06-27 2014-01-20 Sumitomo Metal Mining Co Ltd 表面傷検査装置及び表面傷検査方法
JP2014215217A (ja) * 2013-04-26 2014-11-17 住友金属鉱山株式会社 物体検査装置及び物体検査方法
CN106814083A (zh) * 2015-11-30 2017-06-09 宁波舜宇光电信息有限公司 滤波片缺陷检测系统及其检测方法
CN106920762A (zh) * 2015-12-24 2017-07-04 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机
JP2018011048A (ja) * 2016-07-05 2018-01-18 キヤノンマシナリー株式会社 欠陥検出装置、欠陥検出方法、ウェハ、半導体チップ、半導体装置、ダイボンダ、ボンディング方法、半導体製造方法、および半導体装置製造方法
CN108962784A (zh) * 2017-05-18 2018-12-07 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
JP2019029611A (ja) * 2017-08-03 2019-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20200112639A (ko) 2020-10-05
CN111725086A (zh) 2020-09-29
TW202101604A (zh) 2021-01-01
JP7299728B2 (ja) 2023-06-28
KR102304880B1 (ko) 2021-09-27
TWI736055B (zh) 2021-08-11
JP2020155737A (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
CN106920762B (zh) 半导体制造装置、半导体器件的制造方法及芯片贴装机
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
KR102641333B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
CN113436986B (zh) 芯片贴装装置及半导体器件的制造方法
CN114093789A (zh) 芯片贴装装置以及半导体器件的制造方法
CN115410947B (zh) 芯片贴装装置及半导体器件的制造方法
CN115410947A (zh) 芯片贴装装置及半导体器件的制造方法
CN116403936A (zh) 半导体制造装置、检查装置及半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant