[go: up one dir, main page]

CN108242457B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108242457B
CN108242457B CN201711284742.1A CN201711284742A CN108242457B CN 108242457 B CN108242457 B CN 108242457B CN 201711284742 A CN201711284742 A CN 201711284742A CN 108242457 B CN108242457 B CN 108242457B
Authority
CN
China
Prior art keywords
buffer layer
display device
storage
voltage supply
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711284742.1A
Other languages
English (en)
Other versions
CN108242457A (zh
Inventor
白正善
金正五
李鍾源
李东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN108242457A publication Critical patent/CN108242457A/zh
Application granted granted Critical
Publication of CN108242457B publication Critical patent/CN108242457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

披露了一种能够实现高分辨率的显示装置。该显示装置包括：设置在基板上的多条信号线；包括至少一个有机缓冲层和至少一个无机缓冲层的多个缓冲层；和设置成与多条信号线中的一条或更多条重叠的至少一个晶体管，并且在所述至少一个晶体管与所述多条信号线中的所述一条或更多条之间插入有所述多个缓冲层。因此，可确保充分的工艺裕度并因而实现高分辨率并且提高成品率。

Description

显示装置
本申请要求于2016年12月26日提交的韩国专利申请第10-2016-0178948号的权益，通过引用将该申请并入于此，如同在此完全阐述一样。
技术领域
本发明涉及一种显示装置，且更具体地，涉及一种能够实现高分辨率的显示装置。
背景技术
在屏幕上实现各种信息的图像显示装置是信息和通信时代的核心技术，并且正朝着更薄、更轻、更便携和具有更高性能的方向发展。作为能够克服阴极射线管(CRT)的不利的重量和体积问题的平板显示装置的一个示例，通过控制有机发光层的发光强度来显示图像的有机发光显示(OLED)装置正受到关注。OLED装置是自发光装置，其特点在于低功耗、高响应速度、高发光效率、高亮度和宽视角。
OLED装置使用以矩阵形式布置的多个子像素显示图像。在此，每个子像素包括发光二极管和具有实现发光二极管的独立驱动的多个晶体管的像素驱动电路。
发光二极管通过掩模工艺与像素驱动电路中包括的多个晶体管分离地形成在该多个晶体管上。因此，如图1中所示，设置发光二极管的发光区域EA在垂直方向上与设置多个晶体管的晶体管区域TA重叠。然而，像素驱动电路中包括的存储电容器通过与多个晶体管相同的掩模工艺形成在与多个晶体管相同的平面中。因此，设置存储电容器的电容器区域CA不与晶体管区域TA重叠且在水平方向上与晶体管区域TA分隔开。此外，考虑到寄生电容的影响，电连接至多个晶体管的信号线，例如，数据线DL、高电压VDD供给线VL1和低电压VSS供给线VL2，布置成在水平方向上彼此分隔开。如此，因为信号线DL、VL1和VL2、晶体管区域TA和电容器区域CA在水平方向上彼此分隔开地布置在基板上，所以工艺裕度(processmargin)较小，这使得难以实现高分辨率并降低了成品率。
发明内容
因此，本发明涉及一种基本上消除了由于相关技术的限制和缺点而导致的一个或多个问题的显示装置。
本发明的一个目的是提供一种能够实现高分辨率的显示装置。
在下面的描述中将部分列出本发明的其它优点、目的和特征，这些优点、目的和特征的一部分根据下面的解释对于本领域普通技术人员将变得显而易见的或者可通过本发明的实施领会到。通过说明书及其权利要求以及附图中特别指出的结构可实现和获得本发明的这些目的和其他优点。
为了实现这些目的和其他优点并根据本发明的目的，如在此具体和概括描述的，一种显示装置，包括：多条信号线，所述多条信号线设置在基板上；多个缓冲层，所述多个缓冲层包括至少一个有机缓冲层和至少一个无机缓冲层；和至少一个晶体管，所述至少一个晶体管设置成与所述多条信号线中的一条或更多条重叠，并且在所述至少一个晶体管与所述多条信号线中的所述一条或更多条之间插入有所述多个缓冲层。因此，可以确保充分的工艺裕度并因而实现高分辨率并且提高成品率。
应当理解，本发明前面的概括性描述和下面的详细描述都是示例性和解释性的，意在对要求保护的本发明提供进一步的解释。
附图说明
被包括用来提供对本发明的进一步理解且并入本申请并构成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
图1是用于解释常规有机发光显示装置的晶体管区域、电容器区域和发光区域的布置的平面图；
图2是图解根据本发明的有机发光显示装置的剖面图；
图3是用于解释根据本发明的有机发光显示装置的晶体管区域、电容器区域和发光区域的布置的平面图；
图4A到图4K是用于解释图2中所示的有机发光显示装置的制造方法的剖面图；和
图5是用于解释包括基准线的根据本发明的有机发光显示装置的晶体管区域、电容器区域和发光区域的布置的平面图。
具体实施方式
现在将详细参照本发明的优选实施方式，附图中图解了这些实施方式的一些示例。只要可能，将在整个附图中使用相同的参考标记表示相同或相似的部分。
图2是根据本发明的有机发光显示装置的剖面图。
图2中所示的有机发光显示装置包括有效区域AA和焊盘区域PA。
多个焊盘150形成在焊盘区域PA中，以便给设置在有效区域AA中的扫描线、数据线、高电压VDD供给线和低电压VSS供给线160提供驱动信号。
每个焊盘150包括焊盘电极152和焊盘覆盖电极154。
焊盘电极152使用与栅电极106相同的材料形成在具有与焊盘电极152相同形状的栅绝缘图案112上。
焊盘覆盖电极154电连接至经由形成为贯穿层间绝缘膜116的焊盘接触孔156而暴露的焊盘电极152。焊盘覆盖电极154使用与源电极108和漏电极110相同的材料形成在与源电极108和漏电极110相同的层中，也就是说，形成在层间绝缘膜116上。
有效区域AA是其中以矩阵形式布置多个子像素并且显示图像的区域。布置在有效区域AA中的每个子像素包括像素驱动电路和连接至像素驱动电路的发光二极管130。
像素驱动电路包括开关晶体管、驱动晶体管TD和存储电容器Cst。
当给扫描线提供扫描脉冲时，开关晶体管导通并且将提供至数据线的数据信号提供到存储电容器Cst和驱动晶体管TD的栅电极106。
驱动晶体管TD用于通过响应于提供至驱动晶体管TD的栅电极106的数据信号控制从高电压供给线提供至发光二极管130的电流I来调整发光二极管130的发光的幅度。由于充电在存储电容器Cst中的电压，即使开关晶体管截止，驱动晶体管TD仍通过恒定地提供电流I而使发光二极管130发光，一直到提供了随后帧的数据信号为止。
驱动晶体管TD包括栅电极106、源电极108、漏电极110和有源层114。
栅电极106形成在具有与栅电极106相同的图案的栅绝缘图案112上。栅电极106与有源层114的沟道区域重叠，并且在栅电极106与有源层114的沟道区域之间插入有栅绝缘图案112。栅电极106可具有由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或它们的合金之中的任意一种形成的单层结构或多层结构。然而，实施方式不限于此。
源电极108经由形成为贯穿层间绝缘膜116的源极接触孔124S连接至有源层114的源极区域。连接至开关晶体管的源电极108的数据线由与源电极相同的材料与其同时形成。如图3中所示，数据线DL布置成平行于设置在基板101上的低电压供给线VL2(160)和高电压供给线VL1。数据线DL在垂直方向上与低电压供给线VL2(160)、高电压供给线VL1和存储电容器Cst中的至少一个重叠，并且在数据线DL与低电压供给线VL2(160)、高电压供给线VL1和存储电容器Cst中的至少一个之间插入有包括有机缓冲层174在内的至少一个缓冲层170。
漏电极110连接至有源层114的经由贯穿层间绝缘膜116的漏极接触孔124D而暴露的漏极区域。漏电极110经由形成为贯穿平坦化层118的像素接触孔120而暴露并且连接至阳极132。
源电极108和漏电极110可具有由例如选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或它们的合金之中的任意一种形成的单层结构或多层结构。然而，实施方式不限于此。
有源层114包括源极区域和与源极区域相对的漏极区域，并且在源极区域与漏极区域之间插入有沟道区域。沟道区域与栅电极106重叠，并且在沟道区域与栅电极106之间插入有栅绝缘图案112。源极区域经由源极接触孔124S连接至源电极108，漏极区域经由漏极接触孔124D连接至漏电极110。源极区域和漏极区域由被注入n型或p型掺杂剂的半导体材料形成，沟道区域由未被注入n型或p型掺杂剂的半导体材料形成。尽管图2中所示的有源层114被描述为由多晶半导体材料形成，但有源层可另外由非晶半导体材料和氧化物半导体材料中的至少一种形成。
多个缓冲层170设置在有源层114与基板101之间。多个缓冲层170形成为使得第一无机缓冲层172、第二无机缓冲层174、有机缓冲层176和第三无机缓冲层178顺序地堆叠在基板上。
第一无机缓冲层172设置在其上形成有低电压供给线160和第一存储电极142的基板101上。第一无机缓冲层172例如由诸如SiOx、SiNx或SiON之类的无机绝缘材料形成在低电压供给线160和第一存储电极142中的每一个与有机缓冲层176之间。第一无机缓冲层172中断低电压供给线160和第一存储电极142中的每一个与有机缓冲层176之间的接触。因此，可防止低电压供给线160和第一存储电极142由于有机缓冲层176中包含的溶剂成分的扩散而被氧化。
第二无机缓冲层174设置在其上形成有第二存储电极144的基板101上。第二无机缓冲层174例如由诸如SiOx、SiNx或SiON之类的无机绝缘材料形成在第二存储电极144与有机缓冲层176之间。第二无机缓冲层174中断第二存储电极144与有机缓冲层176之间的接触。因此，可防止第二存储电极144由于有机缓冲层176中包含的溶剂成分的扩散而被氧化。
有机缓冲层176使用具有比第一无机缓冲层172和第二无机缓冲层174低的介电常数的材料形成在第二无机缓冲层174上。有机缓冲层176例如由诸如压克力树脂或环氧树脂之类的有机材料形成。有机缓冲层176形成在开关晶体管和驱动晶体管TD的有源层114中的至少一个与选自扫描线、数据线DL、高电压供给线和低电压供给线160之中的至少一条信号线之间。此外，有机缓冲层176形成在第一辅助连接电极162与低电压供给线160之间。在这种情况下，选自设置于基板101上的扫描线、数据线DL、高电压供给线和低电压供给线160之中的至少一条信号线与辅助连接电极162以及开关晶体管和驱动晶体管TD的组成部件中的每一个之间形成的寄生电容的大小(magnitude)，与有机缓冲层176的介电常数成正比且与有机缓冲层176的厚度成反比。因此，尽管设置于基板101上的信号线DL、VL1和VL2与开关晶体管和驱动晶体管TD的组成部件以及辅助连接电极162重叠，但可将它们之间的信号干扰最小化。
此外，有机缓冲层176由具有等于或高于在有机缓冲层176上沉积第三无机缓冲层178或层间绝缘膜116的温度的硬化温度的材料形成。有机缓冲层176例如由诸如压克力树脂或环氧树脂之类有机材料形成。因此，有机缓冲层176具有良好的耐热特性，因而能够忍耐在有机缓冲层176上沉积第三无机缓冲层178或层间绝缘膜116的沉积温度。
此外，有机缓冲层176形成为在其中具有第一开孔158a和第二开孔158b。第一开孔158a形成为具有比第一辅助接触孔168a大的宽度并且贯穿有机缓冲层176和第三无机缓冲层178。因此，易于在第一开孔158a内形成第一辅助接触孔168a，第一辅助接触孔168a形成为贯穿第一无机缓冲层172和第二无机缓冲层174以及层间绝缘膜116。第二开孔158b形成为具有比设置在第二开孔158b中的第三存储电极146大的宽度并且贯穿有机缓冲层176和第三无机缓冲层178。因此，覆盖第一存储电极142和第二存储电极144的第二无机缓冲层174通过第二开孔158b而暴露，由此易于形成第一存储接触孔178a和第二存储接触孔178b，第一存储接触孔178a和第二存储接触孔178b形成为贯穿第一无机缓冲层172和第二无机缓冲层174以及层间绝缘膜116。
与第一无机缓冲层172和第二无机缓冲层174一样，第三无机缓冲层178由SiNx、SiOx或SiON形成。第三无机缓冲层178形成在有机缓冲层176上，以具有与有机缓冲层176相同的线宽度和相同的形状。因此，可防止来自由有机膜材料形成的有机缓冲层176的气体(烟雾)和溶剂成分的发散。因此，可防止开关晶体管和驱动晶体管TD因在有机缓冲层176的顶表面处产生的气体和溶剂成分而劣化。
同时，层间绝缘膜116由SiNx、SiOx或SiON形成在被第一开孔158a和第二开孔158b暴露的有机缓冲层176的侧表面上。层间绝缘膜116阻挡在有机缓冲层176的侧表面处产生的气体。因此，可防止开关晶体管和驱动晶体管TD因在有机缓冲层176的侧表面处产生的气体而劣化。此外，层间绝缘膜116防止第一辅助连接电极162以及开关晶体管的漏电极148和驱动晶体管的漏电极110与有机缓冲层176接触。因此，可防止第一辅助连接电极162以及开关晶体管的漏电极148和驱动晶体管的漏电极110被有机缓冲层176中包含的溶剂成分氧化。
存储电容器Cst包括并联连接的第一存储电容器和第二存储电容器。第一存储电容器形成为使得第一存储电极142与第二存储电极144彼此重叠，并且在第一存储电极142与第二存储电极144之间插入有第一无机缓冲层172。第二存储电容器形成为使得第二存储电极144与第三存储电极146彼此重叠，并且在第二存储电极144与第三存储电极146之间插入有第二无机缓冲层174。
第一存储电极142形成为使用与低电压供给线160相同的材料形成在与低电压供给线160相同的层(基板)上的第一导电层。第一存储电极142经由贯穿第一无机缓冲层172和第二无机缓冲层174以及层间绝缘膜116的第一存储接触孔178a暴露并连接至驱动晶体管TD的漏电极110。第一导电层例如由诸如Mo、Ti、Al、Cu、Cr、Co、W、Ta或Ni之类的不透明金属形成。低电压供给线160形成为与驱动晶体管TD的有源层114重叠。因此，低电压供给线160吸收或反射从外部入射到其上的光，由此防止外部光入射到驱动晶体管TD的有源层114的沟道区域上。
第二存储电极144形成为位于第一无机缓冲层172上的第二导电层。第一存储电极142、第二存储电极144和第三存储电极146中的每一个在宽度方向上都具有位于同一侧的第一侧部和位于与所述同一侧相对的另一侧的相对侧部。第二存储电极144的第一侧部形成为比第三存储电极146的第一侧部在宽度方向上伸出更多。第二存储电极144的比第三存储电极146伸出更多的第一侧部经由贯穿第二无机缓冲层174和层间绝缘膜116的第二存储接触孔178b暴露并且连接至开关晶体管的漏电极148。第二导电层例如由诸如Mo、Ti、Al、Cu、Cr、Co、W、Ta或Ni之类的不透明金属形成。
第三存储电极146使用与驱动晶体管TD的有源层114相同的材料形成在第二无机缓冲层174上。第三存储电极146的相对侧部形成为比第二存储电极144的相对侧部在宽度方向上伸出更多，且第一存储电极142的相对侧部形成为比第二存储电极144和第三存储电极146的相对侧部在宽度方向上伸出更多。因此，驱动晶体管TD的漏电极110连接至经由贯穿第一无机缓冲层172和第二无机缓冲层174以及层间绝缘膜116的第一存储接触孔178a暴露的第一存储电极142的顶表面和第三存储电极146的侧表面。
由此，根据本发明的存储电容器Cst包括使用彼此重叠的至少三个存储电极142、144和146并联连接的第一存储电容器和第二存储电容器，并且在彼此重叠的至少三个存储电极142、144和146之间插入有至少一个无机缓冲层，从而提高了存储电容器Cst的容量。此外，在根据本发明的显示装置中，因为至少一个晶体管与信号线160重叠，并且在至少一个晶体管与信号线160之间插入有包括至少一个有机缓冲层176和至少一个无机缓冲层172、174和178在内的多个缓冲层170，因此可以确保充分的工艺裕度并因而实现高分辨率并且提高成品率。此外，尽管图2的剖面图中未示出，但是在根据本发明的显示装置中，至少一个晶体管可与存储电容器Cst重叠，并且在至少一个晶体管与存储电容器Cst之间插入有包括至少一个有机缓冲层176的多个缓冲层，因此可以确保充分的工艺裕度并因而实现高分辨率并且提高成品率。
发光二极管130包括：连接至驱动晶体管TD的漏电极110的阳极132、形成在阳极132上的至少一个发光堆叠134和形成在发光堆叠134上的阴极136。
阳极132设置在平坦化层118上并经由堤部138暴露。阳极132电连接至经由像素接触孔120暴露的驱动晶体管TD的漏电极110。与第二辅助连接电极164一样，阳极132形成为包括透明导电膜和具有高反射效率的不透明导电膜的多层结构。透明导电膜由具有相对高的功函数的材料，例如氧化铟锡(ITO)或氧化铟锌(IZO)形成，不透明导电膜形成为包括选自Al、Ag、Cu、Pb、Mo和Ti或它们的合金之中的任意一种的单层或多层结构。例如，阳极132可形成为使得透明导电膜、不透明导电膜和透明导电膜顺序堆叠的结构，或者形成为使得透明导电膜和不透明导电膜顺序堆叠的结构。
通过在阳极132上按空穴相关层、有机发光层和电子相关层的顺序或相反的顺序堆叠空穴相关层、有机发光层和电子相关层形成发光堆叠134。此外，发光堆叠134可包括第一发光堆叠和第二发光堆叠，第一发光堆叠与第二发光堆叠彼此相对并且在第一发光堆叠与第二发光堆叠之间插入有电荷生成层。在该情形中，第一发光堆叠和第二发光堆叠中的任意一个的有机发光层产生蓝色光，并且第一发光堆叠和第二发光堆叠中的其余一个的有机发光层产生黄绿色光，结果经由第一发光堆叠和第二发光堆叠产生白色光。由于白色光被引入到设置在发光堆叠134上的滤色器(未示出)中，因而有机发光显示装置能够实现彩色图像。或者，可以以每个发光堆叠134产生与每个子像素相对应的彩色光而不使用单独滤色器的方式来实现彩色图像。也就是说，红色(R)子像素的发光堆叠134可产生红色光，绿色(G)子像素的发光堆叠134可产生绿色光，蓝色(B)子像素的发光堆叠134可产生蓝色光。
堤部138可形成为暴露阳极132和第二辅助连接电极164。堤部138可由不透明材料(例如，黑色材料)形成，以便防止相邻子像素之间的光学干涉。在该情形中，堤部138包括含有彩色颜料、有机黑色材料和碳材料中的至少一种的光屏蔽材料。
分隔部166将设置在实现相互不同颜色的相邻子像素中的发光堆叠134彼此分离。为此，分隔部166形成在设置于第二辅助连接电极164上的堤部138上并且具有倒锥形。倒锥形的分隔部166的宽度从其底表面到其顶表面逐渐增加。
连续生长(grown straight)的发光堆叠134不形成在与倒锥形的分隔部166重叠的第二辅助连接电极164上。因此，设置在实现相互不同颜色的相邻子像素中的发光堆叠134通过分隔部166在第二辅助连接电极164上彼此分离。在该情形中，发光堆叠134仅形成在被堤部138暴露的阳极132的顶表面、分隔部166的顶表面、以及堤部138的顶表面和侧表面上。另一方面，因为具有优于发光堆叠134的台阶覆盖性的台阶覆盖性的阴极136还形成在分隔部166的顶表面和侧表面以及设置在分隔部166下方的堤部138的侧表面上，所以阴极136易于与第二辅助连接电极164接触。
阴极136形成在发光堆叠134和堤部138的顶表面和侧表面上，从而阴极136与阳极132相对并且在阴极136与阳极132之间插入有发光堆叠134。在其中阴极136应用于顶部发光型有机发光显示装置的情形中，阴极136是例如由氧化铟锡(ITO)或氧化铟锌(IZO)形成的透明导电膜。
阴极136经由第一辅助连接电极162和第二辅助连接电极164连接至低电压供给线160。
低电压供给线160与驱动晶体管TD重叠，并且在低电压供给线160与驱动晶体管TD之间插入有第一无机缓冲层172、有机缓冲层176和第二无机缓冲层174。低电压供给线160使用与第一存储电极142相同的材料形成在基板101上。
第一辅助连接电极162电连接至经由贯穿第一无机缓冲层172和第二无机缓冲层174以及层间绝缘膜116的第一辅助接触孔168a而暴露的低电压供给线160。第一辅助连接电极162使用与源电极108和漏电极110相同的材料形成在与源电极108和漏电极110相同的平面中，也就是说，形成在层间绝缘膜116上。
第二辅助连接电极164电连接至经由贯穿平坦化层118的第二辅助接触孔168b而暴露的第一辅助连接电极162。第二辅助连接电极164使用与阳极132相同的材料形成在与阳极132相同的平面中，也就是说，形成在平坦化层118上。
因为低电压供给线160、第一辅助连接电极162和第二辅助连接电极164由具有优于阴极136的导电率的导电率的金属形成，所以低电压供给线160、第一辅助连接电极162和第二辅助连接电极164可补偿作为由ITO或IZO形成的透明导电膜的阴极136的高电阻。
由此，根据本发明的驱动晶体管TD与低电压供给线160重叠，并且在驱动晶体管TD与低电压供给线160之间插入有缓冲层170。因此，低电压供给线160与发光区域EA和设置有驱动晶体管TD的晶体管区域TA重叠，由此确保了充分的工艺裕度并因而实现了高分辨率并且提高了成品率。此外，如图3中所示，数据线DL在垂直方向上与高电压供给线VL1和低电压供给线VL2(160)中的至少一个重叠，并且在数据线DL与高电压供给线VL1和低电压供给线VL2(160)中的至少一个之间插入有包括有机缓冲层176在内的至少一个缓冲层170。结果，可确保充分的工艺裕度并因而可实现高分辨率并且可提高成品率。
图4A到图4K是用于解释图2中所示的有机发光显示装置的制造方法的剖面图。
参照图4A，在基板101上形成第一存储电极142和低电压供给线160。
具体地说，在基板101的整个表面上沉积第一导电层，然后通过光刻工艺和蚀刻工艺进行构图，由此形成第一存储电极142和低电压供给线160。
参照图4B，在其上形成有第一存储电极142和低电压供给线160的基板101上形成第一无机缓冲层172，并在第一无机缓冲层172上形成第二存储电极144。
具体地说，在其上形成有第一存储电极142和低电压供给线160的基板101的整个表面上沉积诸如SiOx或SiNx之类的无机绝缘材料以形成第一无机缓冲层172。随后，在其上形成有第一无机缓冲层172的基板101上沉积第二导电层，然后通过光刻工艺和蚀刻工艺进行构图，由此形成第二存储电极144。
参照图4C，在其上形成有第二存储电极144的基板101上形成其中具有第一开孔158a和第二开孔158b的第二无机缓冲层174以及有机缓冲层176和第三无机缓冲层178。
具体地说，在其上形成有第二存储电极144的基板101的整个表面上沉积诸如SiOx或SiNx之类的无机绝缘材料以形成第二无机缓冲层174。随后，在第二无机缓冲层174的整个表面上涂布诸如压克力树脂之类的有机绝缘材料以形成有机缓冲层176。在有机缓冲层176的整个表面上沉积诸如SiOx或SiNx之类的无机绝缘材料以形成第三无机缓冲层178。随后，通过光刻工艺和蚀刻工艺对有机缓冲层176和第三无机缓冲层178进行构图以形成第一开孔158a和第二开孔158b。第一开孔158a形成为贯穿设置在低电压供给线160上的有机缓冲层176和第三无机缓冲层178，从而暴露位于低电压供给线160上的第二无机缓冲层174。第二开孔158b形成为贯穿设置在第二存储电极144上的有机缓冲层176和第三无机缓冲层178，从而暴露位于第二存储电极144上的第二无机缓冲层174。
参照图4D，在其上形成有其中具有第一开孔158a和第二开孔158b的有机缓冲层176和第三无机缓冲层178的基板101上形成有源层114和第三存储电极146。
具体地说，通过低压化学气相沉积(LPCVD)或等离子体增强化学气相沉积(PECVD)方法在形成有有机缓冲层176和第三无机缓冲层178的基板101上形成非晶硅薄膜。随后，通过使非晶硅薄膜结晶形成多晶硅薄膜。随后，通过光刻工艺和蚀刻工艺对多晶硅薄膜进行构图，由此形成有源层114和第三存储电极146。
参照图4E，在其上形成有有源层114和第三存储电极146的基板101上形成栅绝缘图案112，并且在栅绝缘图案112上形成栅电极106和焊盘电极152。
具体地说，在其上形成有有源层114和第三存储电极146的基板101上形成栅绝缘膜，并且例如通过溅射沉积方法在栅绝缘膜上形成第三导电层。栅绝缘膜由诸如SiOx或SiNx之类的无机绝缘材料形成。第三导电层可具有例如由诸如Mo、Ti、Cu、AlNd、Al、Cr或它们的合金之类的金属材料形成的单层结构或多层结构。随后，通过光刻工艺和蚀刻工艺同时将第三导电层和栅绝缘膜构图，由此栅电极106与在其下方的栅绝缘图案112形成为彼此具有相同的图案，并且焊盘电极152与在其下方的栅绝缘图案112形成为彼此具有相同的图案。随后，通过使用栅电极106作为掩模在有源层114中注入n+型或p+型掺杂剂，形成有源层114的源极区域和漏极区域，并且同时在第三存储电极146中注入n+型或p+型掺杂剂，使得第三存储电极146变得导电。
参照图4F，在其上形成有栅电极106和焊盘电极152的基板101上形成层间绝缘膜116，在层间绝缘膜116中具有源极接触孔124S和漏极接触孔124D、焊盘接触孔156、第一存储接触孔178a、第二存储接触孔178b和第一辅助接触孔168a。
具体地说，例如通过等离子体增强化学气相沉积(PECVD)方法在其上形成有栅电极106和焊盘电极152的基板101上形成层间绝缘膜116。随后，通过光刻工艺和蚀刻工艺将层间绝缘膜116以及第一无机缓冲层172和第二无机缓冲层174构图，由此形成源极接触孔124S和漏极接触孔124D、焊盘接触孔156、第一存储接触孔178a、第二存储接触孔178b和第一辅助接触孔168a。源极接触孔124S和漏极接触孔124D和焊盘接触孔156形成为贯穿层间绝缘膜116。第一辅助接触孔168a和第一存储接触孔178a形成为贯穿层间绝缘膜116以及第一无机缓冲层172和第二无机缓冲层174。第二存储接触孔178b形成为贯穿层间绝缘膜116和第二无机缓冲层174。
参照图4G，在其中具有源极接触孔124S和漏极接触孔124D、焊盘接触孔156、第一存储接触孔178a、第二存储接触孔178b和第一辅助接触孔168a的层间绝缘膜116上形成数据线DL、驱动晶体管TD的源电极108和漏电极110、开关晶体管的漏电极148、第一辅助连接电极162和焊盘覆盖电极154。
具体地说，例如通过溅射沉积方法在其中具有源极接触孔124S和漏极接触孔124D、焊盘接触孔156、第一存储接触孔178a、第二存储接触孔178b和第一辅助接触孔168a的层间绝缘膜116上形成第四导电层。第四导电层可具有例如由诸如Mo、Ti、Cu、AlNd、Al、Cr或它们的合金之类的金属材料形成的单层结构或多层结构。随后，通过光刻工艺和蚀刻工艺将第四导电层构图，由此形成数据线DL、驱动晶体管TD的源电极108和漏电极110、开关晶体管的漏电极148、第一辅助连接电极162和焊盘覆盖电极154。
参照图4H，在其上形成有驱动晶体管TD的源电极108和漏电极110、开关晶体管的漏电极148、第一辅助连接电极162和焊盘覆盖电极154的基板101上形成平坦化层118，平坦化层118中具有第二辅助接触孔168b和像素接触孔120。
具体地说，可通过涂布工艺在其上形成有驱动晶体管TD的源电极108和漏电极110、开关晶体管的漏电极148、第一辅助连接电极162和焊盘覆盖电极154的基板101上形成平坦化层118。平坦化层118例如由诸如光学压克力之类的有机绝缘材料形成。随后，通过光刻工艺和蚀刻工艺将平坦化层118构图，由此形成像素接触孔120和第二辅助接触孔168b。像素接触孔120形成为贯穿平坦化层118，以暴露驱动晶体管TD的漏电极110，并且第二辅助接触孔168b形成为贯穿平坦化层118，以暴露第一辅助连接电极162。随后，去除设置在焊盘覆盖电极154上的平坦化层118，由此将焊盘覆盖电极154暴露到外部。
参照图4I，在其上形成有其中具有像素接触孔120和第二辅助接触孔168b的平坦化层118的基板101上形成阳极132和第二辅助连接电极164。
具体地说，在其上形成有平坦化层118的基板101的整个表面上涂布光敏膜，然后通过光刻工艺将光敏膜构图，由此形成光敏保护膜(未示出)以覆盖焊盘部。随后，在其上形成有光敏保护膜的基板101的整个表面上涂布第五导电层，然后通过光刻工艺和蚀刻工艺将第五导电层构图，由此形成阳极132和第二辅助连接电极164。同时，通过剥离工艺将光敏保护膜连同用于构图第五导电层的光敏膜一起去除。
参照图4J，在其上形成有阳极132和第二辅助连接电极164的基板101上形成堤部138。
具体地说，在其上形成有阳极132和第二辅助连接电极164的基板101的整个表面上涂布用于堤部的光敏膜，然后通过光刻工艺将光敏膜构图，由此形成堤部138。
参照图4K，在其上形成有堤部138的基板101上顺序形成分隔部166、发光堆叠134和阴极136。
具体地说，在其上形成有堤部138的基板101上涂布用于分隔部的光敏膜，然后通过光刻工艺将光敏膜构图，由此形成倒锥形的分隔部166。随后，通过使用荫罩掩模(shadowmask)的沉积工艺在除焊盘区域PA之外的有效区域AA中顺序形成发光堆叠134和使用第六导电层的阴极136。
尽管根据本发明的像素驱动电路在上面被描述为包括开关晶体管和驱动晶体管以及存储电容器，但像素驱动电路的该结构仅仅是举例说明，本发明不限于此。在一示例中，本发明可应用于其中像素驱动电路进一步包括感测晶体管的结构。感测晶体管用于感测驱动晶体管TD的阈值电压，并且与感测到的阈值电压成比例地补偿数据电压。在此，如图5中所示，因为连接至感测晶体管的源电极的基准线VL3在垂直方向上与数据线DL重叠，并且在基准线VL3与数据线DL之间插入有包括有机缓冲层176在内的至少一个缓冲层170，所以可实现高分辨率设计。
此外，上面参照有机发光显示装置描述了本发明，但本发明还可应用于包括存储电容器和晶体管的所有种类的显示装置。在一示例中，液晶显示装置的存储电容器和薄膜晶体管可在垂直方向上彼此重叠，并且在存储电容器与薄膜晶体管之间插入有包括有机缓冲层在内的至少一个缓冲层。
从上面的描述显见的是，在根据本发明的显示装置中，开关晶体管、驱动晶体管和数据线中的至少一个与存储电容器、低电压供给线和高电压供给线中的至少一个在垂直方向上彼此重叠，并且在开关晶体管、驱动晶体管和数据线中的至少一个与存储电容器、低电压供给线和高电压供给线中的至少一个之间插入有包括有机缓冲层在内的至少一个缓冲层。因此，设置存储电容器的电容器区域与发光区域和晶体管区域在垂直方向上重叠，并且信号线在垂直方向上彼此重叠，由此确保了充分的工艺裕度并因而实现了高分辨率并且提高了成品率。
在不背离本发明的精神或范围的情况下，可对本发明进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明旨在涵盖落入所附权利要求范围及其等同范围内的本发明的修改和变化。

Claims (16)

1.一种显示装置，包括：
多条信号线，所述多条信号线设置在基板上；
多个缓冲层，所述多个缓冲层包括至少一个有机缓冲层和至少一个无机缓冲层；
至少一个晶体管，所述至少一个晶体管设置成与所述多条信号线中的一条或更多条重叠，并且在所述至少一个晶体管与所述多条信号线中的所述一条或更多条之间插入有所述多个缓冲层；以及
存储电容器，所述存储电容器包括设置成彼此重叠的至少三个存储电极，并且在所述至少三个存储电极之间插入有所述至少一个无机缓冲层，
其中所述多个缓冲层包括第一无机缓冲层、第二无机缓冲层、有机缓冲层和第三无机缓冲层，并且
其中所述第一无机缓冲层、所述第二无机缓冲层、所述有机缓冲层和所述第三无机缓冲层顺序布置在所述基板上。
2.根据权利要求1所述的显示装置，其中所述第三无机缓冲层设置在所述有机缓冲层上并且具有与所述有机缓冲层相同的线宽度和相同的形状。
3.根据权利要求2所述的显示装置，其中所述存储电容器包括：
设置在所述基板与所述第一无机缓冲层之间的第一存储电极；
设置在所述第一无机缓冲层上的第二存储电极；和
设置在所述第二无机缓冲层上的第三存储电极。
4.根据权利要求3所述的显示装置，其中所述第一存储电极、所述第二存储电极和所述第三存储电极中的每一个在宽度方向上都具有位于同一侧的第一侧部和位于与所述同一侧相对的另一侧的相对侧部，
其中所述第二存储电极的所述第一侧部比所述第三存储电极的所述第一侧部在所述宽度方向上伸出更多，并且
其中所述第一存储电极和所述第三存储电极中的每一个的所述相对侧部比所述第二存储电极的所述相对侧部在所述宽度方向上伸出更多。
5.根据权利要求4所述的显示装置，其中所述第一存储电极的所述相对侧部比所述第三存储电极的所述相对侧部在所述宽度方向上伸出更多。
6.根据权利要求4或5所述的显示装置，进一步包括：
第一存储接触孔，所述第一存储接触孔形成为贯穿所述第一无机缓冲层和所述第二无机缓冲层以暴露所述第一存储电极和所述第三存储电极；和
第二存储接触孔，所述第二存储接触孔形成为贯穿所述第二无机缓冲层以暴露所述第二存储电极。
7.根据权利要求6所述的显示装置，其中所述第一存储电极使用与所述多条信号线中的一条相同的材料形成在与所述多条信号线中的所述一条相同的层上，并且
所述第三存储电极由与所述至少一个晶体管的有源层相同的材料形成。
8.根据权利要求6所述的显示装置，进一步包括：
连接至所述至少一个晶体管的发光二极管。
9.根据权利要求8所述的显示装置，其中所述至少一个晶体管包括：
连接至所述发光二极管的驱动晶体管，所述驱动晶体管包括经由所述第一存储接触孔连接至所述第一存储电极和所述第三存储电极的漏电极；和
连接至所述驱动晶体管的开关晶体管，所述开关晶体管包括经由所述第二存储接触孔连接至所述第二存储电极的漏电极。
10.根据权利要求9所述的显示装置，其中所述第一存储电极使用与所述多条信号线中的一条相同的材料形成在与所述多条信号线中的所述一条相同的层上，并且
所述第三存储电极由与所述驱动晶体管的有源层相同的材料形成。
11.根据权利要求1所述的显示装置，其中所述多条信号线包括：
连接至发光二极管的低电压供给线；和
平行于所述低电压供给线布置的高电压供给线和数据线两者，
其中所述低电压供给线、所述高电压供给线和所述存储电容器中的至少一个与所述数据线重叠，并且在所述低电压供给线、所述高电压供给线和所述存储电容器中的所述至少一个与所述数据线之间插入有所述多个缓冲层。
12.根据权利要求9所述的显示装置，其中所述多条信号线包括：
连接至所述发光二极管的低电压供给线；和
平行于所述低电压供给线布置的高电压供给线，
其中所述开关晶体管和所述驱动晶体管中的至少一个与所述低电压供给线、所述高电压供给线和所述存储电容器中的一个重叠，并且在所述开关晶体管和所述驱动晶体管中的所述至少一个与所述低电压供给线、所述高电压供给线和所述存储电容器中的所述一个之间插入有所述多个缓冲层。
13.根据权利要求11所述的显示装置，进一步包括：
平行于所述数据线设置在所述基板上的基准线；和
连接至所述基准线的感测晶体管，
其中所述基准线与所述数据线重叠，并且在所述基准线与所述数据线之间插入有所述多个缓冲层。
14.根据权利要求12所述的显示装置，进一步包括：
设置在所述基板上的基准线；和
连接至所述基准线的感测晶体管，
其中所述基准线与所述开关晶体管和所述驱动晶体管中的至少一个重叠，并且在所述基准线与所述开关晶体管和所述驱动晶体管中的所述至少一个之间插入有所述多个缓冲层。
15.根据权利要求1所述的显示装置，其中所述有机缓冲层的介电常数或厚度配置成使位于所述多个缓冲层上方的部件和位于所述多个缓冲层下方的部件之间的信号干扰减小。
16.根据权利要求1所述的显示装置，其中所述显示装置是有机发光显示装置或液晶显示装置。
CN201711284742.1A 2016-12-26 2017-12-07 显示装置 Active CN108242457B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160178948A KR20180075056A (ko) 2016-12-26 2016-12-26 표시 장치
KR10-2016-0178948 2016-12-26

Publications (2)

Publication Number Publication Date
CN108242457A CN108242457A (zh) 2018-07-03
CN108242457B true CN108242457B (zh) 2021-11-09

Family

ID=62629988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711284742.1A Active CN108242457B (zh) 2016-12-26 2017-12-07 显示装置

Country Status (3)

Country Link
US (1) US11158700B2 (zh)
KR (1) KR20180075056A (zh)
CN (1) CN108242457B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
JP6808689B2 (ja) 2018-07-23 2021-01-06 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板および発光装置
KR20200019309A (ko) * 2018-08-13 2020-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
CN109065597B (zh) * 2018-08-17 2020-12-04 京东方科技集团股份有限公司 有机发光显示基板
KR102555624B1 (ko) 2018-12-17 2023-07-14 엘지디스플레이 주식회사 표시장치
US11348978B2 (en) * 2018-12-19 2022-05-31 Boe Technology Group Co., Ltd. Display panel and method for manufacturing the same, and display device
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
WO2020231398A1 (en) * 2019-05-13 2020-11-19 Hewlett-Packard Development Company, L.P. Thin-film transistors
JP7197001B2 (ja) * 2019-05-13 2022-12-27 株式会社村田製作所 キャパシタ
CN110579913B (zh) * 2019-08-09 2020-12-04 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN112750861B (zh) 2019-10-29 2025-02-25 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110797353A (zh) * 2019-11-12 2020-02-14 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN113035902A (zh) * 2019-12-24 2021-06-25 群创光电股份有限公司 显示装置
CN113270422B (zh) 2020-02-17 2024-04-09 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示面板
KR20210138843A (ko) * 2020-05-12 2021-11-22 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN112259579B (zh) * 2020-10-10 2024-06-07 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
KR20220090088A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
KR20220134840A (ko) * 2021-03-26 2022-10-06 삼성디스플레이 주식회사 표시 장치
KR20230058200A (ko) * 2021-10-22 2023-05-03 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 전자 장치 및 표시 패널 제조 방법
WO2025015498A1 (zh) * 2023-07-17 2025-01-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916036A (zh) * 2012-10-12 2013-02-06 京东方科技集团股份有限公司 一种有源矩阵有机电致发光显示器件及显示装置
CN103839915A (zh) * 2014-02-17 2014-06-04 上海和辉光电有限公司 一种薄膜晶体管阵列基板及其制造方法
CN105140246A (zh) * 2015-07-23 2015-12-09 友达光电股份有限公司 像素结构
CN108022957A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 有机发光显示装置及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
JP4211644B2 (ja) * 2004-03-15 2009-01-21 セイコーエプソン株式会社 電気光学装置の製造方法
KR100659054B1 (ko) * 2004-06-23 2006-12-21 삼성에스디아이 주식회사 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법
TWI339443B (en) * 2007-04-13 2011-03-21 Au Optronics Corp A pixel and a storage capacitor of the pixel and a method of forming thereof
KR101258259B1 (ko) * 2009-09-17 2013-04-25 엘지디스플레이 주식회사 유기전계발광표시장치
KR101889748B1 (ko) * 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
DE102012003321B4 (de) * 2012-02-18 2015-07-23 Federal-Mogul Burscheid Gmbh Einrichtung zur Vermessung von Kolbenringen
JP5964807B2 (ja) * 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
KR102137392B1 (ko) * 2013-10-08 2020-07-24 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916036A (zh) * 2012-10-12 2013-02-06 京东方科技集团股份有限公司 一种有源矩阵有机电致发光显示器件及显示装置
CN103839915A (zh) * 2014-02-17 2014-06-04 上海和辉光电有限公司 一种薄膜晶体管阵列基板及其制造方法
CN105140246A (zh) * 2015-07-23 2015-12-09 友达光电股份有限公司 像素结构
CN108022957A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 有机发光显示装置及其制造方法

Also Published As

Publication number Publication date
CN108242457A (zh) 2018-07-03
KR20180075056A (ko) 2018-07-04
US11158700B2 (en) 2021-10-26
US20180182836A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
CN108242457B (zh) 显示装置
CN108231830B (zh) 有机发光显示装置
CN108022957B (zh) 有机发光显示装置及其制造方法
CN110010649B (zh) 显示装置
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
JP7105847B2 (ja) 表示装置
KR100426031B1 (ko) 능동행렬 유기전기발광소자 및 그의 제조 방법
US10411074B2 (en) Display device substrate, organic light-emitting display device including the same, and method of manufacturing the same
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
CN110047378A (zh) 显示装置
US20130099218A1 (en) Organic light-emitting display device and method of fabricating the same
CN116682827A (zh) 显示装置
CN111354775B (zh) 显示基板及其制作方法和显示装置
US12238973B2 (en) Display substrate and preparation method thereof, and display apparatus
KR102612736B1 (ko) 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US20240260338A1 (en) Organic Light Emitting Display Device and Method for Manufacturing the Same
KR102693149B1 (ko) 표시 장치용 기판과 그를 포함하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant