[go: up one dir, main page]

CN107968097B - 一种显示设备、显示基板及其制作方法 - Google Patents

一种显示设备、显示基板及其制作方法 Download PDF

Info

Publication number
CN107968097B
CN107968097B CN201711200195.4A CN201711200195A CN107968097B CN 107968097 B CN107968097 B CN 107968097B CN 201711200195 A CN201711200195 A CN 201711200195A CN 107968097 B CN107968097 B CN 107968097B
Authority
CN
China
Prior art keywords
layer
oxide layer
semiconductor oxide
semiconductor
display substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711200195.4A
Other languages
English (en)
Other versions
CN107968097A (zh
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201711200195.4A priority Critical patent/CN107968097B/zh
Publication of CN107968097A publication Critical patent/CN107968097A/zh
Application granted granted Critical
Publication of CN107968097B publication Critical patent/CN107968097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种显示设备、显示基板及其制作方法，该显示基板包括半导体有源层，该半导体有源层包括第一半导体氧化层与第二半导体氧化层，且第一半导体氧化层位于第二半导体氧化层与衬底基板之间，第一半导体氧化层的导电率低于第二半导体氧化层的导电率，第二半导体氧化层可在蚀刻源漏极金属层时，保护第一半导体氧化层以使其不受损伤。本发明可减少一次光刻工艺，也使得在蚀刻源漏极金属层时，半导体有源层不会受到损伤。

Description

一种显示设备、显示基板及其制作方法
技术领域
本发明涉及液晶显示器领域，特别是涉及一种显示设备、显示基板及其制作方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。近年来TFT-LCD获得了飞速的发展，尤其是液晶电视发展的更为迅速，其尺寸、和分辨率不断地提高，大尺寸、高分辨率的液晶电视成为TFT-LCD发展的一个主流。目前世界上最大的液晶电视已经超过100英寸。随着TFTL-LCD尺寸的不断增大、分辨率的不断提高，为了提高显示质量，采用了更高频率的驱动电路，图像信号的延迟变的更为严重，信号延迟成为制约大尺寸、高分辨率TFT-LCD显示效果的关键因素之一。
本申请的发明人在长期研发中发现，在制作阵列基板的过程中，需要在栅极绝缘层上制作半导体有源层，然后在半导体有源层上形成源漏极。然而，在制作源漏极的时候很容易会损伤半导体有源层，为了避免半导体有源层受到损伤，现有技术的做法是先在半导体有源层上先制作一层蚀刻阻挡层(即保护层)，然后再沉积制作源漏极的金属层，这样一来就增加了一次光刻工艺，大大地影响了生产效率。
发明内容
本发明主要提供一种显示设备、显示基板及其制作方法，以解决现有技术中需要先在半导体有源层上制作一层金属蚀刻阻挡层(即保护层)再沉积制作源漏极的金属层，进而影响生产效率的问题。
为解决上述技术问题，本发明采用的一技术方案如下：
一种显示基板的制作方法，其包括：
在衬底基板的一侧设置第一半导体氧化层；在所述第一半导体氧化层的远离所述衬底基板的一面上设置第二半导体氧化层；在所述第二半导体氧化层上形成源漏极金属层；其中，所述第一半导体氧化层的导电率低于所述第二半导体氧化层的导电率，所述第二半导体氧化层可在蚀刻源漏极金属层时，作为保护层保护第一半导体氧化层以使其不受损伤。
为解决上述技术问题，本发明采用的另一技术方案如下：
一种显示基板，其特征在于，包括:设于衬底基板一侧上的半导体有源层，所述半导体有源层包括相互层叠的第一半导体氧化层与第二半导体氧化层，且所述第一半导体氧化层位于所述第二半导体氧化层与所述衬底基板之间；其中，所述第一半导体氧化层的导电率低于所述第二半导体氧化层的导电率，所述第二半导体氧化层可在蚀刻源漏极金属层时，作为保护层保护所述第一半导体氧化层以使其不受损伤。
为解决上述技术问题，本发明采用的又一技术方案如下：
一种显示设备，其包括上述的显示基板。
本发明的有益效果是：区别于现有技术的情况，本发明通过在衬底基板一侧上依次设置相互层叠的第一半导体氧化层与第二半导体氧化层所组成的半导体有源层，且所述第一半导体氧化层的导电率低于所述第二半导体氧化层的导电率，使得所述第二半导体氧化层可在蚀刻源漏极金属层时，作为保护层保护所述第一半导体氧化层以使其不受损伤，比现有技术的方案减少了一次光刻工艺，并且不会影响生产效率。
附图说明
图1是本发明的显示基板一实施方式的部分剖面结构示意图，或显示基板的制作方法一实施方式的形成钝化层与像素电极层后的部分剖面结构示意图；
图2是本发明的显示基板一实施方式的俯视图；
图3是本发明的显示设备一实施方式的部分剖面结构示意图；
图4是本发明的显示基板的制作方法一实施方式的部分实施步骤流程图。
图5是本发明的显示基板的制作方法一实施方式的形成第一蚀刻阻挡层与第二蚀刻阻挡层后的部分剖面结构示意图；
图6是本发明的显示基板的制作方法一实施方式的形成第一半导体氧化层与第二半导体氧化层后的部分剖面结构示意图；
图7是本发明的显示基板的制作方法一实施方式的形成栅极绝缘层后的部分剖面结构示意图。
具体实施方式
实施例一
请参阅图1和图2，图1是本实施例的显示基板100的部分剖面结构示意图，图2是本实施例的显示基板100一实施方式的俯视图，其中图1为图2中的从A-B切线处切开后的正视图，图2中的栅极线30和栅极11相连接，数据线40和源极17相连接，像素电极20和漏极18相连接,源极17和漏极18中间由钝化层19隔开。
本发明实施方式所提供的一种显示基板100包括:
设于衬底基板10一侧上的栅极11和栅极绝缘层12，设于栅极绝缘层12上的半导体有源层(未标识)，所述半导体有源层包括相互层叠的第一半导体氧化层13与第二半导体氧化层14，且所述第一半导体氧化层13位于所述第二半导体氧化层14与所述衬底基板10之间。
其中，相对地，所述第一半导体氧化层13为低导电率氧化层，所述第二半导体氧化层14为高导电率氧化层，即所述第一半导体氧化层13的导电率低于所述第二半导体氧化层14的导电率，所述第二半导体氧化层14可在蚀刻源极17和漏极18金属层时，作为保护层保护所述第一半导体氧化层13以使其不受损伤。
在本实施例中，可选所述第一半导体氧化层13与所述第二半导体氧化层14均为金属氧化层薄膜，且所述第一半导体氧化层13的氧元素含量低于所述第二半导体氧化层14的氧元素含量。
在本实施例中，所述第一半导体氧化层13与所述第二半导体氧化层14的厚度范围均为
Figure GDA0002631550450000041
可选为
Figure GDA0002631550450000042
或
Figure GDA0002631550450000043
在本实施例中，所述第二半导体氧化层14的远离所述衬底基板10的一侧上设有蚀刻阻挡层(未标识)，所述蚀刻阻挡层包括相互层叠的第一蚀刻阻挡层15与第二蚀刻阻挡层16，且所述第一蚀刻阻挡层15位于所述第二蚀刻阻挡层16和所述第二半导体氧化层14之间。
其中，所述第一蚀刻阻挡层15可防止所述半导体有源层的氧元素扩散至其外部，避免所述半导体有源层失氧。
在本实施例中，所述第一蚀刻阻挡层15的材料为氮化钛，所述第二蚀刻阻挡层16的材料为钛金属或钛合金。
在本实施例中，所述第一蚀刻阻挡层15的厚度范围为
Figure GDA0002631550450000044
可选为
Figure GDA0002631550450000045
或
Figure GDA0002631550450000046
所述第二蚀刻阻挡层16的厚度范围为
Figure GDA0002631550450000047
可选为
Figure GDA0002631550450000048
或
Figure GDA0002631550450000049
在本实施例中，在第二蚀刻阻挡层16上还设置有源极17、漏极18、钝化层19和像素电极20，其中源极17和漏极18设置在第二蚀刻阻挡层16远离衬底基板10的一面上，并且处于同一层。其中钝化层19覆盖源极17和漏极18，并且穿过源极17、漏极18、第二蚀刻阻挡层16、第一蚀刻阻挡层15和第二半导体氧化层14，与第一半导体氧化层13接触。
本发明通过在衬底基板10一侧上依次设置相互层叠的第一半导体氧化层13与第二半导体氧化层14所组成的半导体有源层，且所述第一半导体氧化层13的导电率低于所述第二半导体氧化层14的导电率，使得所述第二半导体氧化层14可在蚀刻源极17和漏极18金属层时，作为保护层保护所述第一半导体氧化层13以使其不受损伤，比现有技术的方案减少了一次光刻工艺，并且不会影响生产效率。
另外，本发明通过在第二半导体氧化层14上设置相互层叠的第一蚀刻阻挡层15与第二蚀刻阻挡层16，且所述第一蚀刻阻挡层15位于所述第二蚀刻阻挡层16和所述第二半导体氧化层14之间,其中所述第一蚀刻阻挡层15可防止所述半导体有源层的氧元素扩散至其外部，避免所述半导体有源层失氧，可以很好地保护所述半导体有源层的氧元素的平衡。
最后，由于第一蚀刻阻挡层15和第二蚀刻阻挡层16都是金属层，而第二半导体氧化层14是高导电率氧化层，这样的设计可以减少蚀刻阻挡层和第二半导体氧化层14之间的接触电阻，低导电率的第一半导体氧化层13直接与栅极绝缘层12形成薄膜晶体管的沟道，低氧含量的第一半导体氧化层13形成的薄膜晶体管性能更稳定，同时利用高导电率的第二半导体氧化层14保护第一半导体氧化层13的沟道，可以提升薄膜晶体管的性能。
实施例二
请参阅图3和图1，图3是本发明的显示设备一实施方式的部分剖面结构示意图，图1是本发明的显示基板100一实施方式的部分剖面结构示意图。从图3可以看到，本实施例的显示设备包括实施例一所述的显示基板100，在所述显示基板100上设置了相应的驱动电路200。由于该显示基板100已经在实施例一中进行了详细的说明，在此不再重复论述。
本发明的显示基板100通过在衬底基板10一侧上依次设置相互层叠的第一半导体氧化层13与第二半导体氧化层14所组成的半导体有源层，且所述第一半导体氧化层13的导电率低于所述第二半导体氧化层14的导电率，使得所述第二半导体氧化层14可在蚀刻源极17和漏极18金属层时，作为保护层保护所述第一半导体氧化层13以使其不受损伤，比现有技术的方案减少了一次光刻工艺，并且不会影响生产效率。
另外，本发明的显示基板100通过在第二半导体氧化层14上设置相互层叠的第一蚀刻阻挡层15与第二蚀刻阻挡层16，且所述第一蚀刻阻挡层15位于所述第二蚀刻阻挡层16和所述第二半导体氧化层14之间,其中所述第一蚀刻阻挡层15可防止所述半导体有源层的氧元素扩散至其外部，避免所述半导体有源层失氧,可以很好地保护所述半导体有源层的氧元素的平衡。
最后，由于第一蚀刻阻挡层15和第二蚀刻阻挡层16都是金属层，而第二半导体氧化层14是高导电率氧化层，这样的设计可以减少蚀刻阻挡层和第二半导体氧化层14之间的接触电阻，低导电率的第一半导体氧化13层直接与栅极绝缘层12形成薄膜晶体管的沟道，低氧含量的第一半导体氧化层13形成的薄膜晶体管性能更稳定，同时利用高导电率的第二半导体氧化层14保护第一半导体氧化层13的沟道，可以提升薄膜晶体管的性能。
实施例三
请参阅图1、图4、图5、图6和图7，图1是本实施例的显示基板100的制作方法一实施方式的形成钝化层19与像素电极20层后的部分剖面结构示意图，图4是本实施例的显示基板100的制作方法一实施方式的部分实施步骤流程图，图5是本实施例的显示基板100的制作方法一实施方式的形成第一蚀刻阻挡层15与第二蚀刻阻挡层16后的部分剖面结构示意图，图6是本实施例的显示基板100的制作方法一实施方式的形成第一半导体氧化层13与第二半导体氧化层14后的部分剖面结构示意图，图7是本实施例的显示基板100的制作方法一实施方式的形成栅极绝缘层12后的部分剖面结构示意图。
本发明的显示基板100的制作方法，包括以下几个步骤：
步骤S101：在衬底基板10的一侧上依次形成栅极11及栅极绝缘层12，其中栅极11形成于衬底基板10的一表面上，栅极绝缘层12形成于栅极11上，并覆盖栅极11和衬底基板10。本步骤形成的结构如图7所示。
本步骤的具体做法如下：
第一，在透明玻璃基板或者石英上，即在衬底基板10上采用溅射或热蒸发的方法依次沉积上厚度约为
Figure GDA0002631550450000061
的栅极11金属层，可选厚度为
Figure GDA0002631550450000062
和
Figure GDA0002631550450000063
栅极11金属层的材料可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的金属层也能满足需要。由第一次光刻工艺形成栅极11和栅极11扫描线。
第二，在完成以上步骤的衬底基板10上通过化学气相沉积(PECVD)方法连续沉积厚度为
Figure GDA0002631550450000071
的栅极绝缘层12，厚度可选为
Figure GDA0002631550450000072
或
Figure GDA0002631550450000073
栅极绝缘层12可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可选为SiH4、NH3、N2、SiH2Cl2、NH3或N2中的一种。
步骤S102：在栅极绝缘层12上依次形成相互层叠的第一半导体氧化层13与第二半导体氧化层14，其中在所述第一半导体氧化层13的远离所述衬底基板10的一面上设置第二半导体氧化层14。本步骤形成的结构如图6所示。
在本步骤中，所述第一半导体氧化层13的导电率低于所述第二半导体氧化层14的导电率，所述第二半导体氧化层14可在蚀刻源极17和漏极18金属层时，作为保护层保护第一半导体氧化层13以使其不受损伤。
本步骤的具体做法如下：
通过溅射方法在栅极绝缘层12上，连续沉积厚度为
Figure GDA0002631550450000074
低导电率的金属氧化物薄膜和
Figure GDA0002631550450000075
高导电率的金属氧化物薄膜。低导电率的金属氧化物薄膜的厚度可选为
Figure GDA0002631550450000076
或
Figure GDA0002631550450000077
高导电率的金属氧化物薄膜的厚度可选为
Figure GDA0002631550450000078
Figure GDA0002631550450000079
或
Figure GDA00026315504500000710
其中，低导电率的金属氧化物薄膜作为第一半导体氧化层13，高导电率的金属氧化物薄膜作为第二半导体氧化层14。在沉积金属氧化物薄膜时，通过控制氧元素的含量来控制金属氧化物薄膜的导电性，金属氧化物薄膜中氧元素的含量高，该金属氧化物薄膜的导电性就比较好，其导电性能接近导体。金属氧化物薄膜中氧元素的含量低，该金属氧化物薄膜的导电性就不够好，其为半导体。高导电率的第二半导体氧化层14直接与源极17和漏极18金属层接触，这样设计可以减少其与源极17和漏极18的接触电阻，提升金属氧化物薄膜晶体管(TFT)的开态电流。低导电率的第一半导体氧化层13直接与栅极绝缘层12接触，形成TFT的沟道，低含氧量的金属氧化物形成的半导体层TFT性能更稳定。
金属氧化物薄膜的材料可选为非晶IGZO(indium gallium zinc oxide)，即铟镓锌氧化物，或采用非晶IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物。
步骤S103：在第二半导体氧化层14上依次形成相互层叠的第一蚀刻阻挡层15和第二蚀刻阻挡层16，且所述第一蚀刻阻挡层15位于所述第二蚀刻阻挡层16和所述第二半导体氧化层14之间。本步骤形成的结构如图5所示。
在本步骤中，所述第一蚀刻阻挡层15可防止所述半导体有源层的氧元素扩散至其外部，避免所述半导体有源层失氧。
本步骤的具体做法如下：
首先，通过溅射或热蒸发在第二半导体氧化层14上连续沉积厚度约为
Figure GDA0002631550450000081
的氮化钛(TiNx)，可选为
Figure GDA0002631550450000082
或
Figure GDA0002631550450000083
再沉积厚度约为
Figure GDA0002631550450000084
钛(Ti)金属或者Ti合金，可选为
Figure GDA0002631550450000085
Figure GDA0002631550450000086
或
Figure GDA0002631550450000087
TiNx对氧元素有很好的阻隔能力，可以防止半导体有源层中的氧元素扩撒到外部或者被外部的Ti夺取，可以很好地保护半导体有源层中氧元素的平衡能力。
步骤S104：在第二蚀刻阻挡层16上形成源极17、漏极18、钝化层19及像素电极20，其中源极17和漏极18形成于第二蚀刻阻挡层16上，钝化层19形成于源极17和漏极18上并覆盖源极17和漏极18，像素电极20形成于部分钝化层19上，并穿过钝化层19和漏极18接触导通。本步骤形成的结构如图1所示。
本步骤的具体做法如下：
沉积厚度约为
Figure GDA0002631550450000088
铜(Cu)金属作为源漏极金属层，可选为
Figure GDA0002631550450000089
或
Figure GDA00026315504500000810
通过一次灰色调或者半色调掩模板曝光显影后，采用半色调或者灰色调掩模版曝光显影后，形成完全曝光区域、部分透光区域和不透光区域，完全不透光区域对应于源漏极金属层和数据线40，部分透光区域对应于TFT沟道区域。蚀刻完全透光区域的源漏极金属层和半导体氧化层，接着进行一次光刻灰化工艺去除掉部分透光区域的光刻胶，接着进行蚀刻工艺，蚀刻掉TFT沟道区域的源漏极金属层，形成源极17和漏极18。由于蚀刻的选择比问题，会蚀刻掉其下一部分第二半导体氧化层14，通过控制蚀刻工艺，使其蚀刻掉全部的高导电率的第二半导体氧化层14，从而形成TFT的沟道，形成半导体有源层。为提升金属氧化物TFT的性能可以对TFT沟道区域的半导体氧化层的表面进行一次处理，如使用N2O处理，修复蚀刻时对半导体氧化层的损伤和污染
第一，在完成上述步骤的第二蚀刻阻挡层16上通过PECVD方法连续沉积厚度为
Figure GDA0002631550450000091
的钝化层19，厚度可选为
Figure GDA0002631550450000092
Figure GDA0002631550450000093
或
Figure GDA0002631550450000094
钝化层19可以选用氧化物、氮化物或者氧氮化合物，可以是单层也可以是多层，对应的反应气体可以为SiH4，NH3，N2、SiH2Cl2，NH3或N2的一种，再通过一次普通的光刻工艺形成接触过孔(未标示)。
第二，在完成上述步骤的钝化层19过孔及其附近的钝化层19上通过溅射或热蒸发的方法连续沉积厚度约为
Figure GDA0002631550450000095
的透明导电层作为像素电极20，厚度可选为
Figure GDA0002631550450000096
或
Figure GDA0002631550450000097
透明导电层的材料可选为ITO(Indium Tin Oxides，铟锡氧化物半导体透明导电膜)或者IZO(indium-doped zinc oxides，掺铟氧化锌)，或者其他的透明金属氧化物。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种显示基板的制作方法，其特征在于，包括：
在衬底基板的一侧设置第一半导体氧化层；
在所述第一半导体氧化层的远离所述衬底基板的一面上设置第二半导体氧化层；
在所述第二半导体氧化层上形成源漏极金属层；
其中，所述第一半导体氧化层的导电率低于所述第二半导体氧化层的导电率，所述第二半导体氧化层可在蚀刻源漏极金属层时，作为保护层保护第一半导体氧化层以使其不受损伤；
在所述第二半导体氧化层的远离所述衬底基板的一面上设置相互层叠的第一蚀刻阻挡层与第二蚀刻阻挡层，且所述第一蚀刻阻挡层位于所述第二蚀刻阻挡层和所述第二半导体氧化层之间；
其中，半导体有源层包括相互层叠的所述第一半导体氧化层与所述第二半导体氧化层，所述第一蚀刻阻挡层可防止所述半导体有源层的氧元素扩散至其外部，避免所述半导体有源层失氧；
其中，所述第一蚀刻阻挡层的材料为氮化钛，所述第二蚀刻阻挡层的材料为钛金属或钛合金。
2.一种显示基板，其特征在于，包括:
设于衬底基板一侧上的半导体有源层，所述半导体有源层包括相互层叠的第一半导体氧化层与第二半导体氧化层，且所述第一半导体氧化层位于所述第二半导体氧化层与所述衬底基板之间；
其中，所述第一半导体氧化层的导电率低于所述第二半导体氧化层的导电率，所述第二半导体氧化层可在蚀刻源漏极金属层时，作为保护层保护所述第一半导体氧化层以使其不受损伤；
在所述第二半导体氧化层的远离所述衬底基板的一面上设置相互层叠的第一蚀刻阻挡层与第二蚀刻阻挡层，且所述第一蚀刻阻挡层位于所述第二蚀刻阻挡层和所述第二半导体氧化层之间；
其中，所述第一蚀刻阻挡层可防止所述半导体有源层的氧元素扩散至其外部，避免所述半导体有源层失氧；
其中，所述第一蚀刻阻挡层的材料为氮化钛，所述第二蚀刻阻挡层的材料为钛金属或钛合金。
3.根据权利要求2所述的显示基板，其特征在于，所述第一半导体氧化层与所述第二半导体氧化层均为金属氧化层薄膜，且所述第一半导体氧化层的氧元素含量低于所述第二半导体氧化层的氧元素含量。
4.根据权利要求2所述的显示基板，其特征在于，所述第一半导体氧化层与所述第二半导体氧化层的厚度范围均为
Figure FDA0002640269180000021
5.根据权利要求2所述的显示基板，其特征在于，所述第一蚀刻阻挡层的厚度范围为
Figure FDA0002640269180000022
所述第二蚀刻阻挡层的厚度范围为
Figure FDA0002640269180000023
6.一种显示设备，其特征在于，其包括权利要求2-5任一项所述的显示基板。
CN201711200195.4A 2017-11-24 2017-11-24 一种显示设备、显示基板及其制作方法 Active CN107968097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711200195.4A CN107968097B (zh) 2017-11-24 2017-11-24 一种显示设备、显示基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711200195.4A CN107968097B (zh) 2017-11-24 2017-11-24 一种显示设备、显示基板及其制作方法

Publications (2)

Publication Number Publication Date
CN107968097A CN107968097A (zh) 2018-04-27
CN107968097B true CN107968097B (zh) 2020-11-06

Family

ID=61998991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711200195.4A Active CN107968097B (zh) 2017-11-24 2017-11-24 一种显示设备、显示基板及其制作方法

Country Status (1)

Country Link
CN (1) CN107968097B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148476A (zh) * 2018-07-09 2019-01-04 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法
CN110310985A (zh) * 2019-07-05 2019-10-08 山东大学 一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法
CN110729238A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN110707105A (zh) * 2019-10-23 2020-01-17 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN110648965B (zh) * 2019-10-23 2024-11-12 成都京东方显示科技有限公司 阵列基板的制造方法及阵列基板
CN111403336A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395996B (zh) * 2003-07-14 2013-05-11 Semiconductor Energy Lab 半導體裝置及顯示裝置
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
CN102769039A (zh) * 2012-01-13 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示器件
KR20140021118A (ko) * 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103985713B (zh) * 2013-03-20 2017-02-08 上海天马微电子有限公司 Tft阵列基板及其制造方法
TWI566405B (zh) * 2013-11-08 2017-01-11 元太科技工業股份有限公司 有機無機混合型電晶體

Also Published As

Publication number Publication date
CN107968097A (zh) 2018-04-27

Similar Documents

Publication Publication Date Title
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US9484363B2 (en) Liquid crystal display and method of manufacturing the same
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
CN103000628B (zh) 显示装置、阵列基板及其制作方法
JP5215543B2 (ja) 薄膜トランジスタ基板
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
CN103515395B (zh) 显示装置及其制造方法
US8349630B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN207265054U (zh) 一种阵列基板、显示面板及显示装置
JP2007053363A5 (zh)
KR20110124530A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US8558230B2 (en) Thin film transistor substrate and method of fabricating the same
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
WO2021077673A1 (zh) 阵列基板的制作方法及阵列基板
WO2021077674A1 (zh) 阵列基板的制作方法及阵列基板
KR20160128518A (ko) 표시장치 및 그 제조방법
CN102569293A (zh) 薄膜晶体管阵列及其线路结构
CN103489900B (zh) 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
WO2014046068A1 (ja) アクティブマトリックス基板、表示装置、及び、その製造方法
CN103715265B (zh) 薄膜晶体管、阵列基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant