[go: up one dir, main page]

CN107768424B - 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管 - Google Patents

一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管 Download PDF

Info

Publication number
CN107768424B
CN107768424B CN201710812424.1A CN201710812424A CN107768424B CN 107768424 B CN107768424 B CN 107768424B CN 201710812424 A CN201710812424 A CN 201710812424A CN 107768424 B CN107768424 B CN 107768424B
Authority
CN
China
Prior art keywords
electric field
ring
field modulation
substrate
super
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710812424.1A
Other languages
English (en)
Other versions
CN107768424A (zh
Inventor
段宝兴
杨银堂
董自明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710812424.1A priority Critical patent/CN107768424B/zh
Publication of CN107768424A publication Critical patent/CN107768424A/zh
Application granted granted Critical
Publication of CN107768424B publication Critical patent/CN107768424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管。该结构中漂移区下方的衬底为电荷补偿多环结构。衬底多环电荷补偿可以扩展横向双扩散金属氧化物半导体场效应晶体管的纵向空间电荷区，同时该多环结构还能在表面横向电场和体内纵向电场分布中均引入新的电场峰，能消除横向超结存在的衬底辅助耗尽问题，利用电场调制效应对表面横向电场和体内纵向电场同时进行调制，使得表面横向电场和体内纵向电场同时优化。该结构不仅突破了横向双扩散晶体管由于纵向耐压受限而带来的击穿电压饱和问题，还能消除超结存在的衬底辅助耗尽的问题，使得表面横向电场和体内纵向电场同时优化，大幅度提高器件的击穿电压。

Description

一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散 晶体管
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种横向超结双扩散金属氧化物半导体场效应管。
背景技术
横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused MOSFET，简称LDMOS)具有易集成，热稳定性好，较好的频率稳定性，低功耗，多子导电，功率驱动小，开关速度高等优点是智能功率电路和高压器件的核心。然而，由于Si与GaAs为代表的前两代半导体材料的局限性，第三代宽禁带半导体材料因为其优异的性能得到了飞速发展。宽禁带半导体材料由于具有禁带宽度大，电子漂移饱和速度高、介电常数小、导电性能好的特点，其本身具有的优越性质及其在功率器件领域应用中潜在的巨大前景，非常适用于制作抗辐射、高频、大功率和高密度集成的半导体器件。因此，宽禁带功率半导体器件的性能相比前两代半导体器件是有明显提升的。
实现功率集成电路PIC(power integrated circuit)最关键的技术之一是要求LDMOS(lateral double-diffused MOSFET)必须具有低的导通电阻以减小PIC集成电路的功率损耗，而MOS类器件关态击穿电压与开态导通电阻之间的2.5次方关系限制了MOS类器件高功率的应用范围，超结(super junction)结构将这种矛盾关系缓解为1.33次方，所以将super junction技术应用于LDMOS形成SJ-LDMOS是实现超低功率损耗PIC的有效途径。但是应用于LDMOS的super junction存在三个问题：1)N沟道LDMOS具有的P型衬底辅助耗尽了super junction的N型区，带来了衬底辅助耗尽SAD(substrate-assisted depletion)问题；2)传统SJ-LDMOS只是在super junction的N区与P区之间形成电场调制，而在表面没有电场调制；3)消除衬底辅助耗尽的SJ-LDMOS虽然能使漂移区完全耗尽，但由于受纵向电场的影响，表面电场分布不均匀。另外，随着器件漂移区长度的增加，SJ-LDMOS器件的击穿电压主要受限于体内纵向耐压能力，即其击穿电压随着漂移区长度的增加逐渐趋于饱和，这就是横向超结功率器件的电压饱和效应。
为了打破击穿电压饱和效应，早期提出的具有REBULF结构的LDMOS，通过在体内埋入一层N+-Floating层，使横向高压器件的电场重新分配，突破了传统上漏端为高电场而源端为低电场的电场分布形式，N+-Floating层的等电势作用使漏端高电场区的高电场降低，在硅达到其临界击穿电场时击穿电压提高，器件的衬底承担了几乎全部的纵向耐压。
发明内容
本发明提出了一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管，不仅突破了横向双扩散晶体管由于纵向耐压受限而带来的击穿电压饱和问题，还能达到同时优化表面横向电场和体内纵向电场的作用，并且能消除超结存在的衬底辅助耗尽问题，大幅度提高器件的击穿电压。
本发明的技术方案如下：
该具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管，包括：
半导体材料的衬底；
在衬底表面形成的基区；
在衬底表面注入N柱和P柱相间排列形成的超结(Super Junction)漂移区，与所述基区邻接；
在所述基区表面形成的源区；
在所述超结漂移区表面形成的漏区；
其特殊之处在于：
所述衬底的材料是宽带隙半导体材料；超结漂移区下方邻接的衬底区域设置为多环电场调制结构；所述多环电场调制结构与超结漂移区的宽度(OA方向)相当，是以靠近漏区的一端为中心，向靠近基区的一端扩展形成多环；
所述多环电场调制结构的每个环分别采用N型或P型掺杂宽带隙半导体材料，或者采用介质材料；相应的，相邻的环以不同材料、不同掺杂类型、不同掺杂浓度之任一或任意组合的方式来区分。
例如以下三类具体形式：
1、多环电场调制结构完全采用宽带隙半导体材料
每个环分别由N型或P型掺杂宽带隙半导体材料构成；其中相邻的环的掺杂类型和/或掺杂浓度不同，即(1)掺杂类型不同，掺杂浓度相同；(2)虽然掺杂类型相同但掺杂浓度不同；(3)掺杂类型不同，掺杂浓度也不同；
2、多环电场调制结构完全采用介质材料，相邻的环的介质材料不同。
3、多环电场调制结构的某些环为宽带隙半导体材料，某些环为介质材料，可通过宽带隙半导体材料与介质材料相间设置的方式来区分，也可仍然或同时采用前两类方式区分。
在以上方案的基础上，本发明还进一步作了如下优化：
宽带隙半导体材料的衬底掺杂浓度的典型值为1×1013cm-3～1×1015cm-3。
多环电场调制结构中，每个环的典型掺杂浓度为1×1014cm-3～1×1016cm-3。
介质材料选自二氧化硅和氧化铪。
多环电场调制结构中每个环的径向宽度(OB方向)占超结漂移区整体长度的比例根据耐压需求调整，典型的比例值为0.2～0.5，多环电场调制结构不超过超结漂移区整体长度。
多环电场调制结构中各个环的径向宽度(OB方向)相等或者有的环的径向宽度不同；所述多环电场调制结构中环的数量根据耐压需求调整，典型值为2～5个。
多环电场调制结构中环的形状为弧线型环或阶梯型环。
多环电场调制结构中环的形状为同心圆环。
对于超结漂移区厚度(OC方向)为2μm、超结漂移区长度(OB方向)为30μm的器件，当击穿电压要求为500V时，采用同心圆环形式的多环电场调制结构，多环以N/P相间掺杂，多环的数量为2～5个，每个环的径向宽度(OB方向)占超结漂移区整体长度的0.2～0.5，多环电场调制结构不超过超结漂移区整体长度。
宽带隙半导体材料为氮化镓、碳化硅或金刚石。
本发明技术方案的有益效果如下：
在SJ-LDMOS的漂移区下方的衬底区域设置为多环电荷补偿结构，可以扩展横向超结双扩散金属氧化物半导体场效应管的纵向空间电荷区，同时该多环结构还能在表面横向电场和体内纵向电场分布中均引入新的电场峰，能消除横向超结存在的衬底辅助耗尽问题，利用电场调制效应对表面横向电场和体内纵向电场同时进行调制，使得表面横向电场和体内纵向电场同时优化。
该结构不仅突破了横向超结双扩散晶体管由于纵向耐压受限而带来的击穿电压饱和问题，还能消除横向超结存在的衬底辅助耗尽的问题，使得表面横向电场和体内纵向电场同时优化，大幅度提高器件的击穿电压。
附图说明
图1为本发明一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管结构的三维示意图。
图2是在多环电荷补偿结构处沿OAC方向的截面图。
附图标号说明：
1-宽带隙半导体材料衬底；2-基区；3-源区；4-漏区；5，6-超结漂移区；7，8，9，10-多环电场调制结构的各个环。
具体实施方式
如图1和图2为一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管：
宽带隙半导体材料衬底1，掺杂浓度为一般宽带隙半导体材料的浓度，典型值为1×1013cm-3～1×1015cm-3；
位于宽带隙半导体衬底表面的基区2；
位于基区边缘到宽带隙半导体衬底上注入N柱和P柱，相间排列形成超结(SuperJunction)漂移区5和6；
位于基区表面的源区3；
位于超结漂移区表面的漏区4；
位于超结漂移区下的多环电场调制结构；
具体来说：
多环电场调制结构的各个环7、8、9和10可为N型、P型掺杂硅材料，典型的掺杂浓度达到1×1014cm-3～1×1016cm-3；
多环电场调制结构的各个环7、8、9和10还可为介质材料，如二氧化硅、氧化铪等；
多环电场调制结构的各个环7、8、9和10的环的径向宽度(OB方向)占漂移区整体长度的比例可根据耐压需求调整。典型的多环电场调制结构的环的宽度占漂移区整体长度的比例为0.2～0.5；
多环电场调制结构的各个环7、8、9和10中环与环的径向宽度(OB方向)，或者等宽或者不等宽；
多环电场调制结构的各个环7、8、9和10的环的数量可根据耐压需求调整；
多环电场调制结构的各个环7、8、9和10的形状可为规则图形，如同心圆环。也可为不规则图形，如普通弧线型环、阶梯型环等。
设置的衬底多环电荷补偿可以扩展横向超结双扩散金属氧化物半导体场效应管的纵向空间电荷区，同时该多环结构还能在表面横向电场和体内纵向电场分布中均引入新的电场峰，能消除横向超结存在的衬底辅助耗尽问题，利用电场调制效应对表面横向电场和体内纵向电场同时进行调制，使得表面横向电场和体内纵向电场同时优化。该结构不仅突破了横向超结双扩散晶体管由于纵向耐压受限而带来的击穿电压饱和问题，还能消除横向超结存在的衬底辅助耗尽问题，使得表面横向电场和体内纵向电场同时优化，大幅度提高器件的击穿电压。
针对薄漂移区(2μm)N沟道LDMOS，当漂移区长度为30μm时，普通LDMOS击穿电压仅为300V左右，而采用本发明的结构，利用每个圆环宽度为10μm，N/P/N型相间掺杂的同心圆环结构可以将器件的击穿电压提高到750V左右，提高了150％.
针对薄漂移区(2μm)N沟道LDMOS，当漂移区长度为60μm时，普通LDMOS击穿电压仅为400V左右，而采用本发明的结构，利用每个圆环宽度为20μm，N/P/N型相间掺杂的同心圆环结构可以将器件的击穿电压提高到1500V，提高了275％.
当然，本发明中的LDMOS也可以为P沟道，其结构与N沟道LDMOS等同，在此不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。

Claims (8)

1.一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管，包括：
半导体材料的衬底；
在衬底表面形成的基区；
在衬底表面注入N柱和P柱相间排列形成的超结(Super Junction)漂移区，与所述基区邻接；
在所述基区表面形成的源区；
在所述超结漂移区表面形成的漏区；
其特征在于：
所述衬底的材料是宽带隙半导体材料；超结漂移区下方邻接的衬底区域设置为多环电场调制结构；所述多环电场调制结构与超结漂移区的宽度相当，是以靠近漏区的一端为中心，向靠近基区的一端扩展形成多环；每个环的径向宽度占超结漂移区整体长度的比例为0.2～0.5，多环电场调制结构不超过超结漂移区整体长度；所述多环电场调制结构中各个环的径向宽度相等或者有的环的径向宽度不同；所述多环电场调制结构中环的数量为2～5个；
所述多环电场调制结构的每个环分别采用N型或P型掺杂宽带隙半导体材料，或者采用介质材料；相应的，相邻的环以不同材料、不同掺杂类型、不同掺杂浓度之任一或任意组合的方式来区分。
2.根据权利要求1所述的具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管，其特征在于：宽带隙半导体材料的衬底掺杂浓度为1×1013cm-3～1×1015cm-3。
3.根据权利要求1所述的具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管，其特征在于：所述多环电场调制结构中，每个环的掺杂浓度为1×1014cm-3～1×1016cm-3。
4.根据权利要求1所述的具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管，其特征在于：所述介质材料选自二氧化硅和氧化铪。
5.根据权利要求1所述的具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管，其特征在于：所述多环电场调制结构中环的形状为弧线型环或阶梯型环。
6.根据权利要求5所述的具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管，其特征在于：所述多环电场调制结构中环的形状为同心圆环。
7.根据权利要求1所述的具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管，其特征在于：对于超结漂移区厚度为2μm、超结漂移区长度为30μm的器件，当击穿电压要求为750V时，采用同心圆环形式的多环电场调制结构，多环以N/P相间掺杂，多环的数量为2～5个，每个环的径向宽度占超结漂移区整体长度的0.2～0.5，多环电场调制结构不超过超结漂移区整体长度。
8.根据权利要求1所述的具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管，其特征在于：所述宽带隙半导体材料为氮化镓、碳化硅或金刚石。
CN201710812424.1A 2017-09-11 2017-09-11 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管 Active CN107768424B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710812424.1A CN107768424B (zh) 2017-09-11 2017-09-11 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710812424.1A CN107768424B (zh) 2017-09-11 2017-09-11 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管

Publications (2)

Publication Number Publication Date
CN107768424A CN107768424A (zh) 2018-03-06
CN107768424B true CN107768424B (zh) 2021-06-18

Family

ID=61265896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710812424.1A Active CN107768424B (zh) 2017-09-11 2017-09-11 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管

Country Status (1)

Country Link
CN (1) CN107768424B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270481B (zh) * 2021-05-19 2022-10-25 济南大学 掺杂浓度渐变的圆形漂移区半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288802A (en) * 1979-08-17 1981-09-08 Xerox Corporation HVMOSFET Driver with single-poly gate structure
US5091336A (en) * 1985-09-09 1992-02-25 Harris Corporation Method of making a high breakdown active device structure with low series resistance
CN1301044A (zh) * 1999-12-22 2001-06-27 松下电工株式会社 半导体器件及其制造方法
CN104124274A (zh) * 2014-01-14 2014-10-29 西安后羿半导体科技有限公司 超结横向双扩散金属氧化物半导体场效应管及其制作方法
CN106876464A (zh) * 2016-12-29 2017-06-20 西安电子科技大学 一种横向双扩散金属氧化物半导体场效应管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944461B2 (ja) * 2002-03-27 2007-07-11 株式会社東芝 電界効果型トランジスタおよびその応用装置
US7023050B2 (en) * 2003-07-11 2006-04-04 Salama C Andre T Super junction / resurf LDMOST (SJR-LDMOST)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288802A (en) * 1979-08-17 1981-09-08 Xerox Corporation HVMOSFET Driver with single-poly gate structure
US5091336A (en) * 1985-09-09 1992-02-25 Harris Corporation Method of making a high breakdown active device structure with low series resistance
CN1301044A (zh) * 1999-12-22 2001-06-27 松下电工株式会社 半导体器件及其制造方法
CN104124274A (zh) * 2014-01-14 2014-10-29 西安后羿半导体科技有限公司 超结横向双扩散金属氧化物半导体场效应管及其制作方法
CN106876464A (zh) * 2016-12-29 2017-06-20 西安电子科技大学 一种横向双扩散金属氧化物半导体场效应管

Also Published As

Publication number Publication date
CN107768424A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
CN109155329B (zh) 具有优化层的碳化硅金属氧化物半导体（mos）装置中的电场屏蔽
US8492771B2 (en) Heterojunction semiconductor device and method
KR100869324B1 (ko) 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법
JP3964819B2 (ja) 絶縁ゲート型半導体装置
US10211304B2 (en) Semiconductor device having gate trench in JFET region
US7531888B2 (en) Integrated latch-up free insulated gate bipolar transistor
KR101550675B1 (ko) 반도체장치 및 그 제조방법
CN103165678B (zh) 一种超结ldmos器件
US7436024B2 (en) Semiconductor device and method of manufacturing the same
US9196488B2 (en) Semiconductor device and manufacturing method thereof
CN105580139A (zh) 半导体装置
KR100317458B1 (ko) 선형 전류-전압특성을 가진 반도체 소자
CN102412297A (zh) 基于衬底偏压技术的硅基功率器件结构
CN103094350A (zh) 一种高压ldmos器件
CN104851915B (zh) 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法
CN104009089A (zh) 一种psoi横向双扩散金属氧化物半导体场效应管
US11631763B2 (en) Termination for trench field plate power MOSFET
CN102800688B (zh) 半导体结构及其操作方法
CN107768424B (zh) 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管
CN108550621A (zh) 一种具有变k介质槽的超结碳化硅vdmos器件
CN107681004B (zh) 一种具有多环电场调制衬底的元素半导体横向双扩散晶体管
CN107808902B (zh) 一种具有多环电场调制衬底的宽带隙半导体横向双扩散晶体管
TW201338160A (zh) 半導體結構及其製程
CN107681003B (zh) 一种具有多环电场调制衬底的元素半导体横向超结双扩散晶体管
KR102030464B1 (ko) 레터럴 타입의 전력 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant