[go: up one dir, main page]

CN108550621A - 一种具有变k介质槽的超结碳化硅vdmos器件 - Google Patents

一种具有变k介质槽的超结碳化硅vdmos器件 Download PDF

Info

Publication number
CN108550621A
CN108550621A CN201810403053.6A CN201810403053A CN108550621A CN 108550621 A CN108550621 A CN 108550621A CN 201810403053 A CN201810403053 A CN 201810403053A CN 108550621 A CN108550621 A CN 108550621A
Authority
CN
China
Prior art keywords
silicon
source region
region
drift region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810403053.6A
Other languages
English (en)
Inventor
胡盛东
黄野
郭经纬
杨冬
袁琦
刘畅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University
Original Assignee
Chongqing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University filed Critical Chongqing University
Priority to CN201810403053.6A priority Critical patent/CN108550621A/zh
Publication of CN108550621A publication Critical patent/CN108550621A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种具有变K介质槽的超结碳化硅VDMOS器件，属于半导体功率器件领域。该器件包括衬底N+硅层、有源顶层硅和槽形结构；所述衬底N+硅层下方设置有漏电极；所述有源顶层硅设置有P型硅区、N‑漂移区、N+源区、P+源区和P阱；所述槽形结构设置有栅氧化层、栅电极和介质槽；所述N+源区和P+源区上方设置有源电极；所述衬底N+硅层下方设置有漏电极。本发明增强漂移区的电场调制效应，提高了击穿电压，同时使漂移区可以进行更高浓度的掺杂，从而有效降低器件在开态时候的导通电阻。

Description

一种具有变K介质槽的超结碳化硅VDMOS器件
技术领域
本发明属于半导体功率器件领域，涉及一种具有变K介质槽的超结碳化硅VDMOS器件。
背景技术
功率MOS(Metal-Oxide-Semiconductor，金属-氧化物-半导体)器件广泛应用于功率集成领域，自从垂直导电双扩散VDMOS(Vertical Double-diffused Metal OxideSemiconductor)新结构诞生以来，电力MOSFET得到了迅速发展。由于其独特的高输入阻抗、低驱动功率、高开关速度、优越的频率特性、以及很好的热稳定性等特点，广泛地应用于开关电源、汽车电子、马达驱动等各种领域。而击穿电压与导通电阻之间的矛盾是人们长期关注的焦点问题之一，并由此提出众多缓解该矛盾的方案，其中Trench MOSFET结构本认为是能够有效缓解该矛盾的结构之一。典型的常规Trench MOSFET结构如图1所示。
该结构与常规VDMOS结构相比有许多性能优点：如更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关速度。同时由于Trench MOSFET的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。相关内容可见参考文献：Ta L B,HobgoodH M,Thomas R N.Evidence of the role of boron in undoped GaAs grown by liquidencapsulated Czochralski[J].Applied Physics Letters,1982,41(11):1091-1093。在此基础上，用SiC制作的VDMOS器件比用Si做的具有更优越的性能，由于SiC独特的材料属性，例如高击穿电场，高的电子饱和速度，高热导率，因而在高功耗、高速、高温开关器件中具有巨大的潜力。美国Purdue大学结合Trench技术研制的SiC UMOS创造了阻断电压为3360V，导通电阻为199mΩ˙cm2的新纪录，这显示出SiC在高压领域的广阔研发前景。相关内容可见参考文献：Li Y,Cooper J A J,Capano M A.High-voltage(3kV)UMOSFETs in 4H-SiC[J].Electron Devices IEEE Transactions on,2002,49(6):972-975。
目前，碳化硅VDMOS器件仍然是世界范围内的研究热点。
发明内容
有鉴于此，本发明的目的在于提供一种具有变K介质槽的超结碳化硅VDMOS器件，用于进一步降低功率MOS的导通电阻，缓解器件击穿电压与导通电阻之间的问题。较常规VDMOS结构，增强漂移区的电场调制效应，提高击穿电压，同时使漂移区可以进行更高浓度的掺杂，从而有效降低器件在开态时候的导通电阻。
为达到上述目的，本发明提供如下技术方案：
一种具有变K介质槽的超结碳化硅VDMOS器件，包括衬底N+硅层(1)、有源顶层硅和槽形结构；所述有源顶层硅包含有P型硅区(3)和N-漂移区(2)；
所述P型硅区(3)设置于N-漂移区(2)左方；所述P型硅区(3)与N-漂移区(2)接触；所述N-漂移区(2)与槽形结构接触；所述N-漂移区(2)、P型硅区(3)和槽形结构分别与衬底N+硅层(1)接触。
进一步，所述N-漂移区(2)与P型硅区(3)形成超结结构；所述P型硅区(3)与N-漂移区(2)对齐。
进一步，所述有源顶层硅还设置有N+源区(6)、P+源区(4)和P阱(5)；
所述N+源区(6)和P阱(5)直接接触于槽形结构；所述N+源区(6)与P+源区(4)接触；所述N+源区(6)和P+源区(4)分别与P阱(5)接触，并设置于P阱(5)区域的上方；所述N+源区(6)和P+源区(4)上方设置有源电极(10)；所述P阱(5)分别与N-漂移区(2)、P+源区(4)接触；所述N-漂移区(2)介于P型硅区(3)和槽形结构之间；所述衬底N+硅层(1)下方设置有漏电极(11)。
进一步，所述槽形结构设置有栅氧化层(8)、栅电极(7)和介质槽(9)；所述栅氧化层(8)呈L形包围栅电极(7)并与P阱(5)接触；
进一步，所述介质槽(9)是介电系数K纵向变化的介质槽；所述介质槽(9)设置于栅氧化层(8)和衬底N+硅层(1)之间。
进一步，所述的有源顶层硅和衬底N+硅层(1)均为SiC半导体材料。
本发明的有益效果在于：本发明在常规的VDMOS器件基础上，加入超结结构，在大的反向偏压下，超结中的p柱和n柱将完全耗尽，在横向电场和纵向电场的相互作用下，耗尽区内纵向电场分布趋于均匀，使漂移区电场分布接近于矩形，从而起到承受更高电压的作用。并且采用介电系数K纵向变化的介质槽来调节旁边漂移区的电场，提高了击穿电压，同时使漂移区可以进行更高浓度的掺杂，从而有效降低器件在开态时候的导通电阻。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：
图1为常规VDMOS器件结构示意图；
图2为本发明所述的具有变K介质槽的超结碳化硅VDMOS器件结构示意图。
附图中各标记为：1为衬底N+硅层、2为N-漂移区、3为P型硅区、4为P+源区、5为P阱、6为N+源区、7为栅电极、8为栅氧化层、9为介质槽、10为源电极、11为漏电极。
具体实施方式
下面将结合附图，对本发明的优选实施例进行详细的描述。
图2为本发明所述的一种具有变K介质槽的超结碳化硅VDMOS器件结构，如图2所示：本发明提供的一种具有变K介质槽的超结碳化硅VDMOS器件结构，包括衬底N+硅层1、有源顶层硅和槽形结构，有源顶层硅包含有N-漂移区2和P型硅区3，所述P型硅区3设置于N-漂移区2左方，所述P型硅区3与N-漂移区2接触，所述N-漂移区2与槽形结构接触，所述N-漂移区2、P型硅区3和槽形结构分别与衬底N+硅层1接触。
所述有源顶层硅还设置有N+源区6、P+源区4和P阱5，所述N+源区6和P阱5直接接触于槽形结构，所述N+源区6与P+源区4接触，所述N+源区6和P+源区4分别与P阱5接触，所述P阱5分别与N-漂移区2、P+源区4接触，所述N-漂移区2介于P型硅区3和槽形结构之间，所述衬底N+硅层1下方设置有漏电极11，所述槽形结构设置有栅氧化层8、栅电极7和介质槽9，栅氧化层8呈L形包围栅电极7并与P阱5接触，所述N+源区6和P+源区4设置于P阱5区域的上方，所述N+源区6和P+源区4上方设置有源电极10。所述有源顶层硅和衬底N+硅层1为SiC半导体材料。
所述介质槽9设置于栅氧化层8和衬底N+硅层1之间，介质槽9的介电系数K是纵向变化的，具体填充介质的K值可根据需要调整。
所述N-漂移区2与P型硅区3形成超结结构，所述P型硅区3与N-漂移区2对齐。
本发明的工作原理：下面以图2提出的一种具有变K介质槽的超结碳化硅VDMOS器件结构，对所提出的新器件结构的工作机理进行详细说明。首先，在常规结构基础上，横向延长了P阱，拓宽了沟道。器件在较大的反向偏压下，超结中的p柱和n柱将完全耗尽，在横向电场和纵向电场的相互作用下，耗尽区内纵向电场分布趋于均匀，使漂移区电场分布接近于矩形，从而起到承受更高电压的作用。此外漂移区右方的介电系数K纵向变化的介质槽可以在侧边调制漂移区的电场分布，进一步提高了击穿电压，同时使得漂移区可以进行更高浓度的掺杂，从而在相同的击穿电压条件下有效降低器件在开态时候的导通电阻。
最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。

Claims (6)

1.一种具有变K介质槽的超结碳化硅VDMOS器件，其特征在于：该器件包括衬底N+硅层(1)、有源顶层硅和槽形结构；所述有源顶层硅包含有P型硅区(3)和N-漂移区(2)；
所述P型硅区(3)设置于N-漂移区(2)左方；所述P型硅区(3)与N-漂移区(2)接触；所述N-漂移区(2)与槽形结构接触；所述N-漂移区(2)、P型硅区(3)和槽形结构分别与衬底N+硅层(1)接触。
2.根据权利要求1所述的一种具有变K介质槽的超结碳化硅VDMOS器件，其特征在于：所述N-漂移区(2)与P型硅区(3)形成超结结构；所述P型硅区(3)与N-漂移区(2)对齐。
3.根据权利要求1所述的一种具有变K介质槽的超结碳化硅VDMOS器件，其特征在于：所述有源顶层硅还设置有N+源区(6)、P+源区(4)和P阱(5)；
所述N+源区(6)和P阱(5)直接接触于槽形结构；所述N+源区(6)与P+源区(4)接触；所述N+源区(6)和P+源区(4)分别与P阱(5)接触，并设置于P阱(5)区域的上方；所述N+源区(6)和P+源区(4)上方设置有源电极(10)；所述P阱(5)分别与N-漂移区(2)、P+源区(4)接触；所述N-漂移区(2)介于P型硅区(3)和槽形结构之间；所述衬底N+硅层(1)下方设置有漏电极(11)。
4.根据权利要求3所述的一种具有变K介质槽的超结碳化硅VDMOS器件，其特征在于：所述槽形结构设置有栅氧化层(8)、栅电极(7)和介质槽(9)；所述栅氧化层(8)呈L形包围栅电极(7)并与P阱(5)接触。
5.根据权利要求4所述的一种具有变K介质槽的超结碳化硅VDMOS器件，其特征在于：所述介质槽(9)是介电系数K纵向变化的介质槽；所述介质槽(9)设置于栅氧化层(8)和衬底N+硅层(1)之间。
6.根据权利要求1～5中任意一项所述的一种具有变K介质槽的超结碳化硅VDMOS器件，其特征在于：所述的有源顶层硅和衬底N+硅层(1)均为SiC半导体材料。
CN201810403053.6A 2018-04-28 2018-04-28 一种具有变k介质槽的超结碳化硅vdmos器件 Pending CN108550621A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810403053.6A CN108550621A (zh) 2018-04-28 2018-04-28 一种具有变k介质槽的超结碳化硅vdmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810403053.6A CN108550621A (zh) 2018-04-28 2018-04-28 一种具有变k介质槽的超结碳化硅vdmos器件

Publications (1)

Publication Number Publication Date
CN108550621A true CN108550621A (zh) 2018-09-18

Family

ID=63512927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810403053.6A Pending CN108550621A (zh) 2018-04-28 2018-04-28 一种具有变k介质槽的超结碳化硅vdmos器件

Country Status (1)

Country Link
CN (1) CN108550621A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346524A (zh) * 2018-09-30 2019-02-15 重庆大学 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件
CN111554748A (zh) * 2020-05-12 2020-08-18 陕西半导体先导技术中心有限公司 一种具有低相对介电常数埋层的纵向高压功率半导体器件结构
CN112713195A (zh) * 2021-02-18 2021-04-27 厦门芯一代集成电路有限公司 一种高压vdmos器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101641763A (zh) * 2007-01-09 2010-02-03 威力半导体有限公司 半导体器件及其制造方法
CN102110716A (zh) * 2010-12-29 2011-06-29 电子科技大学 槽型半导体功率器件
CN102184939A (zh) * 2011-03-28 2011-09-14 电子科技大学 一种具有高k介质槽的半导体功率器件
US20120061773A1 (en) * 2010-09-14 2012-03-15 Toshiba America Electronic Components, Inc. Semiconductor device and method of fabricating the same
CN105070760A (zh) * 2015-09-06 2015-11-18 电子科技大学 一种功率mos器件
US20160190230A1 (en) * 2014-11-24 2016-06-30 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Unknown
CN105789270A (zh) * 2016-04-21 2016-07-20 西安电子科技大学 一种具有变k介质侧边的vdmos器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101641763A (zh) * 2007-01-09 2010-02-03 威力半导体有限公司 半导体器件及其制造方法
US20120061773A1 (en) * 2010-09-14 2012-03-15 Toshiba America Electronic Components, Inc. Semiconductor device and method of fabricating the same
CN102110716A (zh) * 2010-12-29 2011-06-29 电子科技大学 槽型半导体功率器件
CN102184939A (zh) * 2011-03-28 2011-09-14 电子科技大学 一种具有高k介质槽的半导体功率器件
US20160190230A1 (en) * 2014-11-24 2016-06-30 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Unknown
CN105070760A (zh) * 2015-09-06 2015-11-18 电子科技大学 一种功率mos器件
CN105789270A (zh) * 2016-04-21 2016-07-20 西安电子科技大学 一种具有变k介质侧边的vdmos器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346524A (zh) * 2018-09-30 2019-02-15 重庆大学 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件
CN111554748A (zh) * 2020-05-12 2020-08-18 陕西半导体先导技术中心有限公司 一种具有低相对介电常数埋层的纵向高压功率半导体器件结构
CN112713195A (zh) * 2021-02-18 2021-04-27 厦门芯一代集成电路有限公司 一种高压vdmos器件及其制备方法
CN112713195B (zh) * 2021-02-18 2022-08-02 厦门芯一代集成电路有限公司 一种高压vdmos器件及其制备方法

Similar Documents

Publication Publication Date Title
CN110518065B (zh) 低功耗高可靠性的沟槽型碳化硅mosfet器件
CN113130627B (zh) 一种集成沟道二极管的碳化硅鳍状栅mosfet
US7898024B2 (en) Semiconductor device and method for manufacturing the same
TW201909419A (zh) 帶有改良fom的可擴展的sgt結構
CN102231390B (zh) 一种超结结构的纵向双扩散金属氧化物半导体功率器件
CN103915506B (zh) 一种具有纵向npn结构的双栅ldmos器件
CN102364688A (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN107437566B (zh) 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法
CN103094350B (zh) 一种高压ldmos器件
Wu et al. Investigation of the stepped split protection gate L-Trench SOI LDMOS with ultra-low specific on-resistance by simulation
CN104009089B (zh) 一种psoi横向双扩散金属氧化物半导体场效应管
CN114899219A (zh) 一种具有屏蔽效应的超结P柱和N-沟道的4H-SiC基VDMOS器件
CN108550621A (zh) 一种具有变k介质槽的超结碳化硅vdmos器件
CN107546274A (zh) 一种具有阶梯型沟槽的ldmos器件
CN104851915B (zh) 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法
CN106876455A (zh) 一种低关断损耗双槽栅soi‑ligbt器件结构
CN101656269B (zh) 具有低导通电阻的沟槽dmos器件
CN111725071A (zh) 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法
CN107785433B (zh) 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管
Shimizu et al. Proposal of vertical-channel fin-SiC MOSFET toward future device scaling
CN114464671B (zh) 一种改善栅电容特性的超结mosfet
CN212967713U (zh) 一种具有均匀掺杂沟道的屏蔽栅mosfet器件
CN115763562A (zh) 一种高迁移率碳化硅n型ldmos器件
CN113140636B (zh) 一种沟槽门型叠栅SiC MOSFET器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180918

RJ01 Rejection of invention patent application after publication