CN107681004B - 一种具有多环电场调制衬底的元素半导体横向双扩散晶体管 - Google Patents
一种具有多环电场调制衬底的元素半导体横向双扩散晶体管 Download PDFInfo
- Publication number
- CN107681004B CN107681004B CN201710812421.8A CN201710812421A CN107681004B CN 107681004 B CN107681004 B CN 107681004B CN 201710812421 A CN201710812421 A CN 201710812421A CN 107681004 B CN107681004 B CN 107681004B
- Authority
- CN
- China
- Prior art keywords
- electric field
- ring
- substrate
- ring electric
- field modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005684 electric field Effects 0.000 title claims abstract description 84
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 238000009792 diffusion process Methods 0.000 title abstract description 7
- 230000015556 catabolic process Effects 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 21
- 239000003989 dielectric material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 230000005669 field effect Effects 0.000 abstract description 5
- 238000001727 in vivo Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 125000003367 polycyclic group Chemical group 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种具有多环电场调制衬底的元素半导体横向双扩散晶体管。该结构中漂移区下方的衬底为电荷补偿多环结构。衬底多环电荷补偿可以扩展横向双扩散金属氧化物半导体场效应管的纵向空间电荷区，同时该多环结构还能在表面横向电场和体内纵向电场分布中均引入新的电场峰，利用电场调制效应对表面横向电场和体内纵向电场同时进行调制，使得表面横向电场和体内纵向电场同时优化。该结构不仅突破了横向双扩散晶体管由于纵向耐压受限而带来的击穿电压饱和问题，还能达到同时优化表面横向电场和体内纵向电场的作用，可以大幅度提高器件的击穿电压。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种横向双扩散金属氧化物半导体场效应管。
背景技术
横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused MOSFET，简称LDMOS)具有易集成，热稳定性好，较好的频率稳定性，低功耗，多子导电，功率驱动小，开关速度高等优点是智能功率电路和高压器件的核心。由于便携式电源管理和汽车电子产品的市场需求日益增长，在全球范围内受到越来越多的关注。其主要特征在于基区和漏区之间加入一段相对较长的轻掺杂漂移区，该漂移区的掺杂类型与漏区一致。通过加入漂移区，可以起到分担击穿电压的作用，提高了LDMOS的击穿电压，使其达到低的导通电阻优化目标，使其传导损失最小化。
为了使得LDMOS器件具有较高的击穿电压和较低的比导通电阻，在器件设计过程中，需要满足弱化表面电场(Reduced Surface Field，简称RESURF)技术的条件使得器件的击穿点从表面转移到体内。然而随着器件漂移区长度的增加，LDMOS器件的击穿电压主要受限于体内纵向耐压能力，即其击穿电压随着漂移区长度的增加逐渐趋于饱和，这就是横向功率器件的电压饱和效应。
为了打破击穿电压饱和效应，早期提出的具有REBULF结构的LDMOS，通过在体内埋入一层N+-Floating层，使横向高压器件的电场重新分配，突破了传统上漏端为高电场而源端为低电场的电场分布形式，N+-Floating层的等电势作用使漏端高电场区的高电场降低，在硅达到其临界击穿电场时击穿电压提高，器件的衬底承担了几乎全部的纵向耐压。
发明内容
本发明提出了一种具有多环电场调制衬底的元素半导体横向双扩散晶体管，不仅突破了横向双扩散晶体管由于纵向耐压受限而带来的击穿电压饱和问题，还能达到同时优化表面横向电场和体内纵向电场的作用，大幅度提高器件的击穿电压。
本发明的技术方案如下：
该具有多环电场调制衬底的元素半导体横向双扩散晶体管，包括：
半导体材料的衬底；
位于衬底表面的基区和漂移区；
位于基区表面的源区；
位于漂移区表面的漏区；
其特殊之处在于：
所述衬底为元素半导体材料；漂移区下方邻接的衬底区域设置为多环电场调制结构；所述多环电场调制结构与漂移区的宽度(OA方向)相当，是以靠近漏区的一端为中心，向靠近基区的一端扩展形成多环；
所述多环电场调制结构的每个环分别采用N型或P型掺杂元素半导体材料，或者采用介质材料；相应的，相邻的环以不同材料、不同掺杂类型、不同掺杂浓度之任一或任意组合的方式来区分。
例如以下三类具体形式：
1、多环电场调制结构完全采用元素半导体材料
每个环分别由N型或P型掺杂元素半导体材料构成；其中相邻的环的掺杂类型和/或掺杂浓度不同，即(1)掺杂类型不同，掺杂浓度相同；(2)虽然掺杂类型相同但掺杂浓度不同；(3)掺杂类型不同，掺杂浓度也不同；
2、多环电场调制结构完全采用介质材料，相邻的环的介质材料不同。
3、多环电场调制结构的某些环为元素半导体材料，某些环为介质材料，可通过元素半导体材料与介质材料相间设置的方式来区分，也可仍然或同时采用前两类方式区分。
在以上方案的基础上，本发明还进一步作了如下优化：
元素半导体材料的衬底掺杂浓度的典型值为1×1013cm-3～1×1015cm-3。
多环电场调制结构中，每个环的典型掺杂浓度为1×1014cm-3～1×1016cm-3。
介质材料选自二氧化硅和氧化铪。
多环电场调制结构中每个环的径向宽度(OB方向)占漂移区整体长度的比例根据耐压需求调整，典型的比例值为0.2～0.5，多环电场调制结构不超过漂移区整体长度。
多环电场调制结构中各个环的径向宽度(OB方向)相等或者有的环的径向宽度不同；所述多环电场调制结构中环的数量根据耐压需求调整，典型值为2～5个。
多环电场调制结构中环的形状为弧线型环或阶梯型环。进一步的，最佳形状为同心圆环(即上述弧线型环的一种优选：由同心圆形成的多环结构)。
对于漂移区厚度(OC方向)为2μm、漂移区长度(OB方向)为30μm的器件，当击穿电压要求为500V时，采用同心圆环形式的多环电场调制结构，多环以N/P相间掺杂，多环的数量为2～5个，每个环的径向宽度(OB方向)占漂移区整体长度的0.2～0.5，多环电场调制结构不超过漂移区整体长度。
上述元素半导体材料一般选择硅材料或锗材料。
本发明技术方案的有益效果如下：
在LDMOS的漂移区下方的衬底区域设置多环电荷补偿结构埋层。多环电荷补偿结构可以扩展横向双扩散金属氧化物半导体场效应管的纵向空间电荷区，同时还能在表面横向电场和体内纵向电场分布中均引入新的电场峰，利用电场调制效应对表面横向电场和体内纵向电场进行调制，使得表面横向电场和体内纵向电场同时优化。
该结构不仅突破了横向双扩散晶体管由于纵向耐压受限而带来的击穿电压饱和问题，还能达到同时优化表面横向电场和体内纵向电场的作用，可以大幅度提高器件的击穿电压
附图说明
图1为本发明的一种具有多环电场调制衬底的元素半导体横向双扩散晶体管结构的三维示意图。图1中，OA即宽度方向，OB即长度方向，OC即厚度方向。
图2是在多环电荷补偿结构处沿OAC方向的截面图。
附图标号说明：
1-元素半导体材料衬底；2-基区；3-源区；4-漏区；5-漂移区；6，7，8，9-多环电场调制结构的各个环。
具体实施方式
如图1和图2所示，一种具有多环电场调制衬底的元素半导体横向双扩散晶体管：
元素半导体材料衬底1，掺杂浓度为一般元素半导体单晶材料的浓度，典型值为1×1013cm-3～1×1015cm-3；
位于元素半导体衬底表面的基区2和漂移区5；
位于基区表面的源区3；
位于漂移区表面的漏区4；
位于漂移区下方设置为多环电场调制结构；
具体来说：
多环电场调制结构的各个环6、7、8和9分别可为N型、P型掺杂硅材料，典型的掺杂浓度达到1×1014cm-3～1×1016cm-3；
多环电场调制结构的各个环6、7、8和9还可为介质材料，如二氧化硅、氧化铪等；
多环电场调制结构每个环的径向宽度(OB方向)占漂移区整体长度的比例可根据耐压需求调整，典型的比例值为0.2～0.5；环与环的宽度(OB方向)，可以等宽、也可以不等宽；环的数量可根据耐压需求调整，典型取2～5个。
多环电场调制结构的各个环6、7、8和9的形状可为规则图形，如同心圆环；也可为不规则图形，如普通的弧线型环、阶梯型环等。
设置的多环电场调制结构可以扩展横向双扩散金属氧化物半导体场效应管的纵向空间电荷区，同时还能在表面横向电场和体内纵向电场分布中均引入新的电场峰，利用电场调制效应对表面横向电场和体内纵向电场进行调制，使得表面横向电场和体内纵向电场同时优化。例如：
针对薄漂移区(2μm)N沟道LDMOS，当漂移区长度为30μm时，普通LDMOS击穿电压仅为300V左右，而采用本发明的结构，利用每个圆环宽度为10μm，N/P/N型相间掺杂的同心圆环结构可以将器件的击穿电压提高到500V左右，提高了66.7％.
针对薄漂移区(2μm)N沟道LDMOS，当漂移区长度为60μm时，普通LDMOS击穿电压仅为400V左右，而采用本发明的结构，利用每个圆环宽度为20μm，N/P/N型相间掺杂的同心圆环结构可以将器件的击穿电压提高到1000V，提高了150％.
当然，本发明中的LDMOS也可以为P沟道，其结构与N沟道LDMOS等同，在此不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。
Claims (8)
1.一种具有多环电场调制衬底的元素半导体横向双扩散晶体管，包括：
半导体材料的衬底；
位于衬底表面的基区和漂移区；
位于基区表面的源区；
位于漂移区表面的漏区；
其特征在于：
所述衬底为元素半导体材料；漂移区下方邻接的衬底区域设置为多环电场调制结构；所述多环电场调制结构与漂移区的宽度相当，是以靠近漏区的一端为中心，向靠近基区的一端扩展形成多环；每个环的径向宽度占漂移区整体长度的比例为0.2～0.5，多环电场调制结构不超过漂移区整体长度；所述多环电场调制结构中各个环的径向宽度相等或者有的环的径向宽度不同；所述多环电场调制结构中环的数量为2～5个；
所述多环电场调制结构的每个环分别采用N型或P型掺杂元素半导体材料，或者采用介质材料；相应的，相邻的环以不同材料、不同掺杂类型、不同掺杂浓度之任一或任意组合的方式来区分。
2.根据权利要求1所述的具有多环电场调制衬底的元素半导体横向双扩散晶体管，其特征在于：元素半导体材料的衬底掺杂浓度为1×1013cm-3～1×1015cm-3。
3.根据权利要求1所述的具有多环电场调制衬底的元素半导体横向双扩散晶体管，其特征在于：所述多环电场调制结构中，每个环的掺杂浓度为1×1014cm-3～1×1016cm-3。
4.根据权利要求1所述的具有多环电场调制衬底的元素半导体横向双扩散晶体管，其特征在于：所述介质材料选自二氧化硅和氧化铪。
5.根据权利要求1所述的具有多环电场调制衬底的元素半导体横向双扩散晶体管，其特征在于：所述多环电场调制结构中环的形状为弧线型环或阶梯型环。
6.根据权利要求5所述的具有多环电场调制衬底的元素半导体横向双扩散晶体管，其特征在于：所述多环电场调制结构中环的形状为同心圆环。
7.根据权利要求1所述的具有多环电场调制衬底的元素半导体横向双扩散晶体管，其特征在于：对于漂移区厚度为2μm、漂移区长度为30μm的器件，当击穿电压要求为500V时，采用同心圆环形式的多环电场调制结构，多环以N/P相间掺杂，多环的数量为2～5个，每个环的径向宽度占漂移区整体长度的0.2～0.5，多环电场调制结构不超过漂移区整体长度。
8.根据权利要求1所述的具有多环电场调制衬底的元素半导体横向双扩散晶体管，其特征在于：所述元素半导体材料为硅材料或锗材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710812421.8A CN107681004B (zh) | 2017-09-11 | 2017-09-11 | 一种具有多环电场调制衬底的元素半导体横向双扩散晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710812421.8A CN107681004B (zh) | 2017-09-11 | 2017-09-11 | 一种具有多环电场调制衬底的元素半导体横向双扩散晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107681004A CN107681004A (zh) | 2018-02-09 |
| CN107681004B true CN107681004B (zh) | 2021-08-20 |
Family
ID=61134588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710812421.8A Active CN107681004B (zh) | 2017-09-11 | 2017-09-11 | 一种具有多环电场调制衬底的元素半导体横向双扩散晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107681004B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379853B (zh) * | 2019-07-12 | 2020-11-27 | 电子科技大学 | 一种mos控制晶闸管 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4288802A (en) * | 1979-08-17 | 1981-09-08 | Xerox Corporation | HVMOSFET Driver with single-poly gate structure |
| US5091336A (en) * | 1985-09-09 | 1992-02-25 | Harris Corporation | Method of making a high breakdown active device structure with low series resistance |
| EP1111687B1 (en) * | 1999-12-22 | 2011-06-22 | Panasonic Electric Works Co., Ltd. | MOS semiconductor device |
| JP5420854B2 (ja) * | 2008-04-28 | 2014-02-19 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| CN101969074B (zh) * | 2010-10-28 | 2012-07-04 | 电子科技大学 | 一种高压ldmos器件 |
| CN102306659B (zh) * | 2011-09-08 | 2013-06-19 | 浙江大学 | 一种基于体电场调制的ldmos器件 |
| CN204905261U (zh) * | 2015-08-25 | 2015-12-23 | 西华大学 | 一种soi横向功率器件耐压结构 |
| CN106876464A (zh) * | 2016-12-29 | 2017-06-20 | 西安电子科技大学 | 一种横向双扩散金属氧化物半导体场效应管 |
-
2017
- 2017-09-11 CN CN201710812421.8A patent/CN107681004B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107681004A (zh) | 2018-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5718627B2 (ja) | 半導体装置 | |
| US8598658B2 (en) | High voltage LDMOS device | |
| US9362351B2 (en) | Field effect transistor, termination structure and associated method for manufacturing | |
| US9543451B2 (en) | High voltage junction field effect transistor | |
| JP2009088345A (ja) | 半導体装置 | |
| KR102068842B1 (ko) | 반도체 전력소자 | |
| CN104064589A (zh) | 半导体装置 | |
| US10505036B2 (en) | Lateral diffused metal oxide semiconductor field effect transistor | |
| CN102306659B (zh) | 一种基于体电场调制的ldmos器件 | |
| CN106876464A (zh) | 一种横向双扩散金属氧化物半导体场效应管 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| US20120292689A1 (en) | Semiconductor Structure and Method for Operating the Same | |
| KR101371495B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20150115362A1 (en) | Lateral Diffused Metal Oxide Semiconductor | |
| KR100877674B1 (ko) | Ｌｄｍｏｓ 소자 | |
| CN102800688B (zh) | 半导体结构及其操作方法 | |
| US20190181227A1 (en) | P-type lateral double diffused mos transistor and method of manufacturing the same | |
| CN107681004B (zh) | 一种具有多环电场调制衬底的元素半导体横向双扩散晶体管 | |
| US11329150B2 (en) | Termination for trench field plate power MOSFET | |
| CN107768424B (zh) | 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管 | |
| CN103426932A (zh) | 双resurf ldmos器件 | |
| CN109616522B (zh) | 一种横向高压器件 | |
| US8952744B1 (en) | Semiconductor device and operating method for the same | |
| CN107808902B (zh) | 一种具有多环电场调制衬底的宽带隙半导体横向双扩散晶体管 | |
| TW201338160A (zh) | 半導體結構及其製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |