[go: up one dir, main page]

CN105590896A - 阵列基板的制作方法及制得的阵列基板 - Google Patents

阵列基板的制作方法及制得的阵列基板 Download PDF

Info

Publication number
CN105590896A
CN105590896A CN201610115744.7A CN201610115744A CN105590896A CN 105590896 A CN105590896 A CN 105590896A CN 201610115744 A CN201610115744 A CN 201610115744A CN 105590896 A CN105590896 A CN 105590896A
Authority
CN
China
Prior art keywords
layer
hole
passivation layer
source
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610115744.7A
Other languages
English (en)
Inventor
甘启明
王勐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610115744.7A priority Critical patent/CN105590896A/zh
Priority to US15/105,582 priority patent/US10103173B2/en
Priority to PCT/CN2016/078878 priority patent/WO2017147974A1/zh
Publication of CN105590896A publication Critical patent/CN105590896A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种阵列基板的制作方法及制得的阵列基板，通过采用一道光罩来实现平坦层与第一钝化层的开孔处理，与现有技术相比，可节约一道光罩，节约生产成本，降低制程时间；在形成公共电极的同时形成包覆平坦层上的第一通孔与第一钝化层上的第二通孔的导电连接层，从而避免源/漏极与平坦层裸露于环境中，消除了二者发生反应的可能，有利于提高阵列基板的电学性能，实现信号导通。本发明制得的阵列基板，信号传导畅通，具有良好的电学性能。

Description

阵列基板的制作方法及制得的阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法及制得的阵列基板。
背景技术
随着显示技术的发展，液晶显示器(LiquidCrystalDisplay，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlightmodule)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF，ColorFilter)基板、薄膜晶体管(TFT，ThinFilmTransistor)阵列基板、夹于彩膜基板与薄膜晶体管阵列基板之间的液晶(LC，LiquidCrystal)及密封胶框(Sealant)组成。
图1为现有的一种阵列基板的制作方法的示意图，该阵列基板的制作方法包括如下步骤：
步骤1、提供一衬底基板100，在所述衬底基板100上依次形成栅极(未图示)、栅极绝缘层200、有源层(未图示)、及源/漏极300；
步骤2、在所述源/漏极300及栅极绝缘层200上形成第一钝化层400，并对该第一钝化层400进行图形化处理，得到位于第一钝化层400上的第一过孔410；
步骤3、在所述第一钝化层400上形成平坦层500，并对该平坦层500进行图形化处理，得到位于第一过孔410中的第二过孔510；之后对平坦层500进行退火处理；
步骤4、在所述平坦层500上形成公共电极600；
步骤5、在所述公共电极600、平坦层500上形成第二钝化层700，并对该第二钝化层700进行图形化处理，得到位于第二过孔510内的第三过孔710；
步骤6、在所述第二钝化层700上形成像素电极800，所述像素电极800经由第三过孔710与源/漏极300相接触。
上述阵列基板的制作方法步骤3中，在对平坦层500进行退火处理时，位于第一过孔410中的平坦层500的光阻材料会与源/漏极300的金属材料发生反应，生成不导电的络合物550，从而阻隔所述像素电极800与源/漏极300的导通，导致数据(Data)信号无法传输至像素电极300，从而对阵列基板的性能造成致命性的影响。
发明内容
本发明的目的在于提供一种阵列基板的制作方法，在各膜层的退火过程中有效阻隔平坦层与源/漏极的接触，防止二者发生反应，同时减少光罩数量，减少制程时间，降低生产成本。
本发明的目的还在于提供一种阵列基板，信号传导畅通，具有良好的电学性能。
为实现上述目的，本发明提供一种阵列基板的制作方法，包括如下步骤：
步骤1、提供一基板，在所述基板上依次形成栅极、栅极绝缘层、有源层、及源/漏极；
步骤2、在所述源/漏极及栅极绝缘层上形成第一钝化层，在所述第一钝化层上形成平坦层，对所述平坦层进行图形化处理，得到对应于源/漏极上方的第一通孔；
步骤3、以所述平坦层为掩模，对所述第一钝化层进行蚀刻，形成对应于所述第一通孔的第二通孔；
步骤4、在所述平坦层上沉积第一透明导电层，并对所述第一透明导电层进行图形化处理，形成公共电极、以及与所述公共电极间隔设置的导电连接层，所述导电连接层包覆所述第一通孔与第二通孔的孔壁、以及暴露于第二通孔处的源/漏极；
步骤5、在所述公共电极、平坦层上形成第二钝化层，对所述第二钝化层上位于第一通孔与第二通孔内的部分进行开孔处理，得到位于第二钝化层上的第三通孔，所述第三通孔暴露出部分导电连接层；
步骤6、在所述第二钝化层上沉积第二透明导电层，并对所述第二透明导电层进行图形化处理，形成像素电极，所述像素电极经由第三通孔与导电连接层相接触，由于导电连接层与源/漏极相接触，从而实现像素电极与源/漏极的导通。
所述步骤2还包括：在所述平坦层上形成第一通孔后，对所述平坦层进行退火处理。
所述步骤3还包括：对所述公共电极与导电连接层进行退火处理；所述步骤6还包括：对所述像素电极进行退火处理。
所述第一钝化层与第二钝化层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述第一钝化层与第二钝化层的膜厚为
所述第三通孔的尺寸小于所述第一通孔与第二通孔的尺寸。
所述第一通孔、第二通孔、及第三通孔均为圆形孔，所述第一通孔与第二通孔的直径为7-12μm，所述第三通孔的直径为3-5μm。
本发明还提供一种阵列基板，包括基板、设于所述基板上的栅极、设于所述栅极及基板上的栅极绝缘层、设于所述栅极绝缘层上的有源层、设于所述有源层及栅极绝缘层上的源/漏极、设于所述源/漏极、有源层、及栅极绝缘层上的第一钝化层、设于所述第一钝化层上的平坦层、设于所述平坦层上且间隔设置的公共电极与导电连接层、设于所述公共电极、导电连接层、及平坦层上的第二钝化层、及设于所述第二钝化层上的像素电极；
所述平坦层与第一钝化层上分别设有对应于源/漏极上方且相贯通的第一通孔与第二通孔，所述导电连接层包覆所述第一通孔与第二通孔的孔壁、以及暴露于第二通孔处的源/漏极；
所述第二钝化层上位于所述第一通孔与第二通孔内的部分上设有第三通孔，所述第三通孔暴露出部分导电连接层；所述像素电极经由第三通孔与导电连接层相接触，由于导电连接层与源/漏极相接触，从而实现像素电极与源/漏极的导通。
所述第一钝化层与第二钝化层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述第一钝化层与第二钝化层的膜厚为
所述第三通孔的尺寸小于所述第一通孔与第二通孔的尺寸。
所述第一通孔、第二通孔、及第三通孔均为圆形孔，所述第一通孔与第二通孔的直径为7-12μm，所述第三通孔的直径为3-5μm。
本发明的有益效果：本发明提供的一种阵列基板的制作方法，通过采用一道光罩来实现平坦层与第一钝化层的开孔处理，与现有技术相比，可节约一道光罩，节约生产成本，降低制程时间；在形成公共电极的同时形成包覆平坦层上的第一通孔与第一钝化层上的第二通孔的导电连接层，从而避免源/漏极与平坦层裸露于环境中，消除了二者发生反应的可能，有利于提高阵列基板的电学性能，实现信号导通。本发明制得的阵列基板，信号传导畅通，具有良好的电学性能。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有的一种阵列基板的制作方法的示意图；
图2为本发明的阵列基板的制作方法的步骤1的示意图；
图3为本发明的阵列基板的制作方法的步骤2的示意图；
图4为本发明的阵列基板的制作方法的步骤3的示意图；
图5为本发明的阵列基板的制作方法的步骤4的示意图；
图6为本发明的阵列基板的制作方法的步骤5的示意图；
图7为本发明的阵列基板的制作方法的步骤6的示意图暨本发明制得的阵列基板的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2-7，本发明提供一种阵列基板的制作方法，包括如下步骤：
步骤1、如图2所示，提供一基板10，在所述基板10上依次形成栅极15、栅极绝缘层20、有源层25、及源/漏极30。
具体的，所述基板10为透明基板，优选为玻璃基板。
具体的，所述栅极15、及源/漏极30的材料为钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。所述源/漏极30的材料优选为铜。
具体的，所述栅极绝缘层20为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的，所述有源层25的材料为铟镓锌氧化物(IGZO，indiumgalliumzincoxide)。
步骤2、如图3所示，在所述源/漏极30及栅极绝缘层20上形成第一钝化层40，在所述第一钝化层40上形成平坦层50，采用一道光罩对所述平坦层50进行曝光、显影，以对所述平坦层50进行图形化处理，得到对应于源/漏极30上方的第一通孔51。
具体的，所述平坦层50的材料为正性光阻。
具体的，所述步骤2还包括：在所述平坦层50上形成第一通孔51后，对所述平坦层50进行退火(anneal)处理，使其加热固化。在对平坦层50进行退火处理时，由于平坦层50与源/漏极30之间设有第一钝化层40，不能够相接触，因此不会发生反应生成络合物。
步骤3、如图4所示，以所述平坦层50为掩模，对所述第一钝化层40进行蚀刻，形成对应于所述第一通孔51的第二通孔41。
具体的，所述步骤3中，所述第一钝化层40的蚀刻制程为干蚀刻制程。
所述步骤2-3仅采用一道光罩即实现所述平坦层50与第一钝化层40的开孔处理，与现有技术相比，可节约一道光罩，节约生产成本，降低制程时间。但是，经过所述步骤2-3的蚀刻制程之后，所述平坦层50与源/漏极30又分别在第一通孔51与第二通孔41处暴露于空气中，因此还存在发生反应的可能。
步骤4、如图5所示，在所述平坦层50上沉积第一透明导电层，并采用一道光刻制程对所述第一透明导电层进行图形化处理，形成公共电极60、以及与所述公共电极60间隔设置的导电连接层65，所述导电连接层65包覆所述第一通孔51与第二通孔41的孔壁、以及暴露于第二通孔41处的源/漏极30，从而避免源/漏极30与平坦层50裸露于环境中，消除了二者发生反应的可能。
具体的，所述公共电极60与导电连接层65的材料为透明导电金属氧化物，如氧化铟锡(ITO)等。
优选的，所述步骤4还包括：对所述公共电极60与导电连接层65进行退火处理，使其中的透明导电金属氧化物加热固化结晶，从而改善公共电极60与导电连接层65的膜质结构，降低方块电阻，使其结构更稳定，寿命更长。在对公共电极60与导电连接层65进行退火处理的过程中，由于导电连接层65包覆所述第一通孔51与第二通孔41，使得源/漏极30与平坦层50无法裸露于环境中，消除了二者发生反应的可能。
步骤5、如图6所示，在所述公共电极60、平坦层50上形成第二钝化层70，采用一道光刻制程对所述第二钝化层70上位于第一通孔51与第二通孔41内的部分进行开孔处理，得到位于第二钝化层70上的第三通孔71，所述第三通孔71暴露出部分导电连接层65。
具体的，所述步骤5中，所述第二钝化层70的光刻制程中的蚀刻制程为干蚀刻制程。
具体的，所述第一钝化层40与第二钝化层70为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
优选的，所述第一钝化层40与第二钝化层70的膜厚为
具体的，所述第三通孔71的尺寸小于所述第一通孔51与第二通孔41的尺寸。
优选的，所述第一通孔51、第二通孔41、及第三通孔71均为圆形孔，所述第一通孔51与第二通孔41的直径为7-12μm，所述第三通孔71的直径为3-5μm。
步骤6、如图7所示，在所述第二钝化层70上沉积第二透明导电层，并采用一道光刻制程对所述第二透明导电层进行图形化处理，形成像素电极80，所述像素电极80经由第三通孔71与导电连接层65相接触，由于导电连接层65与源/漏极30相接触，从而实现像素电极80与源/漏极30的导通。
具体的，所述像素电极80的材料为透明导电金属氧化物，如氧化铟锡(ITO)等。
优选的，所述步骤6还包括：对所述像素电极80进行退火处理，使其中的透明导电金属氧化物加热固化结晶，从而改善像素电极80的膜质结构，降低方块电阻，使其结构更稳定，寿命更长。
请参阅图7，本发明还提供一种阵列基板，包括基板10、设于所述基板10上的栅极15、设于所述栅极15及基板10上的栅极绝缘层20、设于所述栅极绝缘层20上的有源层25、设于所述有源层25及栅极绝缘层20上的源/漏极30、设于所述源/漏极30、有源层25、及栅极绝缘层20上的第一钝化层40、设于所述第一钝化层40上的平坦层50、设于所述平坦层50上且间隔设置的公共电极60与导电连接层65、设于所述公共电极60、导电连接层65、及平坦层50上的第二钝化层70、及设于所述第二钝化层70上的像素电极80；
所述平坦层50与第一钝化层40上分别设有对应于源/漏极30上方且相贯通的第一通孔51与第二通孔41，所述导电连接层65包覆所述第一通孔51与第二通孔41的孔壁、以及暴露于第二通孔41处的源/漏极30；
所述第二钝化层70上位于所述第一通孔51与第二通孔41内的部分上设有第三通孔71，所述第三通孔71暴露出部分导电连接层65；所述像素电极80经由第三通孔71与导电连接层65相接触，由于导电连接层65与源/漏极30相接触，从而实现像素电极80与源/漏极30的导通。
具体的，所述基板10为透明基板，优选为玻璃基板。
具体的，所述栅极15、及源/漏极30的材料为钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。所述源/漏极30的材料优选为铜。
具体的，所述栅极绝缘层20为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的，所述有源层25的材料为铟镓锌氧化物(IGZO，indiumgalliumzincoxide)。
具体的，所述平坦层50的材料为正性光阻。
具体的，所述公共电极60、导电连接层65、及像素电极80的材料为透明导电金属氧化物，如氧化铟锡(ITO)等。
具体的，所述第一钝化层40与第二钝化层70为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
优选的，所述第一钝化层40与第二钝化层70的膜厚为
具体的，所述第三通孔71的尺寸小于所述第一通孔51与第二通孔41的尺寸。
优选的，所述第一通孔51、第二通孔41、及第三通孔71均为圆形孔，所述第一通孔51与第二通孔41的直径为7-12μm，所述第三通孔71的直径为3-5μm。
综上所述，本发明提供的一种阵列基板的制作方法，通过采用一道光罩来实现平坦层与第一钝化层的开孔处理，与现有技术相比，可节约一道光罩，节约生产成本，降低制程时间；在形成公共电极的同时形成包覆平坦层上的第一通孔与第一钝化层上的第二通孔的导电连接层，从而避免源/漏极与平坦层裸露于环境中，消除了二者发生反应的可能，有利于提高阵列基板的电学性能，实现信号导通。本发明制得的阵列基板，信号传导畅通，具有良好的电学性能。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(10)，在所述基板(10)上依次形成栅极(15)、栅极绝缘层(20)、有源层(25)、及源/漏极(30)；
步骤2、在所述源/漏极(30)及栅极绝缘层(20)上形成第一钝化层(40)，在所述第一钝化层(40)上形成平坦层(50)，对所述平坦层(50)进行图形化处理，得到对应于源/漏极(30)上方的第一通孔(51)；
步骤3、以所述平坦层(50)为掩模，对所述第一钝化层(40)进行蚀刻，形成对应于所述第一通孔(51)的第二通孔(41)；
步骤4、在所述平坦层(50)上沉积第一透明导电层，并对所述第一透明导电层进行图形化处理，形成公共电极(60)、以及与所述公共电极(60)间隔设置的导电连接层(65)，所述导电连接层(65)包覆所述第一通孔(51)与第二通孔(41)的孔壁、以及暴露于第二通孔(41)处的源/漏极(30)；
步骤5、在所述公共电极(60)、平坦层(50)上形成第二钝化层(70)，对所述第二钝化层(70)上位于第一通孔(51)与第二通孔(41)内的部分进行开孔处理，得到位于第二钝化层(70)上的第三通孔(71)，所述第三通孔(71)暴露出部分导电连接层(65)；
步骤6、在所述第二钝化层(70)上沉积第二透明导电层，并对所述第二透明导电层进行图形化处理，形成像素电极(80)，所述像素电极(80)经由第三通孔(71)与导电连接层(65)相接触，由于导电连接层(65)与源/漏极(30)相接触，从而实现像素电极(80)与源/漏极(30)的导通。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤2还包括：在所述平坦层(50)上形成第一通孔(51)后，对所述平坦层(50)进行退火处理。
3.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤4还包括：对所述公共电极(60)与导电连接层(65)进行退火处理；所述步骤6还包括：对所述像素电极(80)进行退火处理。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，所述第一钝化层(40)与第二钝化层(70)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述第一钝化层(40)与第二钝化层(70)的膜厚为
5.如权利要求1所述的阵列基板的制作方法，其特征在于，所述第三通孔(71)的尺寸小于所述第一通孔(51)与第二通孔(41)的尺寸。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，所述第一通孔(51)、第二通孔(41)、及第三通孔(71)均为圆形孔，所述第一通孔(51)与第二通孔(41)的直径为7-12μm，所述第三通孔(71)的直径为3-5μm。
7.一种阵列基板，其特征在于，包括基板(10)、设于所述基板(10)上的栅极(15)、设于所述栅极(15)及基板(10)上的栅极绝缘层(20)、设于所述栅极绝缘层(20)上的有源层(25)、设于所述有源层(25)及栅极绝缘层(20)上的源/漏极(30)、设于所述源/漏极(30)、有源层(25)、及栅极绝缘层(20)上的第一钝化层(40)、设于所述第一钝化层(40)上的平坦层(50)、设于所述平坦层(50)上且间隔设置的公共电极(60)与导电连接层(65)、设于所述公共电极(60)、导电连接层(65)、及平坦层(50)上的第二钝化层(70)、及设于所述第二钝化层(70)上的像素电极(80)；
所述平坦层(50)与第一钝化层(40)上分别设有对应于源/漏极(30)上方且相贯通的第一通孔(51)与第二通孔(41)，所述导电连接层(65)包覆所述第一通孔(51)与第二通孔(41)的孔壁、以及暴露于第二通孔(41)处的源/漏极(30)；
所述第二钝化层(70)上位于所述第一通孔(51)与第二通孔(41)内的部分上设有第三通孔(71)，所述第三通孔(71)暴露出部分导电连接层(65)；所述像素电极(80)经由第三通孔(71)与导电连接层(65)相接触，由于导电连接层(65)与源/漏极(30)相接触，从而实现像素电极(80)与源/漏极(30)的导通。
8.如权利要求7所述的阵列基板，其特征在于，所述第一钝化层(40)与第二钝化层(70)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述第一钝化层(40)与第二钝化层(70)的膜厚为
9.如权利要求7所述的阵列基板，其特征在于，所述第三通孔(71)的尺寸小于所述第一通孔(51)与第二通孔(41)的尺寸。
10.如权利要求9所述的阵列基板的制作方法，其特征在于，所述第一通孔(51)、第二通孔(41)、及第三通孔(71)均为圆形孔，所述第一通孔(51)与第二通孔(41)的直径为7-12μm，所述第三通孔(71)的直径为3-5μm。
CN201610115744.7A 2016-03-01 2016-03-01 阵列基板的制作方法及制得的阵列基板 Pending CN105590896A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610115744.7A CN105590896A (zh) 2016-03-01 2016-03-01 阵列基板的制作方法及制得的阵列基板
US15/105,582 US10103173B2 (en) 2016-03-01 2016-04-08 Manufacture method of array substrate and array substrate manufactured by the method
PCT/CN2016/078878 WO2017147974A1 (zh) 2016-03-01 2016-04-08 阵列基板的制作方法及制得的阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610115744.7A CN105590896A (zh) 2016-03-01 2016-03-01 阵列基板的制作方法及制得的阵列基板

Publications (1)

Publication Number Publication Date
CN105590896A true CN105590896A (zh) 2016-05-18

Family

ID=55930367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610115744.7A Pending CN105590896A (zh) 2016-03-01 2016-03-01 阵列基板的制作方法及制得的阵列基板

Country Status (3)

Country Link
US (1) US10103173B2 (zh)
CN (1) CN105590896A (zh)
WO (1) WO2017147974A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106054472A (zh) * 2016-08-22 2016-10-26 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN106098614A (zh) * 2016-08-16 2016-11-09 昆山龙腾光电有限公司 在多层绝缘薄膜上开接触孔的制作方法
CN107490911A (zh) * 2017-08-15 2017-12-19 昆山龙腾光电有限公司 阵列基板及其制作方法和显示面板
CN108400140A (zh) * 2018-02-08 2018-08-14 武汉华星光电技术有限公司 阵列基板及其制造方法
CN108646487A (zh) * 2018-05-15 2018-10-12 深圳市华星光电技术有限公司 Ffs型阵列基板的制作方法及ffs型阵列基板
WO2019127636A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN110690168A (zh) * 2019-09-25 2020-01-14 南京中电熊猫平板显示科技有限公司 一种液晶显示面板的制造方法
CN111063700A (zh) * 2020-01-03 2020-04-24 京东方科技集团股份有限公司 阵列基板及其制备方法
CN111129033A (zh) * 2019-12-19 2020-05-08 武汉华星光电技术有限公司 阵列基板及其制备方法
CN111564457A (zh) * 2020-05-28 2020-08-21 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示面板
US10901282B2 (en) 2018-02-08 2021-01-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor substrate and manufacturing method thereof
WO2021190147A1 (zh) * 2020-03-23 2021-09-30 京东方科技集团股份有限公司 半过孔结构及其制造方法、阵列基板、显示面板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224006B (zh) * 2019-05-13 2021-06-01 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN110164871A (zh) * 2019-05-15 2019-08-23 深圳市华星光电技术有限公司 Tft阵列基板及其制造方法
CN211236526U (zh) * 2019-11-22 2020-08-11 京东方科技集团股份有限公司 显示装置及其显示面板、阵列基板
CN112711157B (zh) * 2021-01-05 2023-11-28 武汉华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
CN114122019A (zh) * 2021-11-22 2022-03-01 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103003743A (zh) * 2010-07-21 2013-03-27 夏普株式会社 有源矩阵基板及其制造方法和液晶显示面板
CN103901679A (zh) * 2012-12-24 2014-07-02 乐金显示有限公司 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法
US20150116623A1 (en) * 2013-10-31 2015-04-30 Japan Display Inc. Liquid crystal display device
CN105097675A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN105093747A (zh) * 2015-08-11 2015-11-25 武汉华星光电技术有限公司 低温多晶硅阵列基板的修补方法
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3728755B2 (ja) * 1996-10-22 2005-12-21 セイコーエプソン株式会社 アクティブマトリックス型液晶パネル
KR101423970B1 (ko) * 2008-04-15 2014-08-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101921164B1 (ko) * 2011-07-27 2018-11-23 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
CN103413898B (zh) * 2013-08-29 2015-11-11 深圳市华星光电技术有限公司 有机发光二极管阳极连接结构及其制作方法
CN103531593B (zh) * 2013-10-29 2015-03-04 京东方科技集团股份有限公司 像素结构、阵列基板、显示装置及像素结构的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103003743A (zh) * 2010-07-21 2013-03-27 夏普株式会社 有源矩阵基板及其制造方法和液晶显示面板
CN103901679A (zh) * 2012-12-24 2014-07-02 乐金显示有限公司 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法
US20150116623A1 (en) * 2013-10-31 2015-04-30 Japan Display Inc. Liquid crystal display device
CN105093747A (zh) * 2015-08-11 2015-11-25 武汉华星光电技术有限公司 低温多晶硅阵列基板的修补方法
CN105097675A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098614A (zh) * 2016-08-16 2016-11-09 昆山龙腾光电有限公司 在多层绝缘薄膜上开接触孔的制作方法
CN106054472B (zh) * 2016-08-22 2019-09-10 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN106054472A (zh) * 2016-08-22 2016-10-26 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN107490911A (zh) * 2017-08-15 2017-12-19 昆山龙腾光电有限公司 阵列基板及其制作方法和显示面板
WO2019127636A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN108400140B (zh) * 2018-02-08 2020-05-05 武汉华星光电技术有限公司 阵列基板及其制造方法
CN108400140A (zh) * 2018-02-08 2018-08-14 武汉华星光电技术有限公司 阵列基板及其制造方法
US10901282B2 (en) 2018-02-08 2021-01-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor substrate and manufacturing method thereof
CN108646487B (zh) * 2018-05-15 2020-12-25 Tcl华星光电技术有限公司 Ffs型阵列基板的制作方法及ffs型阵列基板
CN108646487A (zh) * 2018-05-15 2018-10-12 深圳市华星光电技术有限公司 Ffs型阵列基板的制作方法及ffs型阵列基板
CN110690168A (zh) * 2019-09-25 2020-01-14 南京中电熊猫平板显示科技有限公司 一种液晶显示面板的制造方法
CN111129033A (zh) * 2019-12-19 2020-05-08 武汉华星光电技术有限公司 阵列基板及其制备方法
CN111129033B (zh) * 2019-12-19 2024-01-19 武汉华星光电技术有限公司 阵列基板及其制备方法
CN111063700A (zh) * 2020-01-03 2020-04-24 京东方科技集团股份有限公司 阵列基板及其制备方法
CN111063700B (zh) * 2020-01-03 2023-01-24 京东方科技集团股份有限公司 阵列基板及其制备方法
WO2021190147A1 (zh) * 2020-03-23 2021-09-30 京东方科技集团股份有限公司 半过孔结构及其制造方法、阵列基板、显示面板
US11843005B2 (en) 2020-03-23 2023-12-12 Chongqing Boe Optoelectronics Technology Co., Ltd. Half via hole structure, manufacturing method thereof, array substrate, and display panel
CN111564457A (zh) * 2020-05-28 2020-08-21 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示面板
CN111564457B (zh) * 2020-05-28 2022-08-05 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
WO2017147974A1 (zh) 2017-09-08
US10103173B2 (en) 2018-10-16
US20180102379A1 (en) 2018-04-12

Similar Documents

Publication Publication Date Title
CN105590896A (zh) 阵列基板的制作方法及制得的阵列基板
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
CN105895581B (zh) Tft基板的制作方法
JP6129312B2 (ja) アレイ基板の製造方法、アレイ基板及び表示装置
CN104950541B (zh) Boa型液晶显示面板及其制作方法
CN105652541B (zh) 阵列基板的制作方法及液晶显示面板
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
CN105633016A (zh) Tft基板的制作方法及制得的tft基板
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN102709234B (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN102709237B (zh) 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN104503127A (zh) 阵列基板及其制作方法
CN103730475A (zh) 一种阵列基板及其制造方法、显示装置
CN104795407B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN105655359A (zh) Tft基板的制作方法
CN102646717A (zh) 阵列基板和其制造方法以及显示装置
WO2018170971A1 (zh) 阵列基板及其制作方法
CN106298646B (zh) Tft基板的制作方法
CN102956713A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN107316875A (zh) 阵列基板的制作方法、阵列基板及液晶面板
CN107978608B (zh) Ips型薄膜晶体管阵列基板及其制作方法
CN107871753A (zh) 阵列基板及其制备方法
CN106449655A (zh) 薄膜晶体管阵列基板及其制作方法
CN103018977A (zh) 一种阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160518