[go: up one dir, main page]

CN108400140B - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN108400140B
CN108400140B CN201810129983.7A CN201810129983A CN108400140B CN 108400140 B CN108400140 B CN 108400140B CN 201810129983 A CN201810129983 A CN 201810129983A CN 108400140 B CN108400140 B CN 108400140B
Authority
CN
China
Prior art keywords
layer
metal layer
insulating layer
thin film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810129983.7A
Other languages
English (en)
Other versions
CN108400140A (zh
Inventor
卢改平
张嘉伟
唐维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201810129983.7A priority Critical patent/CN108400140B/zh
Priority to PCT/CN2018/096925 priority patent/WO2019153661A1/zh
Publication of CN108400140A publication Critical patent/CN108400140A/zh
Priority to US16/147,880 priority patent/US10901282B2/en
Application granted granted Critical
Publication of CN108400140B publication Critical patent/CN108400140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及其制造方法。该阵列基板包括：薄膜晶体管；平坦层，覆盖薄膜晶体管；开孔，开设于平坦层对应薄膜晶体管的漏极处，开孔底部保留部分平坦层形成平坦层薄膜；还包括第二金属层，位于第一绝缘层上，第二金属层通过部分贯穿的所述平坦层薄膜与所述漏极电连接。本发明解决了阵列基板绝缘层静电通过开孔侵入薄膜晶体管，导致薄膜晶体管损坏的问题，提高了产品合格率。

Description

阵列基板及其制造方法
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及其制造方法。
背景技术
在常规TFT-LCD面板制造过程中，绝缘层易产生静电，而由于绝缘层本身不导电，无法将静电导走，该静电在显示区通过平坦层开孔侵入，如图1所示，从而导致薄膜晶体管内的多晶硅层、栅极绝缘层被炸伤，引起栅极、源漏极短路，造成薄膜晶体管损坏，导致显示面板点灯呈现亮点等问题，降低了产品合格率。
发明内容
本发明主要提供一种阵列基板及其制造方法，旨在解决目前的TFT-LCD显示面板因绝缘层产生的静电通过平坦层开孔侵入薄膜晶体管导致薄膜晶体管损坏的问题。
为解决上述技术问题，本发明采用的技术方案是：提供一种阵列基板，包括：
薄膜晶体管；
平坦层，覆盖所述薄膜晶体管；
开孔，开设于所述平坦层对应所述薄膜晶体管的漏极处，所述开孔底部保留部分平坦层形成平坦层薄膜；
第一金属层，位于所述平坦层上；
第一绝缘层，覆盖所述第一金属层及所述开孔；及
第二金属层，位于所述第一绝缘层上，且所述第二金属层通过部分贯穿的所述平坦层薄膜与所述漏极电连接。
为解决上述技术问题，本发明采用的另一种技术方案是：提供一种阵列基板的制造方法，所述方法包括：
形成薄膜晶体管；
在薄膜晶体管上形成平坦层，所述平坦层覆盖所述薄膜晶体管；
在所述平坦层对应所述薄膜晶体管的漏极处形成开孔，且所述开孔与所述漏极不连接；
在所述平坦层及所述开孔上形成第一金属层；
在所述第一金属层上形成第一绝缘层；
对所述开孔处进行蚀刻以暴露所述漏极；
在所述第一绝缘层上形成第二金属层，使所述第二金属层通过所述开孔与所述漏极电连接。
本发明的有益效果是：通过对阵列基板的平坦层设置开孔但使该开孔与薄膜晶体管的漏极暂时不连接，而后在平坦层和开孔上逐步设置金属层和绝缘层后，再对开孔处的平坦层和绝缘层进行蚀刻，暴露薄膜晶体管的漏极，最后再设置一层金属层通过所述开孔与漏极电连接的方式，解决了阵列基板设置绝缘层的时候产生的静电不易导出而通过开孔侵入薄膜晶体管，从而导致薄膜晶体管内的多晶硅层、栅极绝缘层被炸伤，引起栅极、源漏极短路，造成薄膜晶体管损坏，导致显示面板点灯呈现亮点等问题，提高了产品合格率。
附图说明
图1是现有阵列基板的绝缘层静电通过开孔侵入薄膜晶体管的示意图；
图2a是本发明阵列基板第一实施例的结构示意图；
图2b是本发明阵列基板第二实施例的结构示意图；
图3a-图3e是本发明阵列基板第二实施例的制造示意图；
图4是本发明阵列基板第一实施例的制造方法的流程示意图；
图5是本发明阵列基板第二实施例的制造方法的流程示意图。
具体实施方式
请参阅图2a，是本发明阵列基板第一实施例的结构示意图。如图2a所示，阵列基板包括：薄膜晶体管1，平坦层2和开孔31，开孔31处保留部分平坦层材料，形成平坦层薄膜。薄膜晶体管1包括衬底基板11、缓冲层12，半导体层13，其中，缓冲层12包括两层，第一缓冲层121和第二缓冲层122，缓冲层12完全覆盖衬底基板11，用于防止衬底基板11中的金属离子，如铝离子、钡离子、钠离子等在热工艺中扩散到半导体层13的显示区，并且降低热传导。半导体层13部分覆盖缓冲层12。半导体层13之上设置有源极141和漏极142，源极141和漏极142与半导体层13电连接。在半导体层13之上还覆盖了栅极绝缘层15，且栅极绝缘层15还部分覆盖了缓冲层12。栅极绝缘层15之上设置有栅极16。栅极16和源极141、漏极142之间填充内介质层17，且源极141及漏极142贯穿介质层17与平坦层2连接。
平坦层2覆盖整个薄膜晶体管1，并在漏极142的位置处开设开孔31。开孔31开设时在底部保留一部分平坦层2的材料，形成平坦层薄膜，保证漏极142不被暴露。
如图2b所示，阵列基板还包括：
第一金属层41，覆盖在平坦层2及开孔31上；
第一绝缘层51，覆盖第一金属层41，在第一绝缘层51设置完成后，对开孔31处的第一绝缘层51、平坦层薄膜及第一金属层41进行蚀刻形成开孔32，以暴露漏极142；
第二金属层42，覆盖在第一绝缘层51上，且第二金属层42通过开孔32与漏极142电连接。此处开孔32周边的平坦层薄膜仍然残留部分平坦层材料不会被蚀刻。
本实施例中，第一金属层41为公共电极，第二金属层42为像素电极。
请参阅图3e，是本发明阵列基板第二实施例的结构示意图。如图3e所示，所述阵列基板的第二实施例与上述第一实施例的区别之处在于：用于触摸屏时，阵列基板还包括第二绝缘层52、第三金属层43及第三绝缘层53，其依次设置在平坦层2与第一金属层41之间，其中第二绝缘层52位于平坦层2之上，第三金属层43位于第二绝缘层52之上，第三绝缘层53位于第三金属层43之上。其中，第三金属层43蚀刻形成触控线路层(incell-touch金属走线层)，第一金属层41蚀刻形成公共电极和下电极，第二金属层42蚀刻形成像素电极。在平坦层2上依次形成第二绝缘层52、第三金属层43、第三绝缘层53、第一金属层41、第一绝缘层51后对开孔31处的平坦层2和第二绝缘层52、第三绝缘层53、第一绝缘层51进行蚀刻，形成开孔32，以暴露漏极142。最后在第一绝缘层51上形成第二金属层42，使第二金属层42与漏极142电连接。
具体的，如图3a-图3e所示，首先，在薄膜晶体管1上形成平坦层2，并在漏极142处对应设置一开孔31，开孔31保留一部分的平坦层2，使开孔31与漏极142不连接(如图3a所示)。然后，在平坦层2上形成第二绝缘层52，在第二绝缘层52上形成第三金属层43(如图3b所示)。在第三金属层43上形成第三绝缘层53(如图3c所示)，再在第三绝缘层53上形成第一金属层41和第一绝缘层51，此时对漏极142处的平坦层薄膜和第二绝缘层52、第三绝缘层53、第一绝缘层51进行蚀刻，形成开孔32，暴露漏极142(如图3d所示)，最后在第一绝缘层51上形成第二金属层42，使其贯穿开孔32与漏极142进行电连接(如图3e所示)，此处开孔32周边的平坦层薄膜仍然残留部分平坦层材料不会被蚀刻。
本实施例中，第一金属层41和第二金属层42为氧化铟锡，平坦层2为有机光阻，第一缓冲层121和第二缓冲层122分别为SiNx和SiOx。半导体层13可以为非晶硅或者多晶硅，本实施例中采用多晶硅作为半导体材料。栅极绝缘层15由氮化硅、氧化硅或者两者混合构成。栅极16通常采用钼、钼合金、铝、铝合金材料制成。
请参阅图4，是本发明阵列基板第一实施例的制造方法的流程示意图。所述方法包括：
步骤S1：在薄膜晶体管1上形成平坦层2，平坦层2覆盖薄膜晶体管1；
步骤S2：在平坦层2对应薄膜晶体管1的漏极142处形成开孔31，且开孔31与漏极142不连接；
步骤S3：在平坦层2及开孔31上形成第一金属层41；
步骤S4：在第一金属层41上形成第一绝缘层51；
步骤S5：对开孔处进行蚀刻，形成开孔32，以暴露漏极142；
步骤S6：在第一绝缘层51上形成第二金属层42，使第二金属层42通过开孔32与漏极142电连接。
请参阅图5，是本发明阵列基板第二实施例的制造方法的流程示意图。与第一实施例的制造方法的不同之处在于，在步骤S3之前还包括：
步骤S31：平坦层2之上形成第二绝缘层52；
步骤S32：在第二绝缘层52之上形成第三金属层43；
步骤S33：在第三金属层43之上形成第三绝缘层53。
其中，第三金属层43蚀刻形成触控线路层(incell-touch金属走线层)，第一金属层41蚀刻形成公共电极和下电极，第二金属层42蚀刻形成像素电极。在平坦层2上依次形成第二绝缘层52、第三金属层43、第三绝缘层53、第一金属层41、第一绝缘层51后对开孔31处的平坦层2和第二绝缘层52、第三绝缘层53、第一绝缘层51进行蚀刻，形成开孔32，以暴露漏极142。最后在第一绝缘层51上形成第二金属层42，使第二金属层42与漏极142电连接。
具体的，如图3a-图3e所示，首先，在薄膜晶体管1上形成平坦层2，并在漏极142处对应设置一开孔31，开孔31保留一部分的平坦层2，使开孔31与漏极142不连接(如图3a所示)。然后，在平坦层2上形成第二绝缘层52，在第二绝缘层52上形成第三金属层43(如图3b所示)。在第三金属层43上形成第三绝缘层53(如图3c所示)，再在第三绝缘层53上形成第一金属层41和第一绝缘层51，此时对漏极142处的平坦层2和第二绝缘层52、第三绝缘层53、第一绝缘层51进行蚀刻，形成开孔32，暴露漏极142(如图3d所示)，最后在第一绝缘层51上形成第二金属层42，使其通过开孔32与漏极142进行电连接(如图3e所示)。此处开孔32周边的平坦层薄膜仍然残留部分平坦层材料不会被蚀刻。
本发明通过对阵列基板的平坦层设置开孔，使该开孔与薄膜晶体管的漏极暂时不连接，而后在平坦层和开孔上逐步设置金属层和绝缘层后，再对开孔处的平坦层和绝缘层进行蚀刻，暴露薄膜晶体管的漏极，最后再设置一层金属层通过所述开孔与漏极电连接的方式，避免了阵列基板设置绝缘层的时候产生的静电不易导出而通过开孔侵入薄膜晶体管，从而导致薄膜晶体管内的多晶硅层、栅极绝缘层被炸伤，引起栅极、源漏极短路，造成薄膜晶体管损坏，导致显示面板点灯呈现亮点等问题，提高了产品合格率。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种阵列基板，其特征在于，包括：
薄膜晶体管；
平坦层，覆盖所述薄膜晶体管；
开孔，开设于所述平坦层对应所述薄膜晶体管的漏极处，所述开孔底部保留部分平坦层形成平坦层薄膜；
第一金属层，位于所述平坦层上；
第一绝缘层，覆盖所述第一金属层及所述开孔；及
第二金属层，位于所述第一绝缘层上，且所述第二金属层通过部分贯穿的所述平坦层薄膜与所述漏极电连接；
所述阵列基板还包括依次设置在所述平坦层与所述第一金属层之间的第二绝缘层、第三金属层及第三绝缘层，所述第二绝缘层形成在所述平坦层上，所述第三金属层形成在所述第二绝缘层上，所述第三绝缘层形成在所述第三金属层上。
2.如权利要求1所述的阵列基板，其特征在于，所述第一金属层为下电极，所述第二金属层为像素电极，所述第三金属层为触控电路。
3.如权利要求1所述的阵列基板，其特征在于，所述第一金属层和所述第二金属层为氧化铟锡，所述平坦层为有机光阻。
4.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管包括：
衬底基板；
缓冲层，覆盖所述衬底基板；
半导体层，覆盖部分所述缓冲层，所述半导体层上设置源极和漏极；
栅极绝缘层，覆盖所述半导体层和部分所述缓冲层，所述栅极绝缘层上设置栅极；
介质层，覆盖所述栅极绝缘层和所述栅极，所述源极及所述漏极贯穿所述介质层与所述平坦层连接。
5.一种阵列基板的制造方法，其特征在于，所述方法包括：
形成薄膜晶体管；
在薄膜晶体管上形成平坦层，所述平坦层覆盖所述薄膜晶体管；
在所述平坦层对应所述薄膜晶体管的漏极处形成开孔，且所述开孔与所述漏极不连接；
在所述平坦层上形成第二绝缘层；
在所述第二绝缘层上形成第三金属层；
在所述第三金属层上形成第三绝缘层；
在所述平坦层及所述开孔上形成第一金属层；
在所述第一金属层上形成第一绝缘层；
对所述开孔进行蚀刻以暴露所述漏极；及
在所述第一绝缘层上形成第二金属层，使所述第二金属层通过所述开孔与所述漏极电连接，所述第一金属层为下电极，所述第二金属层为像素电极，所述第三金属层为触控电路。
6.如权利要求5所述的阵列基板的制造方法，其特征在于，所述第一金属层和所述第二金属层为氧化铟锡，所述平坦层为有机光阻。
7.如权利要求5所述的阵列基板的制造方法，其特征在于，所述形成薄膜晶体管包括：
提供衬底基板；
形成于所述衬底基板上的缓冲层；
形成于部分所述缓冲层上的半导体层，所述半导体层上设置源极和漏极；
形成于所述半导体层和部分所述缓冲层的栅极绝缘层；
形成于所述栅极绝缘层上的栅极；
覆盖所述栅极绝缘层和所述栅极的介质层，所述源极及所述漏极贯穿所述介质层与所述平坦层连接。
CN201810129983.7A 2018-02-08 2018-02-08 阵列基板及其制造方法 Active CN108400140B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810129983.7A CN108400140B (zh) 2018-02-08 2018-02-08 阵列基板及其制造方法
PCT/CN2018/096925 WO2019153661A1 (zh) 2018-02-08 2018-07-25 阵列基板及其制造方法
US16/147,880 US10901282B2 (en) 2018-02-08 2018-10-01 Thin film transistor substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810129983.7A CN108400140B (zh) 2018-02-08 2018-02-08 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN108400140A CN108400140A (zh) 2018-08-14
CN108400140B true CN108400140B (zh) 2020-05-05

Family

ID=63096393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810129983.7A Active CN108400140B (zh) 2018-02-08 2018-02-08 阵列基板及其制造方法

Country Status (2)

Country Link
CN (1) CN108400140B (zh)
WO (1) WO2019153661A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725240B (zh) * 2020-06-10 2023-04-18 武汉华星光电半导体显示技术有限公司 薄膜晶体管电极及其制造方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489824A (zh) * 2013-09-05 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
CN105590896A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741976B1 (ko) * 2005-08-25 2007-07-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
CN105785676B (zh) * 2016-04-29 2018-12-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN107068897B (zh) * 2017-01-18 2018-12-14 京东方科技集团股份有限公司 一种顶发光型oled显示面板及显示装置
CN107316839B (zh) * 2017-06-30 2020-06-23 上海天马微电子有限公司 一种阵列基板的制作方法、阵列基板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489824A (zh) * 2013-09-05 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
CN105590896A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板

Also Published As

Publication number Publication date
WO2019153661A1 (zh) 2019-08-15
CN108400140A (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
US11592699B2 (en) Backplane substrate including in-cell type touch panel, liquid crystal display device using the same, and method of manufacturing the same
US9759966B2 (en) Array substrate and method of manufacturing the same, and display device
CN107452757B (zh) 一种显示面板、其制作方法及显示装置
CN107195663B (zh) Amoled显示面板结构
CN113257840A (zh) 显示设备
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
KR102089244B1 (ko) 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
US11121226B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
US9443875B2 (en) Manufacturing method for an array substrate that can avoid electrical leakage of thin film transistors
CN105068373A (zh) Tft基板结构的制作方法
CN107565049A (zh) Amoled显示面板及其制备方法
CN104716147A (zh) 一种tft阵列基板及其制备方法、显示装置
CN106328715A (zh) 薄膜晶体管及其制作方法
US10670933B2 (en) Active matrix substrate, method for producing same, and display device
CN105810695A (zh) 阵列基板及显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
CN108305879B (zh) 薄膜晶体管阵列基板及制作方法和显示装置
US20110084278A1 (en) Thin film transistor and method for fabricating the same
WO2018108069A1 (zh) 显示装置及其制造方法
US11347334B2 (en) Array substrate, method for fabricating the same, and display device
CN116072682A (zh) 阵列基板、显示面板及阵列基板的其制备方法
CN108400140B (zh) 阵列基板及其制造方法
US11329074B2 (en) Array substrate, manufacturing method thereof, and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant