[go: up one dir, main page]

CN105359632A - 布线基板以及电子装置 - Google Patents

布线基板以及电子装置 Download PDF

Info

Publication number
CN105359632A
CN105359632A CN201480037065.1A CN201480037065A CN105359632A CN 105359632 A CN105359632 A CN 105359632A CN 201480037065 A CN201480037065 A CN 201480037065A CN 105359632 A CN105359632 A CN 105359632A
Authority
CN
China
Prior art keywords
conductor
notch
electrode
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480037065.1A
Other languages
English (en)
Other versions
CN105359632B (zh
Inventor
村上健策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN105359632A publication Critical patent/CN105359632A/zh
Application granted granted Critical
Publication of CN105359632B publication Critical patent/CN105359632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

本发明的布线基板(1)具备：具有包含缺口部(12)的侧面的绝缘基体(11)；设于缺口部(12)的内面的电极(13)；和设于绝缘基体(11)的内部或表面、经由连接导体(14)与电极(13)连接的布线导体(15)，缺口部(12)的宽度大于深度，连接导体(14)在缺口部(12)的宽度方向的端部与电极(13)连接。另外，本发明的电子装置具备：上述的布线基板(1)；和搭载于该布线基板(1)的上表面的电子部件(2)。

Description

布线基板以及电子装置
技术领域
本发明涉及布线基板以及电子装置。
背景技术
以往，在布线基板中，在绝缘基体的内部或表面设置布线导体，另外从绝缘基体的侧面到下表面设置缺口部，并在其内面设置与布线导体连接的电极。在将包含这样的布线基板的电子装置与外部的电路基板接合的情况下，经由钎焊料将布线基板的电极与外部的电路基板的电极焊盘等接合。
在先技术文献
专利文献
专利文献1：JP特开平5-183066号公报
发明的概要
发明要解决的课题
近年来，不断推进电子装置的小型化，但为了抑制钎焊料所引起的相对于外部的电路基板的布线基板的接合强度的降低，例如要求相对于布线基板中的缺口部(电极)的深度而基板的边方向的长度(宽度)较大。
但是，在构成布线基板的绝缘基体由陶瓷形成的情况下，在布线基板的制造时，例如在对陶瓷生片层叠体进行层叠并加压的情况下，存在顶视观察下缺口部的中央部向缺口部的内侧方向突出那样变形的情况，布线导体与电极之间会成为断线或电阻异常，在电子部件为发光装置的情况下，存在成为不是正常进行发光的装置的可能性。
发明内容
用于解决课题的手段
本发明的布线基板具备：具有包含缺口部的侧面的绝缘基体；设于所述缺口部的内面的电极；和设于所述绝缘基体的内部或表面、经由连接导体与所述电极连接的布线导体，所述缺口部的宽度大于深度，所述连接导体在所述缺口部的宽度方向的端部与所述电极连接。
本发明的电子装置包含：上述构成的布线基板、和搭载于该布线基板的电子部件。
发明的效果
本发明的布线基板具备：具有包含缺口部的侧面的绝缘基体；设于缺口部的内面的电极；和设于绝缘基体的内部或表面、经由连接导体与电极连接的布线导体，缺口部的宽度大于深度，连接导体在缺口部的宽度方向的端部与电极连接，因此，即使在布线基板的制造时，在陶瓷生片层叠体中在顶视观察下缺口部的中央部向缺口部的内侧方向突出那样地变形，在变形小的部分即缺口部的宽度方向的端部也会将连接导体和电极连接，因此连接导体和电极难以切断。因此，布线导体和电极不会成为断线或电阻异常，在电子部件是发光装置的情况下，能良好地进行发光。
本发明的电子装置通过具有上述构成的布线基板而能提升电气可靠性以及电气特性。
附图说明
图1(a)是表示本发明的第1实施方式中的电子装置的顶视图，(b)是(a)的底视图。
图2(a)是图1(a)所示的电子装置的A-A线的截面图，(b)是图1(a)所示的电子装置的B-B线的截面图。
图3(a)是表示图1(a)所示的布线基板的连接导体的顶视透视图，(b)是(a)的A部的主要部分放大顶视透视图。
图4(a)以及(b)是表示本发明的第1实施方式的其他示例布线基板中的缺口部的周围的主要部分放大内部顶视透视图。
图5(a)是表示本发明的第2的实施方式中的电子装置的顶视图，(b)是(a)的底视图。
图6(a)是图5(a)所示的电子装置的A-A线的截面图，(b)是图5(a)所示的电子装置的B-B线的截面图。
图7(a)是表示图5(a)所示的布线基板的连接导体的顶视透视图，(b)是(a)的A部的主要部分放大顶视透视图。
图8(a)以及(b)是表示本发明的第2的实施方式的其他示例布线基板中的缺口部的周围的主要部分放大顶视透视图。
具体实施方式
参考附图来说明本发明的几个例示性的实施方式。
(第1实施方式)
本发明的第1实施方式中的电子装置如图1以及图2所示那样，包含布线基板1、和设于布线基板1的上表面的电子部件2。电子装置例如安装在构成电子部件模块的电路基板上。
布线基板1包含：具有包含缺口部12的侧面的绝缘基体11；设于缺口部12的内面的电极13；和设于绝缘基体11的内部或表面、经由连接导体14与电极13连接的布线导体15。缺口部12的宽度大于深度，连接导体14在缺口部12的宽度方向的端部与电极13连接。在图1～图4以及后述的图5～图8中，将电子装置安装在假想的xyz空间中的xy平面。在图1～图4以及后述的图5～图8中，所谓上方向，是指假想的z轴的正方向。另外，在图1～图4以及后述的图5～图8所示的示例中，所谓缺口部12的宽度方向，是顶视观察下沿着设置缺口部12的绝缘基体11的外边的方向(y方向)，所谓缺口部12的深度方向，是顶视观察下与设置缺口部12的绝缘基体11的外边正交的方向(x方向)。
绝缘基体11由多个绝缘层11a构成，具有包含电子部件2的搭载区域的上表面，在顶视观察下具有矩形的板状的形状。绝缘基体11作为用于支承电子部件2的支承体发挥功能，在上表面中央部的搭载区域上经由低熔点钎焊料或导电性树脂等的接合剂将电子部件2粘结、固定。
绝缘基体11例如能使用氧化铝质烧结体(氧化铝陶瓷)、氮化铝质烧结体、莫来石质烧结体或玻璃陶瓷烧结体等陶瓷。
如果绝缘基体11例如由氧化铝质烧结体构成的情况下，在氧化铝、氧化硅、氧化镁以及氧化钙等的原料粉末中添加混合适当的有机粘合剂以及溶剂等，并作出泥浆状，将其用刮刀法或压延辊(calenderroll)法等成形为薄片状，得到陶瓷生片，然后，对陶瓷生片施予适当的冲孔加工并将其多片层叠，在高温(约1600℃)下进行烧成，由此制作该绝缘基体11。
缺口部12设置在绝缘基体11的侧面。在图1、图3以及图4所示的示例中，缺口部12在顶视观察下形成为角部为圆弧状的矩形状。另外，缺口部12也可以在顶视观察下为半椭圆形状或半长圆形状，或者为有多个阶梯的矩形状。缺口部12沿着绝缘基体11的外边方向较长地形成，宽度大于深度。缺口部12既可以从绝缘基体11的一方主面设置到另一方主面，也可以如图1～图3所示的示例那样，从绝缘基体11的侧面的中途设置到主面。在绝缘基体11用的陶瓷生片的一些陶瓷生片用激光加工或用金属模的冲孔加工等形成成为缺口部12的贯通孔，由此形成这样的缺口部12。
电极13设置在缺口部12的内面，与绝缘基体11的下表面的外部电极13a连接。另外，若将电极13设置在缺口部12的内面当中的端部，则即使在布线基板1的制造时，在陶瓷生片层叠体在顶视观察下缺口部12的中央部向缺口部12的内侧方向突出那样变形，也能在变形小的部分即缺口部12的宽度方向的端部将连接导体14和电极13可靠地连接，优选。另外，电极13也可以在与连接导体14的连接部在顶视观察下包围缺口部12地延伸出0.05～0.1mm程度。布线导体15设置在绝缘基体11的表面以及内部。布线导体15的一端部被导出在绝缘基体11的表面，布线导体15的另一端部经由连接导体14与电极13电连接。电极13、外部电极13a、连接导体14以及布线导体15用于将搭载于布线基板1的电子部件2和外部的电路基板电连接。布线导体15包含设于绝缘基体11的表面或内部的布线导体、和贯通构成绝缘基体11的绝缘层11a来将位于上下的布线导体彼此电连接的贯通导体。
在电极13、外部电极13a、连接导体14以及布线导体15中能使用钨(W)、钼(Mo)、锰(Mn)、银(Ag)或铜(Cu)等金属材料。例如，如果绝缘基体11由氧化铝质烧结体构成的情况下，预先用丝网印刷法将在W、Mo或Mn等高熔点金属粉末中添加混合适当的有机粘合剂以及溶媒等而得到的导体膏在成为绝缘基体11的陶瓷生片印刷涂布成给定的图案，并和成为绝缘基体11的陶瓷生片同时进行烧成，由此将所述导体膏粘附形成在绝缘基体11的所定位置。在布线导体15是贯通导体的情况下，通过用金属模或冲压机的冲孔加工或者激光加工在生片形成贯通孔，用印刷法在该贯通孔填充布线导体15用的导体膏，由此形成布线导体15。将电极13用的导体膏印刷涂布在成为缺口部12的贯通孔的内面的区域，由此形成电极13。
连接导体14可以如图3所示的示例那样，比布线导体15宽度宽，连接导体14在缺口部12的宽度方向的端部与电极13连接。如此，若连接导体14比布线导体15宽度宽，则布线导体15与电极13间的电阻变小，因此优选。在此，若将连接导体14的宽度设为W1，将布线导体15的宽度设为W2，设为W1≥1.5W2，则在布线基板1的制造时，即使在陶瓷生片层叠体中顶视观察下缺口部12的中央部向缺口部12的内侧方向突出那样变形，在变形小的部分即连接导体14的宽度方向的端部也会将连接导体14和布线导体15可靠地连接，更难被切断。另外，如图3以及后述的图7、图8所示的示例那样，若连接导体14变得宽度宽，则不仅在缺口部12的宽度方向的端部，在变形比较小的缺口部12的宽度方向的端部近旁的中央部侧也能将连接导体14和电极13连接，因此优选。其结果，能使电极13和连接导体14的电连接以及连接导体14和布线导体15的电连接更良好。
另外，也可以如图4所示的示例那样，将电极13设置在缺口部12的内面当中的端部，将连接导体14在与电极13的连接部形成得和电极13的宽度同等的宽度。并且，连接导体14也可以如图4(a)所示的示例那样，在布线导体15与电极13之间宽度相同，也可以如图4(b)所示的示例那样，在从与电极13的连接部到与布线导体15的连接部，宽度逐渐变小。如此，通过将电极13设置在缺口部12的内面当中的端部，连接导体14具有和电极13的宽度同等的宽度，由此在布线基板1的制造时，即使陶瓷生片层叠体中顶视观察下缺口部12的中央部向缺口部12的内侧方向突出那样变形，在成为变形小的部分的缺口部12的宽度方向的两端部也会将连接导体14和电极13连接，因此能有效地防止被切断。另外，由于连接导体14变得宽度更加宽，因此不仅在缺口部12的宽度方向的端部，在变形比较小的缺口部12的宽度方向的端部近旁的中央部侧也能将连接导体14和电极13可靠地连接，因此优选。另外，由于连接导体14变得宽度更加宽，因此连接导体14中的电阻变得较小。另外，若从与电极13的连接部到与布线导体15的连接部宽度逐渐变小，则从与电极13的连接部到与布线导体15的连接部中的阻抗难以急激变化，因此优选。
另外，如图4(a)、图5(a)以及后述的图7所示的示例那样，在连接导体14的布线导体15侧宽度变宽的情况下，提升了连接导体14和布线导体15的连接位置的自由度，因此优选。另外，在这些示例中，布线导体15在顶视观察下在连接导体14的宽度方向的中央进行连接。
优选将连接导体14的长度、即连接导体14的从布线导体15侧的端部到缺口部12为止的距离设为0.2mm以上。由此能使电极13和布线导体15的电连接良好。
在电极13、外部电极13a以及布线导体15的露出的表面，通过电镀法粘附镀层。镀层由镍、铜、金或银等耐腐蚀性以及与键合线等的连接构件3的连接性卓越的金属构成，例如依次粘附厚度0.5～5μm程度的镍镀层和0.1～3μm程度的金镀层，或者依次粘附厚度1～10μm程度的镍镀层和0.1～1μm程度的银镀层。由此能有效地抑制电极13以及布线导体15腐蚀，并能使布线导体15和电子部件2的固着稳固，使布线导体15和键合线等的连接构件3的接合稳固，另外使电极13以及外部电极13a和外部的电路基板的布线的接合稳固。另外，在成为电子部件2的搭载的布线导体15上，也可以通过粘附厚度10～80μm程度的铜镀层来使电子部件2的热易于良好地散热。
布线基板1能通过在上表面搭载电子部件2来制作电子装置。搭载于布线基板1的电子部件2是IC芯片或LSI芯片等半导体元件、发光元件、水晶振子或压电振子等压电元件以及各种传感器等。例如，在电子部件2是倒装芯片型的半导体元件的情况下，通过经由焊料突块、金突块或者导电性树脂(各向异性导电树脂等)等连接构件3将半导体元件的电极和布线导体15电气以及机械连接，来将半导体元件搭载在布线基板1。另外，例如在电子部件2是引线键合型的半导体元件的情况下，在将半导体元件通过接合构件固定在电子部件搭载区域后，经由键合线等连接构件3将半导体元件的电极和布线导体15电连接，由此将半导体元件搭载在布线基板1。另外，在布线基板1，也可以搭载多个电子部件2，也可以根据需要搭载电阻元件或电容元件等小型的电子部件。另外，根据需要，通过由树脂或玻璃等构成的密封件4、由树脂或玻璃、陶瓷、金属等构成的盖体等来密封电子部件2。
根据本实施方式的布线基板1，包含：具有包含缺口部12的侧面的绝缘基体11；设于缺口部12的内面的电极13；和设于绝缘基体11的内部或表面、经由连接导体14与电极13连接的布线导体15，缺口部12的宽度大于深度，连接导体14在缺口部12的宽度方向的端部与电极13连接，因此在布线基板1的制造时，即使在陶瓷生片层叠体中在顶视观察下缺口部12的中央部向缺口部12的内侧方向突出那样变形，在变形小的部分即缺口部12的宽度方向的端部也将连接导体14和电极13连接，因此难以被切断。因此，布线导体15和电极13不会成为断线或电阻异常，在电子部件2是发光装置的情况下，能效率良好地进行发光。
本发明中的布线基板1能适于在绝缘层11a的厚度以及绝缘基体11的厚度薄的布线基板1中使用，能良好地谋求薄型化的布线基板1中的电连接。
根据本实施方式的电子装置，由于具有上述构成的布线基板1、和搭载于布线基板1的电子部件2，因此能提升电气可靠性以及电气特性。
(第2的实施方式)
接下来，参考图5～图8来说明本发明的第2的实施方式的电子装置。
在本发明的第2的实施方式中的电子装置中，和上述的第1实施方式的电子装置的不同点在于，如图5～图8所示的示例那样，连接导体14具有从布线导体15侧向缺口部12侧形成的狭缝14a。另外，作为其他的不同点在于，缺口部12是有阶梯的矩形状、和绝缘基体11具有腔16。
根据第2的实施方式中的布线基板，由于连接导体14具有从布线导体15侧形成到缺口部12侧的狭缝14a，因此即使在布线基板1的制造时，在陶瓷生片层叠体中在顶视观察下缺口部12的中央部向缺口部12的内侧方向突出那样变形，而假设顶视观察下在连接导体14的宽度方向的中央部发生断线，也会抑制断线扩展到狭缝14a的外侧，因此优选。另外，在连接导体14如图5～图8所示的示例那样配置在绝缘层11a之间的情况下，在对陶瓷生片进行层叠并加压时，由于夹着连接导体14用的导体膏在狭缝14a的部分使陶瓷生片彼此接触，并且施加在连接导体14用的导体膏的应力被分散，因此在缺口部12的周围能使绝缘层11a彼此的层叠良好，并能使电极13和布线导体15的电连接良好。
另外，由于如图7、图8(b)所示的示例那样，连接导体14在与缺口部12的宽度方向的中央部对应的部分具有狭缝14a，因此即使在布线基板1的制造时，在陶瓷生片层叠体中在顶视观察下缺口部12的中央部向缺口部12的内侧方向突出那样变形，也难以在与缺口部12的中央部对应的部分的狭缝14a的外侧发生断线，因此优选。
在第2的实施方式的布线基板1中，在连接导体14具有狭缝14a的情况下，连接导体14的宽度表示除了狭缝14a以外的区域中的连接导体14的宽度的合计。另外，优选连接导体14的狭缝14a间的宽度比布线导体15的宽度宽。
另外，在形成多个狭缝14a的情况下，若如图5、图7所示的示例那样狭缝14a的宽度配置成为均等，则在布线基板1的制造时，在陶瓷生片层叠体中，在缺口部12的周围的连接导体14，层叠时的应力难以偏倚，能使绝缘层11a彼此的层叠良好。
另外，连接导体14也可以如图8所示的示例那样，和第1实施方式同样地，从与电极13的连接部到与布线导体15的连接部，宽度逐渐变小。在该情况下，优选在狭缝14a的宽度中，也是从与电极13的连接部到与布线导体15的连接部的方向逐渐变小。
另外，绝缘基体11如图5所示的示例那样具有包含腔16的上表面。通过对陶瓷生片进行激光加工或基于金属模的冲孔加工等，在多个陶瓷生片形成成为腔16的贯通孔，这些陶瓷生片层叠在未形成贯通孔的陶瓷生片，由此形成这样的腔16。另外，在绝缘基体11的厚度较薄的情况下，由于若在层叠陶瓷生片之后通过激光加工或基于金属模的冲孔加工等形成腔16用的贯通孔，则能精度良好地进行加工，因此优选。
另外，若如图5～图7所示的示例那样，连接导体14以及狭缝14a延伸出到腔16的底面那样形成，则和形成1个大宽度的连接导体14的情况比较，由于在将成为绝缘层11a的陶瓷生片层叠并加压时，夹着连接导体14用的导体膏在狭缝14a的部分使陶瓷生片彼此接触，并分散了施加在连接导体14用的导体膏的应力，因此使腔16的底面与内壁面的在角部的绝缘层11a间的层叠良好，能作出气密性卓越的布线基板1，并且与形成1个小宽度的布线导体15的情况比较，由于在将成为绝缘层11a的陶瓷生片层叠并加压时，抑制了腔16的底面与内壁面的在角部的布线导体15的断线，因此能使电极13和布线导体15的电连接良好。
在腔16是用于搭载发光元件的空间的情况下，优选腔16的内侧面与腔16的底面所成的角度θ为钝角，特别优选为110度～145度。若将角度θ设在这样的范围，则容易通过冲孔加工稳定且效率良好地形成成为腔16的贯通孔的内侧面，易于将使用该布线基板1的发光装置小型化。另外，能使发光元件发出的光向外部良好地辐射。具有这样的角度θ的内侧面的腔16，使用将冲头的直径与凹模的孔的直径的余隙设定得较大的冲孔金属模对陶瓷生片进行冲孔而形成。即，通过相对于冲孔金属模的冲头的直径将凹模的孔的直径的余隙设定得较大，在从主面侧向另一方主面侧对陶瓷生片冲孔时，生片从与冲头的接触面的边缘向与凹模的孔的接触面的边缘被剪断，将贯通孔的直径形成得从主面侧向另一方主面侧扩大。这时，通过根据陶瓷生片的厚度等来设定冲头的直径与凹模的孔的直径的余隙，能调节形成在陶瓷生片的贯通孔的内侧面的角度。这样的冲孔方法由于仅用冲孔加工就能将腔16的内侧面和腔16的底面所成的角度θ设定成所期望的角度，因此生产性高。
另外，也可以在通过用冲头的直径与凹模的孔的直径的余隙小的冲孔金属模的加工形成角度θ为约90度的贯通孔后，用圆锥台形状或角锥台形状的模推抵贯通孔的内侧面，由此形成上述那样的从一方的主面侧向另一方的主面侧扩大的具有角度θ的贯通孔。在这样的情况下，能更加精度良好地调整腔16的内侧面和腔16的底面所成的角度θ。
在布线基板1具有绝缘基体11，该绝缘基体11具有包含搭载例如发光元件的腔16的上表面的情况下，也可以在腔16的内壁面设置用于使发光元件所发出的光反射的反射层。反射层例如具有设于腔16的内壁面的金属导体层、和粘附在金属导体层上的镀层。金属导体层能用和电极13以及布线导体15同样的材料以及方法形成。
例如在布线基板1搭载发光元件的情况下，优选在金属导体层的最外表面粘附银镀层，在电极13、外部电极13a以及布线导体15的最外表面粘附金镀层。这是因为，金镀层与银镀层相比，在与电子部件2、连接构件3以及外部的电路基板的布线的接合性上更卓越，银镀层与金镀层相比，对光的反射率更高。另外，也可以将布线导体15与金属导体层的最外表面设为银和金的合金镀层，例如银和金的完全固溶的合金镀层。
本发明并不限定于上述的实施方式的示例，能进行种种变更。在上述的示例中，缺口部12、电极13以及外部电极13a示出在绝缘基体11的对置的2边分别各设置1个的示例，但也可以是在绝缘基体11的4边全都设置缺口部12、电极13以及外部电极13a的布线基板1，还可以是在各个边设置多个缺口部12、电极13以及外部电极13a的布线基板1。
另外，如图5所示的示例那样，布线基板1也可以具有电子部件搭载层17或中央端子18等布线以外的导体。例如，这些导体能用和上述的电极13、外部电极13a以及布线导体15同样的材料以及方法制作，在露出的表面粘附和电极13以及布线导体15同样的镀层。电子部件搭载层17例如用在电子部件2的搭载用途中，中央端子18例如和电极13同样地用在与外部的电路基板的接合中。
另外，在上述的示例中，电极13延伸到绝缘基体11的下表面侧，但也可以延伸到绝缘基体11的上表面侧。在这样的情况下，由于能在布线基板1的上表面设置外部电极13a来与外部的电路基板接合，因此能在布线基板1的下表面侧的整面接合热传导率高于绝缘基体11的热传导率的构件来提升布线基板1的散热性。作为热传导率高于绝缘基体11的热传导率的材料，例如能举出铜(Cu)、铜-钨(Cu-W)或铝(A1)等金属材料。另外，在绝缘基体11由氧化铝质烧结体构成的情况下，能举出由氮化铝质烧结体构成的绝缘材料等。
另外，布线基板1既可以是在绝缘基体11形成贯通孔、在该贯通孔嵌合散热性比搭载电子部件2的绝缘基体11的散热性更卓越的金属构件并使其与绝缘基体11接合的布线基板1，也可以是绝缘基体11的内部在顶视观察下与搭载电子部件2的区域重合的区域埋设散热性比绝缘基体11的散热性更卓越的金属构件的布线基板1。
另外，在上述的示例中，在布线基板1搭载1个电子部件2，但也可以是搭载多个电子部件2的布线基板1。
另外，布线基板1也可以以多个布线基板的形态制作。

Claims (6)

1.一种布线基板，其特征在于，具备：
绝缘基体，其具备包含缺口部的侧面；
电极，其设于所述缺口部的内面；和
布线导体，其设于所述绝缘基体的内部或表面，经由连接导体与所述电极连接，
所述缺口部的宽度大于深度，
所述连接导体在所述缺口部的宽度方向的端部与所述电极连接。
2.根据权利要求1所述的布线基板，其特征在于，
所述连接导体比所述布线导体的宽度宽。
3.根据权利要求1所述的布线基板，其特征在于，
所述电极设置在所述缺口部的内面当中的端部，
所述连接导体具有与所述电极的宽度同等的宽度。
4.根据权利要求1所述的布线基板，其特征在于，
从与所述电极的连接部到与所述布线导体的连接部，所述连接导体的宽度逐渐变小。
5.根据权利要求1所述的布线基板，其特征在于，
所述连接导体具有从所述布线导体侧向所述缺口部侧形成的狭缝。
6.一种电子装置，其特征在于，具备：
权利要求1所述的布线基板；和
搭载于该布线基板的电子部件。
CN201480037065.1A 2013-10-23 2014-10-23 布线基板以及电子装置 Active CN105359632B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-220260 2013-10-23
JP2013220260 2013-10-23
PCT/JP2014/078226 WO2015060387A1 (ja) 2013-10-23 2014-10-23 配線基板および電子装置

Publications (2)

Publication Number Publication Date
CN105359632A true CN105359632A (zh) 2016-02-24
CN105359632B CN105359632B (zh) 2018-02-06

Family

ID=52992975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480037065.1A Active CN105359632B (zh) 2013-10-23 2014-10-23 布线基板以及电子装置

Country Status (5)

Country Link
US (1) US9704791B2 (zh)
EP (1) EP3062590B1 (zh)
JP (1) JP6140834B2 (zh)
CN (1) CN105359632B (zh)
WO (1) WO2015060387A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622300A (zh) * 2017-05-26 2019-12-27 京瓷株式会社 电子部件搭载用基板、电子装置以及电子模块

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463476B (zh) * 2014-04-22 2019-07-16 京瓷株式会社 布线基板、电子装置以及电子模块
US11216869B2 (en) 2014-09-23 2022-01-04 Snap Inc. User interface to augment an image using geolocation
WO2018097313A1 (ja) * 2016-11-28 2018-05-31 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6696567B2 (ja) * 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品
US11742278B2 (en) * 2018-12-26 2023-08-29 Kyocera Corporation Wiring substrate, electronic device, and electronic module
EP4213197A1 (en) * 2022-01-12 2023-07-19 Nexperia B.V. A semiconductor package substrate made from non-metallic material and a method of manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098423A (ja) * 1995-06-16 1997-01-10 Murata Mfg Co Ltd 回路基板およびその製造方法
JPH10163591A (ja) * 1996-11-29 1998-06-19 Toshiba Corp プリント配線板
CN1578586A (zh) * 2003-07-24 2005-02-09 日本电气株式会社 柔性衬底和电子设备
CN101155467A (zh) * 2006-09-27 2008-04-02 日东电工株式会社 布线电路基板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2977049B2 (ja) 1991-02-27 1999-11-10 国際電気株式会社 面実装用電子機能回路装置
US5637916A (en) * 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
JPH1093213A (ja) * 1996-09-09 1998-04-10 Toshiba Lighting & Technol Corp 回路基板、回路装置および装置
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
EP1058307A1 (en) * 1999-06-03 2000-12-06 Alps Electric Co., Ltd. Electronic unit effectively utilizing circuit board surface
WO2004001837A2 (en) * 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
JP5355246B2 (ja) * 2009-06-25 2013-11-27 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
JP5404312B2 (ja) * 2009-07-29 2014-01-29 京セラ株式会社 電子装置
WO2012060121A1 (ja) * 2010-11-02 2012-05-10 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
CN104412722B (zh) * 2012-12-27 2018-05-22 京瓷株式会社 布线基板、电子装置以及发光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098423A (ja) * 1995-06-16 1997-01-10 Murata Mfg Co Ltd 回路基板およびその製造方法
JPH10163591A (ja) * 1996-11-29 1998-06-19 Toshiba Corp プリント配線板
CN1578586A (zh) * 2003-07-24 2005-02-09 日本电气株式会社 柔性衬底和电子设备
CN101155467A (zh) * 2006-09-27 2008-04-02 日东电工株式会社 布线电路基板及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622300A (zh) * 2017-05-26 2019-12-27 京瓷株式会社 电子部件搭载用基板、电子装置以及电子模块
CN110622300B (zh) * 2017-05-26 2024-03-12 京瓷株式会社 电子部件搭载用基板、电子装置以及电子模块

Also Published As

Publication number Publication date
JPWO2015060387A1 (ja) 2017-03-09
WO2015060387A1 (ja) 2015-04-30
US20160372407A1 (en) 2016-12-22
EP3062590B1 (en) 2021-01-27
EP3062590A4 (en) 2017-05-24
CN105359632B (zh) 2018-02-06
US9704791B2 (en) 2017-07-11
JP6140834B2 (ja) 2017-05-31
EP3062590A1 (en) 2016-08-31

Similar Documents

Publication Publication Date Title
CN105359632B (zh) 布线基板以及电子装置
CN104335345B (zh) 布线基板以及电子装置
CN106463476B (zh) 布线基板、电子装置以及电子模块
CN104412722B (zh) 布线基板、电子装置以及发光装置
CN107785327B (zh) 电子部件搭载用基板、电子装置以及电子模块
CN104956781B (zh) 布线基板以及电子装置
CN107615893B (zh) 布线基板、电子装置以及电子模块
JPWO2017188253A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JPWO2018097313A1 (ja) 配線基板、電子装置および電子モジュール
CN110291628B (zh) 布线基板、电子装置及电子模块
CN110326101B (zh) 布线基板、电子装置及电子模块
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant