[go: up one dir, main page]

CN105118776A - 制备高性能tft的方法 - Google Patents

制备高性能tft的方法 Download PDF

Info

Publication number
CN105118776A
CN105118776A CN201510378906.1A CN201510378906A CN105118776A CN 105118776 A CN105118776 A CN 105118776A CN 201510378906 A CN201510378906 A CN 201510378906A CN 105118776 A CN105118776 A CN 105118776A
Authority
CN
China
Prior art keywords
metal level
high performance
performance tft
layer
preparing high
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510378906.1A
Other languages
English (en)
Inventor
付超超
吴东平
王言
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201510378906.1A priority Critical patent/CN105118776A/zh
Publication of CN105118776A publication Critical patent/CN105118776A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及晶体管制造领域，公开了一种制备高性能TFT的方法。本发明中，在活化层上形成金属层且对活化层进行离子掺杂之后，再采用微波退火工艺对掺杂离子进行激活，借助金属层对微波的高吸收作用，提高了微波退火工艺的效率，并且成本低廉，有利于进行量产。

Description

制备高性能TFT的方法
技术领域
本发明涉及薄膜晶体管制造领域，特别涉及一种制备高性能TFT的方法。
背景技术
薄膜晶体管(TFT)广泛应用于显示面板等领域，因其通过淀积与图形化多层薄膜于绝缘衬底上而形成具有电学性能的晶体管而得名。
早期薄膜晶体管主要使用非晶硅作为活化层。消费电子的迅速发展对TFT的性能有了更高要求。为了使活化层有更高迁移率，需要对非晶硅进行结晶。
对非晶硅的结晶主要通过升温来实现。传统热退火(RTA)需要加热至1000℃，玻璃或者有机材质的衬底无法耐受如此高温，因此现在工业界主要使用的结晶方式为激光结晶，以瞬间、局部的高温实现结晶并且避免对衬底造成损坏。然而，激光退火设备成本较高，不利于进行大范围的量产。
此外，在形成薄膜晶体管时，需要对有源区进行离子注入掺杂。在离子注入掺杂之后，大部分杂质原子并未处在有效的晶格位置上，其可能填充在晶格之间(形成填隙原子)，也可能聚集在晶粒边界，为了使其位于有效的晶格位置上，因此需要热处理使杂质原子进入有效的晶格位置，该过程称为杂志激活。通常情况下，业界主要使用快速热退火或者炉管退火的方式进行杂质的激活，耗时较长(通常为几小时)。
发明内容
本发明的目的在于提供一种制备高性能TFT的方法，能够在成本较低的情况下，快速实现退火，提供退火工艺的效率。
为解决上述技术问题，本发明的实施方式提供了一种制备高性能TFT的方法，包含步骤：
提供衬底，在所述衬底上依次形成活化层、介质层和图形化的金属层；
对所述活化层进行离子掺杂；
采用微波退火工艺进行处理，激活掺杂在所述活化层的离子。
本发明实施方式相对于现有技术而言，在活化层上形成金属层且对活化层进行离子掺杂之后，再采用微波退火工艺对掺杂离子进行激活，借助金属层对微波的高吸收作用，提高了微波退火工艺的效率，并且成本低廉，有利于进行量产。
可选的，在所述的制备高性能TFT的方法中，所述图形化的金属层形成步骤包括：
在所述介质层上形成金属层；
在所述金属层上涂覆光阻，并对所述光阻进行曝光和显影，形成图形化的光阻；
使用干法或湿法工艺刻蚀所述金属层，形成图形化的金属层。
可选的，在所述的制备高性能TFT的方法中，所述图形化的金属层形成步骤包括：
在所述介质层上使用带有图形的硬掩膜淀积金属，直接形成图形化的金属层。
可选的，在所述的制备高性能TFT的方法中，所述图形化的金属层形成步骤包括：
在所述介质层上形成金属层；
使用聚焦离子束直接对所述金属层进行刻蚀，形成图形化的金属层。
可选的，在所述的制备高性能TFT的方法中，所述图形化的金属层形成步骤包括：
在所述介质层上涂覆光阻；
对所述光阻进行曝光和显影，形成图案化的光阻；
在所述图案化的光阻及介质层上形成金属层；
采用剥离技术形成图案化的金属层。
若之前未对活化层进行结晶处理时，可以采用如上所述的剥离技术(负胶Liftoff技术)形成图案化金属层，有利于满足TFT的不同制备工艺。
可选的，在所述的制备高性能TFT的方法中，在形成所述金属层之后，采用微波退火工艺使所述活化层结晶。
在形成金属层后，即采用微波退火工艺对活化层进行结晶处理，由于金属层尚未被图案化，其对微波的吸收更好，能够大幅提高微波退火工艺对活化层进行结晶的效率。
可选的，在所述的制备高性能TFT的方法中，所述金属层材质为Mo、Al或重掺杂多晶硅。
可选的，在所述的制备高性能TFT的方法中，在形成介质层之后，形成图案化金属层之前，进行沟道注入，对所述活化层进行掺杂。进行沟道掺杂用于调整器件阈值电压。
可选的，在所述的制备高性能TFT的方法中，在图案化金属层形成之后，进行源漏注入。
可选的，在所述的制备高性能TFT的方法中，所述活化层为非晶硅。
可选的，在所述的制备高性能TFT的方法中，所述活化层采用物理或化学工艺形成，所述物理工艺为溅射或蒸发，所述化学工艺为增强型化学气相沉积。
可选的，在所述的制备高性能TFT的方法中，在形成所述活化层之前，在所述衬底上形成缓冲层，所述活化层形成在所述缓冲层表面。
可选的，在所述的制备高性能TFT的方法中，所述衬底为无机材料或有机材料，所述无机材料为单晶硅或玻璃，所述有机材料为聚酰亚胺或环氧树脂。
附图说明
图1为第一实施例中制备高性能TFT的方法的流程图；
图2至图7为第二实施例中制备高性能TFT的方法。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
本发明的第一实施方式涉及一种制备高性能TFT的方法。具体流程图如图1所示，在本实施例中，制备高性能TFT的方法包括步骤：
S100：提供衬底，在衬底上依次形成活化层、介质层和图形化的金属层；
S200：对活化层进行离子掺杂；
S300：采用微波退火工艺进行处理，激活掺杂在活化层的离子。
在本实施例中提出的一种制备高性能TFT的方法中，在活化层进行离子掺杂之后，如背景技术提及的，需要对掺杂的离子进行退火激活。在本实施例中，在活化层上形成的金属层能够很好吸收微波，借助金属层对微波的高吸收作用，提高微波退火工艺的效率，实现掺杂离子的快速激活，并且微波退火工艺成本低廉，有利于进行量产。
本发明的第二实施方式涉及一种制备高性能TFT的方法。第二实施方式是在第一实施方式上的展开。具体步骤如下：
提供衬底10，在衬底10上形成缓冲层20，活化层30形成在缓冲层20表面，如图2所示。其中，活化层30的材质为非晶硅，而衬底10的材质可以为无机材料或有机材料，无机材料包括单晶硅或玻璃等材质，有机材料为聚酰亚胺或环氧树脂等材质。在某些工艺中，为了使活化层30能够更好的形成在衬底10上，因此，需要在两者之间形成缓冲层20，然而在另一些场合中，活化层30本身就能够很好的形成在衬底10上，因此无需形成缓冲层20。缓冲层20的形成根据不同的工艺要求来决定。活化层30可以采用物理或化学工艺形成，物理工艺为溅射或蒸发等，化学工艺为增强型化学气相沉积等。
在活化层30形成完毕后，接着在活化层30上形成介质层40，如图3所示，介质层40的材质可以为半导体领域常用的绝缘层。
接着，在活化层30上形成图形化的金属层50’，图形化的金属层50’形成步骤包括：
在介质层40上形成金属层50，如图4所示；
在金属层50上涂覆光阻(图未示出)，并对光阻进行曝光和显影，形成图形化的光阻；
接着，使用干法或湿法工艺刻蚀金属层50，形成图形化的金属层50’，如图5所示。
图形化的金属层50’的形成方式有多种，除了使用光阻作为掩膜使用干法或者湿法工艺刻蚀形成之外，还可以是在所述介质层40上使用带有图形的硬掩膜淀积金属，直接形成图形化的金属层50’。此外，还可以是在所述介质层40上形成金属层50；接着使用聚焦离子束直接对所述金属层50进行刻蚀，形成图形化的金属层50’。
其中，采用干法蚀刻或湿法蚀刻工艺刻蚀金属层50，以形成图形化的金属层50’，在后续工艺中，图形化的金属层50’可以作为栅电极。金属层50的材质为Mo、Al等金属，或者是重掺杂多晶硅等具有高导电率材料的半导体材质均可。
在本实施例中，在形成金属层50后，未形成图案化的金属层50’之前，可以执行一次微波退火工艺，使活化层30进行结晶。由于，金属层50对微波具有较高的吸收能力，从而对活化层30有显著的辅助加热作用，极大的提高活化层30的结晶效率，并且成本低廉，易于实现。
接着，对活化层30进行离子掺杂，形成有源区，如图6所示；离子掺杂的工艺与现有技术中的相同，本领域技术人员理应知晓，在此不作赘述。
接着，采用微波退火工艺进行处理，激活掺杂在活化层30的离子，如图7所示；由于图案化的金属层50’对微波具有高吸收能力，从而对其下方活化层30的沟道起到辅助加热的作用，使对沟道内的部分杂质进行激活，使得该部分对微波的吸收增强，发热显著，从而影响到相邻的区域，相当于对相邻区域进行了辅助加热，这样又使得相邻区域被激活，从而激活区域通过这样的方式扩散到整层活化层30之中，达到快速退火的目的。
其中，微波退火工艺可以根据反应腔体的形状、大小、材料等不同，存在不同的设计；例如结合所采用的微波频率以及反应腔体中的电磁波分布的不同，微波退火工艺也可以相应的进行调整，在此不作限定。此外，也可以根据腔体内的电磁波具有特定的空间分布，以及样品的置入对微波的分布等的影响进行相应的调节。微波退火工艺的输入能量，可以根据采用的实际材料情况的不同，可以有很大的变化范围，例如有效功率的变化范围可以是280W～4200W，甚至可以更大。微波退火工艺的时间通常极短，例如可以在数秒甚至1秒以内完成期望的效果，具体时间可以根据工艺需要来决定，在此同样不作限定。
本发明的第三实施方式同样涉及一种制备高性能TFT的方法。第三实施方式与第二实施方式大致相同，主要区别之处在于：在第二实施方式中，在形成金属层50后即执行了一步微波退火工艺，使活化层30进行了结晶，从而形成多晶硅。而在本发明第三实施方式中，一方面采用负胶剥离技术形成图案化的金属层50’，另外一方面省去了在金属层50后执行的微波退火工艺。
在本实施例中，提供衬底，在衬底上形成活化层等均与第二实施例相同，在此不再赘述；其中，主要区别在于图形化的金属层形成步骤包括：
在介质层上涂覆光阻；
对光阻进行曝光和显影，形成图案化的光阻；
在图案化的光阻及介质层上形成金属层；
采用剥离技术形成图案化的金属层。
由于先涂覆了光刻胶，因此在该图案化的金属层的形成方式中并无法对活化层进行微波退火结晶化处理。接着，后续对活化层进行离子掺杂等工艺均与第二实施例相同，接着，采用的微波退火工艺进行处理，激活掺杂在活化层的离子也与第二是实施例相同，具体请参考第二实施例，在此不作赘述；需要指出的是，在采用微波退火工艺激活掺杂的离子时，同时活化层也会实现结晶化，从而实现一步微波退火工艺同时激活离子又使活化层完成结晶化的目的，进一步降低了成本，提高了退火的效率。
本发明的第四实施方式同样涉及一种制备高性能TFT的方法。第四实施方式是在第二实施方式和第三实施方式的基础上做出了改进，主要区别之处在于：在第二实施方式和第三实施方式中，在形成介质层40后即形成了图案化的金属层50’，作为栅电极，而在第四实施方式中，在形成介质层40之后，形成图案化的金属层50’之前，先对活化层30进行沟道注入，即对活化层30进行掺杂。沟道注入用于调整TFT器件的阈值电压，可以根据工艺需要进行选择性执行。此外，通常在图案化的金属层50’之后，也会进行源漏的注入，后续可以由一步微波退火均进行杂质的激活。
由于图案化的金属层50’(栅电极)对微波具有高吸收作用，会对对应面积的沟道有显著的辅助加热作用。因为栅电极对应的沟道部分被栅电极辅助加热，所以该部分杂质先被激活，使得该部分对微波的吸收增强，发热显著，从而影响到相邻的区域，相当于对相邻区域进行了辅助加热，这样又使得相邻区域被激活，从而激活区域通过该种的方式扩散到整层活化层30的材料之中，进而极大的提高了微波退火工艺的效率。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (13)

1.一种制备高性能TFT的方法，其特征在于，包含步骤：
提供衬底，在所述衬底上依次形成活化层、介质层和图形化的金属层；
对所述活化层进行离子掺杂；
采用微波退火工艺进行处理，激活掺杂在所述活化层的离子。
2.根据权利要求1所述的制备高性能TFT的方法，其特征在于，所述图形化的金属层形成步骤包括：
在所述介质层上形成金属层；
在所述金属层上涂覆光阻，并对所述光阻进行曝光和显影，形成图形化的光阻；
使用干法或湿法工艺刻蚀所述金属层，形成图形化的金属层。
3.根据权利要求1所述的制备高性能TFT的方法，其特征在于，所述图形化的金属层形成步骤包括：
在所述介质层上使用带有图形的硬掩膜淀积金属，直接形成图形化的金属层。
4.根据权利要求1所述的制备高性能TFT的方法，其特征在于，所述图形化的金属层形成步骤包括：
在所述介质层上形成金属层；
使用聚焦离子束直接对所述金属层进行刻蚀，形成图形化的金属层。
5.根据权利要求1所述的制备高性能TFT的方法，其特征在于，所述图形化的金属层形成步骤包括：
在所述介质层上涂覆光阻；
对所述光阻进行曝光和显影，形成图案化的光阻；
在所述图案化的光阻及介质层上形成金属层；
采用剥离技术形成图案化的金属层。
6.根据权利要求1所述的制备高性能TFT的方法，其特征在于，在形成所述金属层之后，采用微波退火工艺使所述活化层结晶。
7.根据权利要求1所述的制备高性能TFT的方法，其特征在于，所述金属层材质为Mo、Al或重掺杂多晶硅。
8.根据权利要求1所述的制备高性能TFT的方法，其特征在于，在形成介质层之后，形成图案化金属层之前，进行沟道注入，对所述活化层进行掺杂。
9.根据权利要求1所述的制备高性能TFT的方法，其特征在于，在图案化金属层形成之后，进行源漏注入。
10.根据权利要求1所述的制备高性能TFT的方法，其特征在于，所述活化层为非晶硅。
11.根据权利要求9所述的制备高性能TFT的方法，其特征在于，所述活化层采用物理或化学工艺形成，所述物理工艺为溅射或蒸发，所述化学工艺为增强型化学气相沉积。
12.根据权利要求9所述的制备高性能TFT的方法，其特征在于，在形成所述活化层之前，在所述衬底上形成缓冲层，所述活化层形成在所述缓冲层表面。
13.根据权利要求1所述的制备高性能TFT的方法，其特征在于，所述衬底为无机材料或有机材料，所述无机材料为单晶硅或玻璃，所述有机材料为聚酰亚胺或环氧树脂。
CN201510378906.1A 2015-07-01 2015-07-01 制备高性能tft的方法 Pending CN105118776A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510378906.1A CN105118776A (zh) 2015-07-01 2015-07-01 制备高性能tft的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510378906.1A CN105118776A (zh) 2015-07-01 2015-07-01 制备高性能tft的方法

Publications (1)

Publication Number Publication Date
CN105118776A true CN105118776A (zh) 2015-12-02

Family

ID=54666730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510378906.1A Pending CN105118776A (zh) 2015-07-01 2015-07-01 制备高性能tft的方法

Country Status (1)

Country Link
CN (1) CN105118776A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537864B1 (en) * 1999-10-19 2003-03-25 Sanyo Electric Co., Ltd. Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film
US20100120263A1 (en) * 2008-11-12 2010-05-13 Hsueh Fu-Kuo Microwave activation annealing process
CN102544223A (zh) * 2012-01-20 2012-07-04 华南师范大学 晶体硅太阳能电池透明电极的制备方法
US20120267632A1 (en) * 2011-04-19 2012-10-25 Micron Technology, Inc. Select devices
TW201415638A (zh) * 2012-10-03 2014-04-16 Nat Applied Res Laboratories 薄膜電晶體製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537864B1 (en) * 1999-10-19 2003-03-25 Sanyo Electric Co., Ltd. Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film
US20100120263A1 (en) * 2008-11-12 2010-05-13 Hsueh Fu-Kuo Microwave activation annealing process
US20120267632A1 (en) * 2011-04-19 2012-10-25 Micron Technology, Inc. Select devices
CN102544223A (zh) * 2012-01-20 2012-07-04 华南师范大学 晶体硅太阳能电池透明电极的制备方法
TW201415638A (zh) * 2012-10-03 2014-04-16 Nat Applied Res Laboratories 薄膜電晶體製造方法

Similar Documents

Publication Publication Date Title
CN109727846B (zh) 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
US10192975B2 (en) Low temperature polycrystalline silicon thin film transistor
US10062771B2 (en) Low temperature poly-silicon thin film transistor and method of manufacturing the same
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN105097666B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN105762194A (zh) 一种石墨烯场效应晶体管及其制造方法
CN105938800A (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
CN105609422A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN105304500A (zh) N型tft的制作方法
CN105185695A (zh) 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
WO2016206239A1 (zh) 低温多晶硅薄膜晶体管及其制备方法
CN109148594B (zh) 一种高性能薄膜晶体管的近室温制备工艺及应用
CN104821276B (zh) Mos晶体管的制作方法
CN105655404B (zh) 低温多晶硅薄膜晶体管及其制作方法
CN104716092B (zh) 阵列基板的制造方法及制造装置
CN104299891A (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
CN102709185A (zh) 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
US10629746B2 (en) Array substrate and manufacturing method thereof
CN106531612A (zh) 一种透明氧化物半导体薄膜及其晶体管的制备方法
CN102254950B (zh) 一种氧化亚铜薄膜晶体管及其制备方法
CN107623040A (zh) 一种铟镓锌氧化物薄膜晶体管及其制造方法
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
CN110112102B (zh) 一种阵列基板及其制备方法
CN105118776A (zh) 制备高性能tft的方法
CN106373922B (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151202

RJ01 Rejection of invention patent application after publication