[go: up one dir, main page]

CN104810382A - Amoled背板的制作方法及其结构 - Google Patents

Amoled背板的制作方法及其结构 Download PDF

Info

Publication number
CN104810382A
CN104810382A CN201510230419.0A CN201510230419A CN104810382A CN 104810382 A CN104810382 A CN 104810382A CN 201510230419 A CN201510230419 A CN 201510230419A CN 104810382 A CN104810382 A CN 104810382A
Authority
CN
China
Prior art keywords
layer
polysilicon section
amoled
polysilicon
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510230419.0A
Other languages
English (en)
Inventor
徐源竣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510230419.0A priority Critical patent/CN104810382A/zh
Priority to US14/764,164 priority patent/US10038043B2/en
Priority to PCT/CN2015/081722 priority patent/WO2016176893A1/zh
Publication of CN104810382A publication Critical patent/CN104810382A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种AMOLED背板的制作方法及其结构，该方法通过将驱动TFT的漏极充当AMOLED的阳极，与现有技术相比，省去了平坦层和阳极层的制作过程，同时通过一道半色调光罩制程形成像素定义层与光阻间隔物，使得本发明的AMOLED背板的制作方法只需要6道光罩制程，与现有技术相比节约了3道光罩制程，有效简化了制程，提高了生产效率，节省成本。本发明的AMOLED背板结构，结构简单，易于制作，且成本低。

Description

AMOLED背板的制作方法及其结构
技术领域
本发明涉及显示技术领域，尤其涉及一种AMOLED背板的制作方法及其结构。
背景技术
在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)与有机发光二极管显示器(Organic Light Emitting Diode，OLED)等平板显示技术已经逐步取代CRT显示器。其中，OLED具有自发光、驱动电压低、发光效率高、响应时间短、清晰度与对比度高、近180°视角、使用温度范围宽，可实现柔性显示与大面积全色显示等诸多优点，被业界公认为是最有发展潜力的显示装置。
OLED按照驱动类型可分为无源OLED(PMOLED)和有源OLED(AMOLED)。其中，AMOLED通常是由低温多晶硅(Low TemperaturePoly-Silicon，LTPS)驱动背板和电激发光层组成自发光组件。低温多晶硅具有较高的电子迁移率，对AMOLED而言，采用低温多晶硅材料具有高分辨率、反应速度快、高亮度、高开口率、低能耗等优点。
图1为一种现有AMOLED背板的剖面结构示意图。该AMOLED背板的制作方法主要包括如下步骤：
步骤1、提供基板100，所述基板100包括开关TFT区域、存储电容区域、及驱动TFT区域，在所述基板100上沉积缓冲层200；
步骤2、在所述缓冲层200上沉积非晶硅层，并通过结晶制程使所述非晶硅层结晶、转变为多晶硅层，再通过一道光罩制程对所述多晶硅层进行图案化处理，形成位于开关TFT区域的第一多晶硅段310、位于驱动TFT区域的第二多晶硅段320、及位于存储电容区域的第三多晶硅段330；
步骤3、在所述第一多晶硅段310、第二多晶硅段320、第三多晶硅段330、及缓冲层200上沉积栅极绝缘层400；
步骤4、在所述栅极绝缘层400上沉积第一光阻层并通过一道光罩制程图案化该第一光阻层；
所述第一光阻层遮蔽所述第一多晶硅段310、及第二多晶硅段320的中部，不遮蔽所述第三多晶硅段330；
以所述第一光阻层为遮蔽层，对所述第一多晶硅段310、第二多晶硅段320、及第三多晶硅段330进行P型重掺杂，从而在所述第一多晶硅段310与第二多晶硅段320的两侧、及整个第三多晶硅段330上形成P型重掺杂区域；
步骤5、除去所述第一光阻层，在所述栅极绝缘层400上沉积第一金属层并通过一道光罩制程图案化该第一金属层，分别形成位于开关TFT区域的第一栅极610、位于驱动TFT区域的第二栅极620、及位于存储电容区域的金属电极630；
步骤6、在所述第一栅极610、第二栅极620、金属电极630、及栅极绝缘层400上沉积层间绝缘层700，并通过一道光罩制程在所述层间绝缘层700、及栅极绝缘层400上分别对应所述第一多晶硅段310、及第二多晶硅段320两端的P型重掺杂区域上方形成第一过孔710；
步骤7、在所述层间绝缘层700上沉积第二金属层并通过一道光罩制程图案化该第二金属层，形成第一源/漏极810、及第二源/漏极820；
所述第一源/漏极810、及第二源/漏极820分别经由所述第一过孔710与所述第一多晶硅段310、及第二多晶硅段320两端的P型重掺杂区域相接触；
步骤8、在所述第一源/漏极810、第二源/漏极820、及层间绝缘层700上形成平坦层830，并通过一道光罩制程在所述平坦层830上对应所述第二源/漏极820上方形成第二过孔840；
步骤9、在所述平坦层830上沉积一导电薄膜并通过一道光罩制程图案化该导电薄膜，形成阳极850；
所述阳极850经由所述第二过孔840与所述第二源/漏极820相接触；
步骤10、在所述阳极850、及平坦层830上沉积第二光阻层，并通过一道光罩制程图案化该第二光阻层，形成像素定义层900；
步骤11、在所述像素定义层900、及阳极850上沉积第三光阻层，并通过一道光罩制程图案化该第三光阻层，形成光阻间隔物910。
但上述制作过程需要9道光罩，制程较为繁琐，生产效率低，成本高。因此有必要提出一种新的AMOLED背板的制作方法及其结构，以解决上述问题。
发明内容
本发明的目的在于提供一种AMOLED背板的制作方法，制程简单，可提高生产效率，节省成本。
本发明的另一目的在于提供一种AMOLED背板结构，结构简单，易于制作，且成本低。
为实现上述目的，本发明提供一种AMOLED背板的制作方法，包括如下步骤：
步骤1、提供基板，所述基板包括开关TFT区域、存储电容区域、及驱动TFT区域，在所述基板上沉积缓冲层；
步骤2、在所述缓冲层上沉积非晶硅层，并通过结晶制程使所述非晶硅层结晶、转变为多晶硅层，再通过一道光罩制程对所述多晶硅层进行图案化处理，分别形成位于开关TFT区域的第一多晶硅段、位于驱动TFT区域的第二多晶硅段、及位于存储电容区域的第三多晶硅段；
步骤3、在所述第一多晶硅段、第二多晶硅段、第三多晶硅段、及缓冲层上沉积栅极绝缘层；
步骤4、在所述栅极绝缘层上沉积第一光阻层并通过一道光罩制程图案化该第一光阻层，形成光阻层；所述光阻层遮蔽所述第一多晶硅段、及第二多晶硅段的中部，不遮蔽所述第三多晶硅段；
以所述光阻层为遮蔽层，对所述第一多晶硅段、第二多晶硅段、及第三多晶硅段进行P型重掺杂，从而在所述第一多晶硅段与第二多晶硅段的两侧、及整个第三多晶硅段上形成P型重掺杂区域；
步骤5、除去所述光阻层，在所述栅极绝缘层上沉积第一金属层并通过一道光罩制程图案化该第一金属层，分别形成位于开关TFT区域的第一栅极、位于驱动TFT区域的第二栅极、及位于存储电容区域的金属电极；
步骤6、在所述第一栅极、第二栅极、金属电极、及栅极绝缘层上沉积层间绝缘层，并通过一道光罩制程在所述层间绝缘层、及栅极绝缘层上分别对应所述第一多晶硅段、及第二多晶硅段两端的P型重掺杂区域上方形成第一过孔；
步骤7、在所述层间绝缘层上沉积一导电薄膜，并通过一道光罩制程图案化该导电薄膜，形成位于开关TFT区域的第一源极与第一漏极、位于驱动TFT区域的第二源极与第二漏极，其中，所述第二漏极延伸至存储电容区域，并充当AMOLED的阳极；
所述第一源极、第二漏极、第二源极、及第二漏极分别经由所述第一过孔与所述第一多晶硅段、及第二多晶硅段两端的P型重掺杂区域相接触；
步骤8、在所述第一源极、第一漏极、第二源极、第二漏极、及层间绝缘层上依次沉积第二光阻层与第三光阻层，并通过一道半色调光罩制程同时对该第二光阻层与第三光阻层进行图案化处理，形成像素定义层、及光阻间隔物，所述像素定义层上形成第二过孔，以暴露出所述第二漏极。
所述步骤2中的结晶制程为准分子激光退火处理、固相结晶化、金属诱导结晶、或金属诱导横向结晶。
所述步骤3中的栅极绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
所述步骤5采用离子植入机植入硼离子得到所述P型重掺杂区域。
所述步骤7中的层间绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
所述步骤8中，所述导电薄膜，也即所述第一源极、第一漏极、第二源极、及第二漏极的结构为两导电氧化物层夹合一金属层构成的三层结构，所述导电氧化物层的材料为氧化铟锡，所述金属层的材料为银或铝。
本发明还提供一种AMOLED背板结构，包括基板、设于所述基板上的缓冲层、设于所述缓冲层上相互间隔的第一多晶硅段、第二多晶硅段、及第三多晶硅段、设于所述第一多晶硅段、第二多晶硅段、第三多晶硅段、及缓冲层上的栅极绝缘层、设于所述栅极绝缘层上的第一栅极、第二栅极、及金属电极、设于所述第一栅极、第二栅极、金属电极、及栅极绝缘层上的层间绝缘层、设于所述层间绝缘层上的第一源极、第二漏极、第二源极、及第二漏极、设于所述第一源极、第二漏极、第二源极、第二漏极及层间绝缘层上的像素定义层、及设于所述像素定义层上的光阻间隔物；
所述第一多晶硅段与第二多晶硅段的两端、及整个第三多晶硅段上形成有P型重掺杂区域；
所述层间绝缘层、及栅极绝缘层上对应所述第一多晶硅段、及第二多晶硅段两侧的P型重掺杂区域上方设有第一过孔，所述第一源极、第一漏极、第二源极、及第二漏极分别经由所述第一过孔与所述第一多晶硅段、及第二多晶硅段两端的P型重掺杂区域相接触；所述素定义层上对应所述第二漏极上方设有第二过孔，暴露出所述第二漏极；
所述第一多晶硅段、第一栅极与第一源极、第一漏极构成开关TFT；所述第二多晶硅段、第二栅极与第二源极、第二漏极构成驱动TFT；所述第三多晶硅段与金属电极构成存储电容，同时所述第二漏极充当AMOLED的阳极。
所述栅极绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
所述层间绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
所述第一源极、第二漏极、第二源极、及第二漏极均为两导电氧化物层夹合一金属层构成的三层结构，所述导电氧化物层的材料为氧化铟锡，所述金属层的材料为银或铝。
本发明的有益效果：本发明的AMOLED背板的制作方法，通过驱动TFT的漏极充当AMOLED的阳极，与现有技术相比，省去了平坦层和阳极层的制作过程，同时通过一道半色调光罩制程形成像素定义层与光阻间隔物，使得本发明的AMOLED背板的制作方法只需要6道光罩制程，与现有技术相比节约了3道光罩制程，有效简化了制程，提高了生产效率，节省成本。本发明的AMOLED背板结构，结构简单，易于制作，且成本低。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。
附图中，
图1为一种现有AMOLED背板的剖面结构示意图；
图2为本发明AMOLED背板的制作方法的流程图；
图3为本发明AMOLED背板的制作方法的步骤1的示意图；
图4为本发明AMOLED背板的制作方法的步骤2的示意图；
图5为本发明AMOLED背板的制作方法的步骤3的示意图；
图6-7为本发明AMOLED背板的制作方法的步骤4的示意图；
图8为本发明AMOLED背板的制作方法的步骤5的示意图；
图9为本发明AMOLED背板的制作方法的步骤6的示意图；
图10为本发明AMOLED背板的制作方法的步骤7的示意图；
图11-12为本发明AMOLED背板的制作方法的步骤8的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2，本发明提供一种AMOLED背板的制作方法，包括如下步骤：
步骤1、如图3所示，提供基板1，所述基板1包括开关TFT区域、存储电容区域、及驱动TFT区域，在所述基板1上沉积缓冲层2。
具体地，所述缓冲层2为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
步骤2、如图4所示，在所述缓冲层2上沉积非晶硅层，并通过结晶制程使所述非晶硅层结晶、转变为多晶硅层，再对所述多晶硅层进行图案化处理，分别形成位于开关TFT区域的第一多晶硅段31、位于驱动TFT区域的第二多晶硅段32、及位于存储电容区域的第三多晶硅段33。
具体地，所述第三多晶硅段33位于所述第一多晶硅段31与第二多晶硅段32之间。
具体地，所述结晶制程可以采用准分子激光退火处理(ELA)、固相结晶化(SPC)、金属诱导结晶(MIC)、或金属诱导横向结晶(MILC)。
步骤3、如图5所示，在所述第一多晶硅段31、第二多晶硅段32、第三多晶硅段33、及缓冲层2上沉积栅极绝缘层4。
具体地，所述栅极绝缘层4为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
步骤4、如图6所示，在所述栅极绝缘层4上沉积第一光阻层，并通过一道光罩制程图案化该第一光阻层，形成光阻层5。
所述光阻层5遮蔽所述第一多晶硅段31、及第二多晶硅段32的中部，不遮蔽所述第三多晶硅段33，通过所述光阻层5定义出将要进行P型重掺杂的区域。
如图7所示，以所述光阻层5为遮蔽层，对所述第一多晶硅段31、第二多晶硅段32、及第三多晶硅段33进行P型重掺杂，从而在所述第一多晶硅段31与第二多晶硅段32的两侧、及整个第三多晶硅段33上形成P型重掺杂(P+)区域。
具体地，采用离子植入机植入硼离子得到所述P型重掺杂(P+)区域。
步骤5、如图8所示，除去所述光阻层5，在所述栅极绝缘层4上沉积第一金属层并通过一道光罩制程图案化该第一金属层，分别形成位于开关TFT区域的第一栅极61、位于驱动TFT区域的第二栅极62、及位于存储电容区域的金属电极63。
具体的，所述第一金属层，也即所述第一栅极61、第二栅极62与金属电极63的材料为钼(Mo)。
步骤6、如图9所示，在所述第一栅极61、第二栅极62、金属电极63、及栅极绝缘层4上沉积层间绝缘层7，并通过一道光罩制程在所述层间绝缘层7、及栅极绝缘层4上对应所述第一多晶硅段31、及第二多晶硅段32两端的P型重掺杂区域上方形成第一过孔71。
具体地，所述层间绝缘层7为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
步骤7、如图10所示，在所述层间绝缘层7上沉积一导电薄膜，并通过一道光罩制程图案化该导电薄膜，形成位于开关TFT区域的第一源极72与第一漏极73、位于驱动TFT区域的第二源极74与第二漏极75，其中，所述第二漏极75延伸至存储电容区域，并充当AMOLED的阳极。
所述第一源极72、第一漏极73、第二源极74、及第二漏极75分别经由所述第一过孔71与所述第一多晶硅段31、及第二多晶硅段32两端的P型重掺杂(P+)区域相接触。
具体地，所述导电薄膜，也即所述第一源极72、第一漏极73、第二源极74、及第二漏极75的结构为两导电氧化物层夹合一金属层构成的三层结构，所述导电氧化物层的材料为氧化铟锡(ITO)，所述金属层的材料为银(Ag)或铝(Al)。所述第一多晶硅段31、第一栅极61与第一源极72、第二漏极73构成开关TFT；所述第二多晶硅段32、第二栅极62与第二源极74、第二漏极75构成驱动TFT；所述第三多晶硅段33与金属电极63构成存储电容。
步骤8、如图11-12所示，在第一源极72、第一漏极73、第二源极74、第二漏极75及层间绝缘层7上依次沉积第二光阻层80与第三光阻层90，并通过一道半色调光罩制程同时对该第二光阻层80与第三光阻层90进行图案化处理，形成像素定义层8、及光阻间隔物9，所述像素定义层8上形成第二过孔81，以暴露出所述第二漏极75。
具体的，所述半色调光罩制程的具体过程为：首先在第三光阻层90上涂布光阻层，然后采用半色调光罩10对光阻层进行曝光、显影，之后对第二光阻层80与第三光阻层90进行二次刻蚀，并去除残余的光阻层，得到图案化的像素定义层8、及光阻间隔物9。
上述AMOLED背板的制作方法，通过将驱动TFT的漏极充当AMOLED的阳极，与现有技术相比，省去了平坦层和阳极层的制作过程，同时通过一道半色调光罩制程形成像素定义层与光阻间隔物，使得本发明的AMOLED背板的制作方法只需要6道光罩制程，与现有技术相比节约了3道光罩制程，有效简化了制程，提高了生产效率，节省成本。
请参阅图12，其绘示本发明AMOLED背板结构的剖面示意图，本发明还提供一种AMOLED背板结构，包括基板1、设于所述基板1上的缓冲层2、设于所述缓冲层2上相互间隔的第一多晶硅段31、第二多晶硅段32、及第三多晶硅段33、设于所述第一多晶硅段31、第二多晶硅段32、第三多晶硅段33、及缓冲层2上的栅极绝缘层4、设于所述栅极绝缘层4上的第一栅极61、第二栅极62、及金属电极63、设于所述第一栅极61、第二栅极62、金属电极63、及栅极绝缘层4上的层间绝缘层7、设于所述层间绝缘层7上的第一源极72、第一漏极73、第二源极74、及第二漏极75设于所述第一源极72、第一漏极73、第二源极74、第二漏极75及层间绝缘层7上的像素定义层8、及设于所述像素定义层8上的光阻间隔物9。
具体地，所述第一多晶硅段31与第二多晶硅段32的两端、及整个第三多晶硅段33上形成有P型重掺杂(P+)区域。具体地，所述层间绝缘层7、及栅极绝缘层4上对应所述第一多晶硅段31、及第二多晶硅段32两侧的P型重掺杂区域上方设有第一过孔71，所述第一源极72、第一漏极73、第二源极74、及第二漏极75分别经由所述第一过孔71与所述第一多晶硅段31、及第二多晶硅段32两端的P型重掺杂(P+)区域相接触；所述素定义层8上对应所述第二漏极75上方设有第二过孔81，暴露出所述第二漏极75。
所述第一多晶硅段31、第一栅极61与第一源极72、第一漏极73构成开关TFT；所述第二多晶硅段32、第二栅极62与第二源极74、及第二漏极75构成驱动TFT；所述第三多晶硅段33与金属电极63构成存储电容；同时所述第二漏极75充当AMOLED的阳极。
具体地，所述缓冲层2可以是氧化硅层、氮化硅层、或者是由氧化硅层与氮化硅层构成的多层复合结构。
具体地，所述栅极绝缘层4可以是氧化硅层、氮化硅层、或者是由氧化硅层与氮化硅层构成的多层复合结构。
具体的，所述第一栅极61、第二栅极62与金属电极63的材料为钼。
具体地，所述层间绝缘层7可以是氧化硅层、氮化硅层、或者是由氧化硅层与氮化硅层构成的多层复合结构。
具体地，所述第一源极72、第一漏极73、第二源极74、及第二漏极75均为两导电氧化物层夹合一金属层构成的三层结构，所述导电氧化物层的材料为氧化铟锡，所述金属层的材料为银或铝。
上述AMOLED背板结构，结构简单，易于制作，且成本低。
综上所述，本发明的AMOLED背板的制作方法，通过将驱动TFT的漏极充当AMOLED的阳极，与现有技术相比，省去了平坦层和阳极层的制作过程，同时通过一道半色调光罩制程形成像素定义层与光阻间隔物，使得本发明的AMOLED背板的制作方法只需要6道光罩制程，与现有技术相比，减少了3道光罩制程，有效简化了制程，提高了生产效率，节省成本。本发明的AMOLED背板结构，结构简单，易于制作，且成本低。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种AMOLED背板的制作方法，其特征在于，包括如下步骤：
步骤1、提供基板(1)，所述基板(1)包括开关TFT区域、存储电容区域、及驱动TFT区域，在所述基板(1)上沉积缓冲层(2)；
步骤2、在所述缓冲层(2)上沉积非晶硅层，并通过结晶制程使所述非晶硅层结晶、转变为多晶硅层，再通过一道光罩制程对所述多晶硅层进行图案化处理，分别形成位于开关TFT区域的第一多晶硅段(31)、位于驱动TFT区域的第二多晶硅段(32)、及位于存储电容区域的第三多晶硅段(33)；
步骤3、在所述第一多晶硅段(31)、第二多晶硅段(32)、第三多晶硅段(33)、及缓冲层(2)上沉积栅极绝缘层(4)；
步骤4、在所述栅极绝缘层(4)上沉积第一光阻层，并通过一道光罩制程图案化该第一光阻层，形成光阻层(5)；所述光阻层(5)遮蔽所述第一多晶硅段(31)、及第二多晶硅段(32)的中部，不遮蔽所述第三多晶硅段(33)；
以所述光阻层(5)为遮蔽层，对所述第一多晶硅段(31)、第二多晶硅段(32)、及第三多晶硅段(33)进行P型重掺杂，从而在所述第一多晶硅段(31)与第二多晶硅段(32)的两侧、及整个第三多晶硅段(33)上形成P型重掺杂区域；
步骤5、除去所述光阻层(5)，在所述栅极绝缘层(4)上沉积第一金属层并通过一道光罩制程图案化该第一金属层，分别形成位于开关TFT区域的第一栅极(61)、位于驱动TFT区域的第二栅极(62)、及位于存储电容区域的金属电极(63)；
步骤6、在所述第一栅极(61)、第二栅极(62)、金属电极(63)、及栅极绝缘层(4)上沉积层间绝缘层(7)，并通过一道光罩制程在所述层间绝缘层(7)、及栅极绝缘层(4)上分别对应所述第一多晶硅段(31)、及第二多晶硅段(32)两端的P型重掺杂区域上方形成第一过孔(71)；
步骤7、在所述层间绝缘层(7)上沉积一导电薄膜，并通过一道光罩制程图案化该导电薄膜，形成位于开关TFT区域的第一源极(72)与第一漏极(73)、位于驱动TFT区域的第二源极(74)与第二漏极(75)，其中，所述第二漏极(75)延伸至存储电容区域，并充当AMOLED的阳极；
所述第一源极(72)、第一漏极(73)、第二源极(74)、及第二漏极(75)分别经由所述第一过孔(71)与所述第一多晶硅段(31)、及第二多晶硅段(32)两端的P型重掺杂区域相接触；
步骤8、在所述第一源极(72)、第一漏极(73)、第二源极(74)、第二漏极(75)、及层间绝缘层(7)上依次沉积第二光阻层(80)与第三光阻层(90)，并通过一道半色调光罩制程同时对该第二光阻层(80)与第三光阻层(90)进行图案化处理，形成像素定义层(8)、及光阻间隔物(9)，所述像素定义层(8)上形成第二过孔(81)，以暴露出所述第二漏极(75)。
2.如权利要求1所述的AMOLED背板的制作方法，其特征在于，所述步骤2中的结晶制程为准分子激光退火处理、固相结晶化、金属诱导结晶、或金属诱导横向结晶。
3.如权利要求1所述的AMOLED背板的制作方法，其特征在于，所述步骤3中的栅极绝缘层(4)的材料为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
4.如权利要求1所述的AMOLED背板的制作方法，其特征在于，所述步骤5采用离子植入机植入硼离子得到所述P型重掺杂区域。
5.如权利要求1所述的AMOLED背板的制作方法，其特征在于，所述步骤7中的层间绝缘层(7)的材料为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
6.如权利要求1所述的AMOLED背板的制作方法，其特征在于，所述步骤8中，所述导电薄膜，也即所述第一源极(72)、第一漏极(73)、第二源极(74)、及第二漏极(75)的结构为两导电氧化物层夹合一金属层构成的三层结构，所述导电氧化物层的材料为氧化铟锡，所述金属层的材料为银或铝。
7.一种AMOLED背板结构，其特征在于，包括基板(1)、设于所述基板(1)上的缓冲层(2)、设于所述缓冲层(2)上相互间隔的第一多晶硅段(31)、第二多晶硅段(32)、及第三多晶硅段(33)、设于所述第一多晶硅段(31)、第二多晶硅段(32)、第三多晶硅段(33)、及缓冲层(2)上的栅极绝缘层(4)、设于所述栅极绝缘层(4)上的第一栅极(61)、第二栅极(62)、及金属电极(63)、设于所述第一栅极(61)、第二栅极(62)、金属电极(63)、及栅极绝缘层(4)上的层间绝缘层(7)、设于所述层间绝缘层(7)上的第一源极(72)、第一漏极(73)、第二源极(74)、及第二漏极(75)、设于所述第一源极(72)、第一漏极(73)、第二源极(74)、第二漏极(75)及层间绝缘层(7)上的像素定义层(8)、及设于所述像素定义层(8)上的光阻间隔物(9)；
所述第一多晶硅段(31)与第二多晶硅段(32)的两端、及整个第三多晶硅段(33)上形成有P型重掺杂区域；
所述层间绝缘层(7)、及栅极绝缘层(4)上对应所述第一多晶硅段(31)、及第二多晶硅段(32)两侧的P型重掺杂区域上方设有第一过孔(71)，所述第一源极(72)、第一漏极(73)、第二源极(74)、及第二漏极(75)分别经由所述第一过孔(71)与所述第一多晶硅段(31)、及第二多晶硅段(32)两端的P型重掺杂区域相接触；所述素定义层(8)上对应所述第二漏极(75)上方设有第二过孔(81)，暴露出所述第二漏极(75)；
所述第一多晶硅段(31)、第一栅极(61)与第一源极(72)、第一漏极(73)构成开关TFT；所述第二多晶硅段(32)、第二栅极(62)与第二源极(74)、第二漏极(75)构成驱动TFT；所述第三多晶硅段(33)与金属电极(63)构成存储电容；同时所述第二漏极(75)充当AMOLED的阳极。
8.如权利要求7所述的AMOLED背板结构，其特征在于，所述栅极绝缘层(4)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
9.如权利要求7所述的AMOLED背板结构，其特征在于，所述层间绝缘层(7)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层构成的多层复合结构。
10.如权利要求7所述的AMOLED背板结构，其特征在于，所述第一源极(72)、第一漏极(73)、第二源极(74)、及第二漏极(75)均为两导电氧化物层夹合一金属层构成的三层结构，所述导电氧化物层的材料为氧化铟锡，所述金属层的材料为银或铝。
CN201510230419.0A 2015-05-07 2015-05-07 Amoled背板的制作方法及其结构 Pending CN104810382A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510230419.0A CN104810382A (zh) 2015-05-07 2015-05-07 Amoled背板的制作方法及其结构
US14/764,164 US10038043B2 (en) 2015-05-07 2015-06-18 Method for manufacturing AMOLED backplane and structure thereof
PCT/CN2015/081722 WO2016176893A1 (zh) 2015-05-07 2015-06-18 Amoled背板的制作方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510230419.0A CN104810382A (zh) 2015-05-07 2015-05-07 Amoled背板的制作方法及其结构

Publications (1)

Publication Number Publication Date
CN104810382A true CN104810382A (zh) 2015-07-29

Family

ID=53695075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510230419.0A Pending CN104810382A (zh) 2015-05-07 2015-05-07 Amoled背板的制作方法及其结构

Country Status (3)

Country Link
US (1) US10038043B2 (zh)
CN (1) CN104810382A (zh)
WO (1) WO2016176893A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448740A (zh) * 2015-11-16 2016-03-30 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法
CN106024838A (zh) * 2016-06-21 2016-10-12 武汉华星光电技术有限公司 基于混合tft结构的显示元件
CN106601778A (zh) * 2016-12-29 2017-04-26 深圳市华星光电技术有限公司 Oled背板及其制作方法
CN106910748A (zh) * 2017-04-10 2017-06-30 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
CN107302061A (zh) * 2017-07-28 2017-10-27 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
WO2017210923A1 (zh) * 2016-06-07 2017-12-14 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
WO2018107524A1 (zh) * 2016-12-13 2018-06-21 武汉华星光电技术有限公司 Tft背板及其制作方法
CN108364958A (zh) * 2018-02-11 2018-08-03 武汉华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled基板
WO2019000651A1 (zh) * 2017-06-28 2019-01-03 武汉华星光电半导体显示技术有限公司 一种柔性背板的制作方法、液晶显示面板以及oled显示面板
CN109148739A (zh) * 2018-08-22 2019-01-04 武汉华星光电半导体显示技术有限公司 一种柔性有机发光二极管显示器及其制作方法
CN109148535A (zh) * 2018-08-21 2019-01-04 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板
CN109599030A (zh) * 2017-09-30 2019-04-09 昆山国显光电有限公司 显示屏及电子产品
CN109671723A (zh) * 2018-12-20 2019-04-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板
CN110931514A (zh) * 2019-11-29 2020-03-27 云谷（固安）科技有限公司 阵列基板和显示面板
WO2020199287A1 (zh) * 2019-04-04 2020-10-08 深圳市华星光电技术有限公司 顶发光型氧化铟镓锌薄膜晶体管器件制造方法
WO2023197354A1 (zh) * 2022-04-12 2023-10-19 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630829B (zh) * 2017-03-17 2019-11-08 京东方科技集团股份有限公司 显示面板的制作方法、显示面板及显示装置
CN106952928B (zh) * 2017-03-30 2018-10-23 深圳市华星光电技术有限公司 一种tft背板的制作方法及tft背板
US10290665B2 (en) 2017-04-10 2019-05-14 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrates, display devices, and the manufacturing methods thereof
KR102577043B1 (ko) * 2017-12-11 2023-09-08 엘지디스플레이 주식회사 전계발광 표시장치
CN110911466B (zh) * 2019-11-29 2022-08-19 京东方科技集团股份有限公司 一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置
CN112420959A (zh) * 2020-11-19 2021-02-26 京东方科技集团股份有限公司 有机发光显示基板、其制作方法、显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
US20110101330A1 (en) * 2009-11-04 2011-05-05 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of manufacturing the same
US20130044095A1 (en) * 2011-08-18 2013-02-21 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method for manufacturing the same
CN103943649A (zh) * 2013-02-15 2014-07-23 上海天马微电子有限公司 Oled显示面板及其驱动方法
CN104517996A (zh) * 2013-10-08 2015-04-15 乐金显示有限公司 显示装置及其制造方法
CN104538429A (zh) * 2014-12-26 2015-04-22 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1045767A (zh) * 1989-03-19 1990-10-03 董翰生 引火小本
KR100858822B1 (ko) 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 포함한 유기 발광 표시장치 및 유기발광 표시장치의 제조방법
TW201212237A (en) * 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof
CN103531608A (zh) * 2013-09-27 2014-01-22 京东方科技集团股份有限公司 触控式有机发光二极管显示装置及其制作方法
CN104143533B (zh) 2014-08-07 2017-06-27 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
KR102303242B1 (ko) * 2014-10-17 2021-09-17 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
US20110101330A1 (en) * 2009-11-04 2011-05-05 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of manufacturing the same
US20130044095A1 (en) * 2011-08-18 2013-02-21 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method for manufacturing the same
CN103943649A (zh) * 2013-02-15 2014-07-23 上海天马微电子有限公司 Oled显示面板及其驱动方法
CN104517996A (zh) * 2013-10-08 2015-04-15 乐金显示有限公司 显示装置及其制造方法
CN104538429A (zh) * 2014-12-26 2015-04-22 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448740A (zh) * 2015-11-16 2016-03-30 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法
WO2017210923A1 (zh) * 2016-06-07 2017-12-14 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
CN106024838A (zh) * 2016-06-21 2016-10-12 武汉华星光电技术有限公司 基于混合tft结构的显示元件
CN106024838B (zh) * 2016-06-21 2019-04-30 武汉华星光电技术有限公司 基于混合tft结构的显示元件
WO2018107524A1 (zh) * 2016-12-13 2018-06-21 武汉华星光电技术有限公司 Tft背板及其制作方法
CN106601778B (zh) * 2016-12-29 2019-12-24 深圳市华星光电技术有限公司 Oled背板及其制作方法
CN106601778A (zh) * 2016-12-29 2017-04-26 深圳市华星光电技术有限公司 Oled背板及其制作方法
CN106910748A (zh) * 2017-04-10 2017-06-30 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
WO2018188146A1 (zh) * 2017-04-10 2018-10-18 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
WO2019000651A1 (zh) * 2017-06-28 2019-01-03 武汉华星光电半导体显示技术有限公司 一种柔性背板的制作方法、液晶显示面板以及oled显示面板
CN107302061A (zh) * 2017-07-28 2017-10-27 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN109599030A (zh) * 2017-09-30 2019-04-09 昆山国显光电有限公司 显示屏及电子产品
CN108364958A (zh) * 2018-02-11 2018-08-03 武汉华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled基板
CN109148535A (zh) * 2018-08-21 2019-01-04 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板
WO2020037850A1 (zh) * 2018-08-21 2020-02-27 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板
CN109148739A (zh) * 2018-08-22 2019-01-04 武汉华星光电半导体显示技术有限公司 一种柔性有机发光二极管显示器及其制作方法
CN109671723A (zh) * 2018-12-20 2019-04-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板
WO2020199287A1 (zh) * 2019-04-04 2020-10-08 深圳市华星光电技术有限公司 顶发光型氧化铟镓锌薄膜晶体管器件制造方法
CN110931514A (zh) * 2019-11-29 2020-03-27 云谷（固安）科技有限公司 阵列基板和显示面板
CN110931514B (zh) * 2019-11-29 2022-04-08 云谷（固安）科技有限公司 阵列基板和显示面板
WO2023197354A1 (zh) * 2022-04-12 2023-10-19 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法

Also Published As

Publication number Publication date
WO2016176893A1 (zh) 2016-11-10
US10038043B2 (en) 2018-07-31
US20170133446A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
CN104810382A (zh) Amoled背板的制作方法及其结构
CN106601778B (zh) Oled背板及其制作方法
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN104465702B (zh) Amoled背板的制作方法
CN107424957A (zh) 柔性tft基板的制作方法
CN104966718B (zh) Amoled背板的制作方法及其结构
CN104218041B (zh) 阵列基板及制备方法和显示装置
US9450101B2 (en) Thin film transistor, array substrate and display apparatus
CN107680993A (zh) Oled面板及其制作方法
CN208622728U (zh) 一种阵列基板、显示面板及显示装置
CN103077957B (zh) 主动矩阵式有机发光二极管显示装置及其制作方法
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
WO2018107524A1 (zh) Tft背板及其制作方法
CN104538429A (zh) Amoled背板的制作方法及其结构
US10120256B2 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
CN102280466A (zh) 显示设备及其制造方法
US9214476B1 (en) Pixel structure
CN101090136A (zh) 隧道效应薄膜晶体管及其制造方法和使用其的显示器件
WO2020215603A1 (zh) Oled显示面板及其制备方法
CN105390443B (zh) Tft基板的制作方法
US20170352711A1 (en) Manufacturing method of tft backplane and tft backplane
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN104157608B (zh) Tft基板的制作方法及其结构
US9640554B2 (en) Pixel structure
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150729