[go: up one dir, main page]

CN104335353B - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN104335353B
CN104335353B CN201380025842.6A CN201380025842A CN104335353B CN 104335353 B CN104335353 B CN 104335353B CN 201380025842 A CN201380025842 A CN 201380025842A CN 104335353 B CN104335353 B CN 104335353B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
film
source
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380025842.6A
Other languages
English (en)
Other versions
CN104335353A (zh
Inventor
岸智弥
广濑研太
森田晋也
钉宫敏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN104335353A publication Critical patent/CN104335353A/zh
Application granted granted Critical
Publication of CN104335353B publication Critical patent/CN104335353B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有迁移率良好，应力耐受性也优异，并且湿蚀刻特性也良好的氧化物半导体层的薄膜晶体管。本发明的薄膜晶体管在基板上至少按顺序具有栅电极、栅极绝缘膜、氧化物半导体层、源‑漏电极和保护膜，其中，所述氧化物半导体层是具有第一氧化物半导体层(IGZTO)和第二氧化物半导体层(IGZO)的层叠体。所述第二氧化物半导体层形成于所述栅极绝缘膜之上，并且所述第一氧化物半导体层形成于所述第二氧化物半导体层与所述保护膜之间，且在所述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的含量为，In:25％以下(不含0％)、Ga:5％以上、Zn:30.0～60.0％和Sn:8～30％。

Description

薄膜晶体管
技术领域
本发明涉及用于液晶显示器或有机EL显示器等的显示装置的薄膜晶体管(TFT)。
背景技术
非晶(非晶质)氧化物半导体，与通用的非晶硅(a-Si)相比，具有高载流子迁移率(也称为场效应迁移率。以下，有时仅称为“迁移率”。)，光学带隙大，能够以低温成膜，因此，期待其面向要求大型、高分辨率、高速驱动的新一代显示器和耐热性低的树脂基板等的应用。
使用氧化物半导体作为薄膜晶体管的半导体层时，不仅要求载流子浓度(迁移率)高，而且要求TFT的开关特性(晶体管特性，TFT特性)优异。即，要求(1)通态电流(对栅电极和漏电极施加正电压时的最大漏电流)高；(2)断态电流(分别对栅电极施加负电压，对漏电极施加正电压时的漏电流)低；(3)S值(Subthreshold Swing，亚阈值摆幅，使漏电流提高1位数量级所需要的栅电压)低；(4)阈值(向漏电极施加正电压，向栅电压施加正负任意一种电压时，漏电流开始流通的电压，也称为阈值电压)在时间上不发生变化而保持稳定(意味着在基板面内均匀)；并且，(5)迁移率高；等。
作为具有这样的特性的氧化物半导体，通用的有由铟、镓、锌和氧构成的非晶氧化物半导体(In-Ga-Zn-O，以下有时称为“IGZO”。)(专利文献1、非专利文献1、非专利文献2)。
现有技术文献
专利文献
专利文献1：日本专利第4568828号公报
非专利文献
非专利文献1：固体物理，VOL44，P621(2009)
非专利文献2：Nature，VOL432，P488(2004)
发明所要解决的课题
还要求使用上述氧化物半导体层的薄膜晶体管对于施加电压或光照射等应力的耐受性(应力施加前后的阈值电压的变化量少)优异。例如指出的有：在对于栅电极持续施加电压时，或持续照射光吸收开始的蓝色波段时，在薄膜晶体管的栅极绝缘膜与半导体层界面，电荷被捕获，由于半导体层内部的电荷的变化，所以阈值电压向负侧大幅变化(偏移)，由此导致TFT的开关特性发生变化。另外液晶面板驱动之时、或对栅电极施加负偏压而使像素亮灯时等情况下，从液晶元件泄漏的光会照射到TFT上，而该光对于TFT施加应力而成为图像斑驳和特性劣化的原因。实际使用薄膜晶体管时，若由于光照射和施加电压带来的应力导致开关特性变化，则会招致显示装置自身的可靠性降低。
另外，在有机EL显示器中也同样产生以下问题，即，从发光层泄漏的光照射到半导体层上，而阈值电压等值发生偏差这样的问题。
如此特别是阈值电压的偏移而招致具备TFT的液晶显示器或有机EL显示器等显示装置自身的可靠性降低，因此迫切期望应力耐受性的提高。
此外在制作氧化物半导体薄膜和在其上具备源-漏电极的薄膜晶体管基板时，还要求上述氧化物半导体薄膜对于湿蚀刻液等的药液具有高特性(湿蚀刻特性)。具体来说，就是在TFT制作时的各工序中，因为所使用的湿蚀刻液的种类也有所不同，所以对于上述氧化物半导体薄膜要求以下两个特性。
(一)氧化物半导体薄膜对于氧化物半导体加工用湿蚀刻液具有优异的可溶性
即，要求借助加工氧化物半导体薄膜时所用的草酸等的有机酸系湿蚀刻液，上述氧化物半导体薄膜以适当的速度被蚀刻，能够没有残渣地进行图案化。
(二)氧化物半导体薄膜对于源-漏电极用湿蚀刻液为不溶性
即，要求借助对于成膜于氧化物半导体薄膜之上的源-漏电极用配线膜进行加工时所用的湿蚀刻液(例如含有磷酸、硝酸、醋酸等的无机酸)，源-漏电极以适当的速度被蚀刻，但不会使上述氧化物半导体薄膜的表面(背沟道)侧被上述湿蚀刻液削剥，或使损害侵入而致使TFT特性和应力耐受性降低。
湿蚀刻液的蚀刻程度(蚀刻速度)根据湿蚀刻液的种类也各不相同，但前述的IGZO对于草酸等湿蚀刻液具有优异的可溶性[即，上述(一)的氧化物半导体薄膜加工时的湿蚀刻性优异]，而对于无机酸系湿蚀刻液的可溶性也高，也极容易被无机酸系湿蚀刻液蚀刻。因此，在源-漏电极的由湿蚀刻液进行的加工时，存在IGZO膜消失而TFT的制作困难或TFT特性等降低这样的问题[即，上述(二)的源-漏电极加工时的湿蚀刻耐受性差]。为了解决这样的问题，也研究过使用不会对IGZO进行蚀刻的药液(NH4F和H2O2的混合液)作为源-漏电极用湿蚀刻液，但上述药液的寿命短且不稳定，因此量产性差。
上述(二)的伴随源-漏电极的湿蚀刻的TFT特性等的降低特别会出现在不具有图1所示的蚀刻阻挡层的背沟道蚀刻(BCE)结构的TFT中。
即，使用了氧化物半导体的底栅薄膜晶体管的结构大致区分为图1所示的不具有蚀刻阻挡层的背沟道蚀刻型(BCE型)、和图2所示的具有蚀刻阻挡层8的蚀刻阻挡型(ESL型)两类。
图2中的蚀刻阻挡层8就是出于防止对源-漏电极5实施蚀刻时，氧化物半导体层4受到损伤而晶体管特性降低的目的而完成的。根据图2，因为在源-漏电极加工时对半导体层表面的损伤少，所以能够得到良好的TFT特性。作为上述蚀刻阻挡层，一般使用SiO2等绝缘膜。
相对于此，在图1中，因为不具有蚀刻阻挡层，所以能够使工序数简略化，生产性优异。即，根据制造方法，在蚀刻时即使不设置蚀刻阻挡层，仍可对氧化物半导体层4不造成损伤，例如利用剥离法加工源-漏电极5时对氧化物半导体层4没有损伤，因此不需要蚀刻阻挡层，这种情况下使用图1的BCE型。或者，使用即使无蚀刻阻挡层也能够发挥良好的TFT特性而开发的特别的湿蚀刻液时，可以使用图1的BCE型。
如上所述，从薄膜晶体管的削减制作成本和工序简略化的观点出发，推荐使用不具有蚀刻阻挡层的图1的BCE型，但前述的湿蚀刻时的问题非常令人担忧。当然，在图2的ESL型中，根据湿蚀刻液的种类不同，也有可能产生上述问题。
发明内容
本发明鉴于上述情况而完成的，其目的在于，提供一种具备如下半导体层用氧化物的薄膜晶体管，该半导体层用氧化物在不具有蚀刻阻挡层的BCE型的薄膜晶体管中，保持高的场效应迁移率，且对于光、偏压应力等的阈值电压的变化量小，应力耐受性优异，并且(一)对于氧化物半导体加工用湿蚀刻液具有优异的可溶性；(二)对于在使源-漏电极图案化时所用的湿蚀刻液具有优异的耐受性。
另外目的在于，提供一种具备如下半导体层用氧化物的薄膜晶体管，该半导体层用氧化物在具有蚀刻阻挡层的ESL型的薄膜晶体管中，保持高的场效应迁移率，且应力耐受性优异，并且(一)对于氧化物半导体加工用湿蚀刻液具有优异的可溶性。
用于解决课题的手段
能够解决上述课题的本发明的薄膜晶体管是在基板上至少按顺序具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极和保护所述源-漏电极的保护膜的薄膜晶体管，具有如下要点：所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层以及由In、Ga、Zn和O构成的第二氧化物半导体层的层叠体，所述第二氧化物半导体层形成于所述栅极绝缘膜之上，并且所述第一氧化物半导体层形成于所述第二氧化物半导体层与所述保护膜之间，并且在所述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的含量(原子％，下同)为，In：25％以下(不含0％)、Ga：5％以上、Zn：30.0～60.0％、和Sn：8～30％。
所述第一氧化物半导体层相对于源-漏电极用湿蚀刻液的蚀刻速率，优选为所述源-漏电极的蚀刻速率的1/2以下。
另外本发明的薄膜晶体管是在基板上按顺序至少具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极、蚀刻阻挡层和保护所述源-漏电极的保护膜的薄膜晶体管，具有如下要点：所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层以及由In、Ga、Zn和O构成的第二氧化物半导体层的层叠体，所述第一氧化物半导体层形成于所述第二氧化物半导体层与所述蚀刻阻挡层之间，并且在所述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的含量(原子％，下同)为，In：25％以下(不含0％)、Ga：8.0％以上、Zn：30.0～60.0％、和Sn：5～35％。
此外还优选第二氧化物半导体层的厚度为0.5nm以上。
本发明还包括具备上述薄膜晶体管的显示装置。
发明效果
根据本发明，能够提供一种具备如下半导体层用氧化物的薄膜晶体管，该半导体层用氧化物在不具有蚀刻阻挡层的BCE型的薄膜晶体管中的迁移率高，薄膜晶体管的开关特性和应力耐受性(施加光照射和负偏压前后的阈值电压的偏移量少)优异，并且具有湿蚀刻特性，即，(一)对于氧化物半导体加工用湿蚀刻液具有优异的可溶性(湿蚀刻性)；(二)对于源-漏电极用湿蚀刻液具有优异的耐受性(湿蚀刻耐受性)。
另外提供一种具备如下半导体层用氧化物的薄膜晶体管，该半导体层用氧化物在具有蚀刻阻挡层的ESL型的薄膜晶体管中的迁移率高，薄膜晶体管的开关特性和应力耐受性(施加光照射和负偏压前后的阈值电压的偏移量少)优异，并且具有湿蚀刻特性，即，(一)对于氧化物半导体加二E用湿蚀刻液具有优异的可溶性(湿蚀刻性)。
附图说明
图1是用于说明具备现有的氧化物半导体层(单层)的薄膜晶体管(BCE型)的示意剖面图。
图2是用于说明具备现有的氧化物半导体层(单层)的薄膜晶体管(ESL型)的示意剖面图。
图3是用于说明具备第二氧化物半导体层(从基板侧看位于下侧)和第一氧化物半导体层(从基板侧位于上侧)的层叠体作为本发明所用的氧化物半导体层的薄膜晶体管(BCE型)的示意剖面图。
图4是用于说明具备第二氧化物半导体层(从基板侧看位于下侧)和第一氧化物半导体层(从基板侧看位于上侧)的层叠体作为本发明所用的氧化物半导体层的薄膜晶体管(ESL型)的示意剖面图。
具体实施方式
本发明人发现，如果使IGZO(有时表述为“第二氧化物半导体层”。)以及由规定的组成所构成的In、Ga、Zn、Sn和O(以下，有时表述为“IGZTO”。)构成的氧化物(以下，有时表述为“第一氧化物半导体层”。)层叠而构成氧化物半导体层，则可达到预期的目的，从而完成了本发明。
在本说明书中所谓“应力耐受性优异”是指，利用后述的实施例所述的方法，进行一边对于试样照射白色光，一边对栅电极持续施加负偏压的应力施加试验进行2小时时，应力施加试验前后的阈值电压(Vth)的偏移量ΔVth(绝对值)在IGZO单层为ΔVth以下。
在本说明书中所谓“湿蚀刻特性优异”是指，在不具有蚀刻阻挡层的BCE型的情况下，满足下述(一)湿蚀刻性优异，以及(二)湿蚀刻耐受性优异，在具有蚀刻阻挡层的ESL型的情况下，满足下述(一)湿蚀刻性优异。还有，以下有时将湿蚀刻性和湿蚀刻耐受性统称为“湿蚀刻特性”。
(一)对于氧化物半导体加工用湿蚀刻液具有优异的可溶性(湿蚀刻性优异)。即表示，具有本发明的层叠结构的氧化物半导体薄膜的第一、第二氧化物半导体层借助在加工氧化物半导体薄膜时所用的草酸等有机酸系湿蚀刻液，以大体同程度(0.1～4倍)的蚀刻速率被蚀刻，能够无残渣地进行图案化。
(二)表示以湿蚀刻液使源-漏电极图案化时，虽然源-漏电极被蚀刻，但氧化物半导体层对于上述湿蚀刻液为不溶性(湿蚀刻耐受性优异)。在本说明书中，为了测定的简便化，以后述的实施例的方式在基板上成膜氧化物半导体薄膜，测定以源-漏电极用湿蚀刻液进行图案化时的蚀刻速度，如果这时的第一氧化物半导体层的蚀刻速度是源-漏电极的蚀刻速度的1/2以下，则评价为对于源-漏电极用湿蚀刻液的湿蚀刻耐受性优异。具有上述范围的蚀刻速度的氧化物半导体薄膜难以被上述湿蚀刻液蚀刻，因此氧化物半导体层的表面(背沟道)侧不会被上述湿蚀刻液削剥，从而不会有损伤进入而导致TFT特性和应力耐受性降低。
以下，说明达成本发明的情况，并对于本发明加以详述。
如上所述，IGZO作为迁移率高的氧化物半导体层已被通用，但要求应对显示器的大型化、高速驱动化的更高的应力耐受性。
因此本发明人为了提高作为氧化物半导体层有用的IGZO的应力耐受性，而反复进行了各种研究。
其结果发现，如果成为使IGZO与SiO2、Al2O3、HfO2等绝缘体所构成的保护膜(BCE型)或蚀刻阻挡层(ESL型)(以下，有时将其统称为“氧化物系绝缘体”。)接触的结构时，则IGZO与氧化物系绝缘体的界面由于异种材料的接触，从而在IGZO的界面容易形成因氧缺陷而造成的陷阱能级。
因此在本发明中，使IGZTO所构成的第一氧化物半导体层介于由IGZO构成的第二氧化物半导体层与氧化物绝缘体之间，使氧化物半导体层成为第一、第二氧化物半导体层的层叠结构。
即，在本发明中，在氧化物系绝缘体与第二氧化物半导体层之间，作为第二氧化物半导体层的保护层而设置第一氧化物半导体层。因此，第二氧化物半导体层不会与氧化物系绝缘体直接接触，从而能够抑制因上述氧缺损引起的陷阱能级的形成。
还有，第一氧化物半导体层和第二氧化物半导体层在有无Sn这一点上，构成元素严格地不同，但除了Sn以外的元素重复，因此通过适当控制第一氧化物半导体层的构成元素的比率，能够抑制在第一氧化物半导体层与第二氧化物半导体层的接触界面形成陷阱能级。其结果被认为是，第二氧化物半导体层的界面结构稳定化，保持高迁移率，并且应力耐受性提高。
另外，不仅在第一氧化物半导体层与氧化物系绝缘体的界面难以发生氧缺损，而且氧化物半导体层整体的迁移率能够由第二氧化物半导体层充分确保，因此几乎不会使氧化物半导体层整体的迁移率等的TFT特性降低。
此外在本发明中，由上述层叠结构能够改善氧化物半导体层的湿蚀刻特性。即，对于BCE型、ESL型而言，(一)本发明的氧化物半导体层对于氧化物半导体加工用湿蚀刻液均具有优异的可溶性(湿蚀刻性优异)。若使氧化物半导体层成为层叠结构，则由于金属的种类和含量的差异，在形成配线图案时，有在第一层和第二层侧面蚀刻量不同等而不能图案化成为期望的形状等问题发生。然而在本发明中，通过适当地控制第一氧化物半导体层和第二氧化物半导体层的成分组成以及组成比，能够使第一氧化物半导体层和第二氧化物半导体层的蚀刻速率达到同等。
另外，在BCE型的情况下，(二)本发明的第一氧化物半导体层对于源-漏电极用湿蚀刻液的不溶性高(湿蚀刻耐受性优异)。本发明的第一氧化物半导体层难以被无机酸系湿蚀刻液蚀刻，因此氧化物半导体层的表面(背沟道)侧不会被上述湿蚀刻液削剥或损伤侵入，而导致TFT特性、应力耐受性降低。
构成第一氧化物半导体层的各金属元素(In、Ga、Zn、Sn)的含量(相对于第一氧化物半导体层中所含的全部金属元素的比例(除氧以外)，下同)考虑第二氧化物半导体层的种类、组成比、迁移率、载流子密度和湿蚀刻特性等决定即可。
In：BCE型、ESL型均为25％以下(不含0％)
In对于氧化物半导体层的减阻是有效的元素。为了使这样的效果有效地显现，无论是BCE型、ESL型的何种情况，均优选为1％以上，更优选为3％以上，进一步优选为5％以上。另一方面，若In含量过多，则应力耐受性降低，因此第一氧化物半导体层无论在何种情况均为25％以下，优选为23％以下，更优选为20％以下。
Ga：BCE型的情况下为5％以上，ESL型的情况下为8.0％以上
Ga抑制氧缺损的发生，对于提高应力耐受性是有效的元素。为了有效地显现这样的效果，不具有蚀刻阻挡层的BCE型的情况下为5％以上，优选为10％以上，更优选为15％以上。另一方面，有蚀刻阻挡层的ESL型的情况下为8.0％以上，优选为10％以上，更优选为12％以上。若Ga含量过多，则承担电子的传导通路的In和Sn量相对地降低，结果是迁移率降低。因此Ga含量无论是BCE型、ESL型的何种情况，均优选为40％以下，更优选为30％以下，进一步优选为20％以下。
Zn：BCE型、ESL型均为30.0～60.0％
Zn是对湿蚀刻速率造成影响的元素，若Zn过少，则氧化物半导体加工用湿蚀刻液的湿蚀刻性变差。另外若Zn过少，则非晶结构变得不稳定，TFT无法进行开关操作。因此Zn含量无论是BCE型、ESL型的何种情况均为30.0％以上，优选为35％以上，更优选为40％以上。另一方面，若Zn含量过多，则对于氧化物半导体加工用湿蚀刻液的湿蚀刻速率变得过快，难以成为期望的图案形状。另外氧化物半导体薄膜结晶化或In和Sn等的含量相对地减少，从而应力耐受性劣化。因此Zn含量无论哪种情况均为60.0％以下，优选为57％以下，更优选为55％以下。
Sn：BCE型的情况下为8～30％，ESL型的情况下为5～35％
Sn是对于提高迁移率、提高湿蚀刻耐受性有效的元素。若Sn含量过少，则应力耐受性劣化或湿蚀刻速度增加，对源-漏电极进行湿蚀刻时，招致构成氧化物半导体层的薄膜的膜厚减少或对表面的损伤增加，因此带来TFT特性的降低。另外，对于氧化物半导体加工用湿蚀刻液而言，的湿蚀刻性也变差。因此不具有蚀刻阻挡层的BCE型时为8％以上，优选为10％以上，更优选为12％以上。ESL型时为5％以上，优选为8％以上，更优选为10％以上。若Sn含量过多，则应力耐受性降低且对于氧化物半导体加工用湿蚀刻液的湿蚀刻速率降低。特别是在作为氧化物半导体加工用湿蚀刻液通用的草酸等有机酸中不溶，不能进行氧化物半导体层的加工。因此BCE型时为30％以下，优选为28％以下，更优选为25％以下。另一方面，ESL型时为35％以下，优选为30％以下，更优选为25％以下。
在BCE型、ESL型中，对于作为第一氧化物半导体层的优选的组成而言，考虑上述各金属元素的平衡，均优选以有效发挥期望的特性的方式设定适当的范围。
对于构成本发明的第二氧化物半导体层的金属元素(In、Ga、Zn)的各金属之间的比率而言，只要含有这些金属的氧化物具有非晶相，并且在显示半导体特性的范围，则没有特别限定。不过由于通过以上述方式添加的金属元素的含量(原子％)会对迁移率、湿蚀刻特性造成不良影响，因此期望适当进行调整。例如期望湿蚀刻时的蚀刻速率在第一氧化物半导体层和第二氧化物半导体层大致为同程度，因此以蚀刻速率比大致为同程度(蚀刻速率比为0.1～4倍)的方式调整成分组成即可。
对于本发明的第二氧化物半导体层的厚度而言，BCE型、ESL型均没有特别限定，但若第二氧化物半导体层过薄，则基板面内的特性(迁移率、S值、Vth等TFT特性)有可能产生偏差。因此，从充分地抑制特性的偏差这一观点出发，期望第二氧化物半导体层的厚度优选为0.5nm以上，更优选为5nm以上，进一步优选为10nm以上。另一方面，若过厚则氧化物半导体层的加工性变差，或蚀刻成膜花费时间而生产成本增加，因此优选为100nm以下，更优选为50nm以下。
另外第一氧化物半导体层的厚度，BCE型、ESL型也均没有特别限定，但若第一氧化物半导体层的厚度过薄，则形成上述第一氧化物半导体层的效果无法充分发挥，因此在任意一种情况下，均期望优选为20nm以上，更优选为30nm以上。另一方面，若过厚则迁移率有可能降低，因此任意一种情况下，均期望优选为50nm以下，更优选为40nm以下。
对于第二氧化物半导体层和第一氧化物半导体层的合计的膜厚而言，在BCE型、ESL型中均在上述范围内适当组合即可，若氧化物半导体层整体的膜厚过厚，则生产成本增加或阻碍薄膜晶体管的薄型化，因此在任意一种情况下，均优选为100nm以下，更优选为50nm以下。合计膜厚的下限为采用能够发挥上述各氧化物半导体层的效果的程度的膜厚即可。
接下来，对于本发明的第一氧化物半导体层(IGZTO)和第二氧化物半导体层(IGZO/IZTO)的层叠结构的优选的实施方式进行说明。
首先，在现有例中，如图1(无蚀刻阻挡层：BCE型)，图2(有蚀刻阻挡层：ESL型)所示，由IGZO所构成的第二氧化物半导体层4(单层)构成为第二氧化物半导体层4与保护膜6(图1)或蚀刻阻挡层8(图2)以及栅极绝缘膜3直接接触的构成。
图3是本发明的BCE型的优选实施方式的一例。因为第二氧化物半导体层4(IGZO)在与保护膜6的界面容易形成因氧缺损造成的陷阱能级，所以通过将第一氧化物半导体层4A(IGZTO)形成于第二氧化物半导体层(IGZO)与保护膜6之间，也能够保护第二氧化物半导体层，以避免氧缺损造成的问题和源-漏电极用湿蚀刻液。
在图示例中，以使第一氧化物半导体层4A与保护膜6直接接触的方式构成，也可以使其他的层介于第一氧化物半导体层4A与保护膜6之间。
图4是本发明的ESL型的优选实施方式的另一例。第一氧化物半导体层4A形成于第二氧化物半导体层4与蚀刻阻挡层8之间。在图示例中，以使第一氧化物半导体层4A与蚀刻阻挡层8直接接触的方式构成，也可以使其他的层介于第一氧化物半导体层4A和蚀刻阻挡层8之间。因为第二氧化物半导体层4(IGZO)在与蚀刻阻挡层8的界面容易形成因氧缺损造成的陷阱能级，所以通过将第一氧化物半导体层4A(IGZTO)形成于第二氧化物半导体层4(IGZO)和蚀刻阻挡层之间，能够消除这样的问题。另外，第二氧化物半导体层4因为迁移率高，所以不将其配置在蚀刻阻挡层8侧，而是配置在电流大量流过的栅极绝缘膜3侧，由此能够实现高迁移率。
接下来，对于本发明的氧化物半导体层的制造方法进行说明。
优选上述由IGZO构成的第二氧化物半导体层以及由IGZTO构成的第一氧化物半导体层以溅射法使用溅射靶(以下，称为“靶”。)成膜。根据溅射法，能够容易地形成成分、膜厚在膜面内均匀性优异的薄膜。另外，也可以通过涂布法等化学成膜法形成氧化物。
作为用于溅射法的靶，优选使用含有前述的元素，与期望的氧化物同一组成的溅射靶，由此，能够形成组成偏差少的期望成分组成的薄膜。具体来说，作为成膜第二氧化物半导体层的靶，可以使用由In、Ga及Zn构成的氧化物靶(IGZO靶)。
另外作为成膜第一氧化物半导体层的靶，可以使用由In、Ga、Zn及Sn构成的氧化物靶(IGZTO靶)。
或者，也可以用使组成不同的两个靶同时放电的共溅射法(Co-Sputter法)成膜。或者还可以使用含有上述元素的至少两种以上的混合物的氧化物靶。
上述靶可以通过例如粉末烧结法制造。
以溅射法成膜第二氧化物半导体层和第一氧化物半导体层时，优选保持真空状态连续地成膜。这是由于，若在成膜第二氧化物半导体层和第一氧化物半导体层时曝露在大气中，则空气中的水分、有机成分附着在薄膜表面，成为污染(品质不良)的原因。
使用上述靶以溅射法成膜时，为了插补在溅射成膜时从薄膜中脱离的氧，尽可能提高氧化物半导体层的密度(优选为6.0g/cm3以上)，优选适当地控制成膜时的气压、氧添加量(氧的分压)、向溅射靶的接通功率、基板温度、T-S间距离(溅射靶与基板的距离)等。
具体来说，例如，优选以下述溅射条件进行成膜。
使用上述靶进行溅射时，优选将基板温度大体控制在室温～200℃左右，适当地控制氧添加量而进行。
只要以作为半导体而表现出工作的方式，氧添加量根据溅射装置的构成、靶组成等适当控制即可，优选以半导体载流子浓度为1015～1016cm-3的方式添加氧量。
另外，优选适当地控制溅射成膜时的气压、对溅射靶的接通功率、T-S间距离(溅射靶与基板的距离)等，调整氧化物半导体层的密度。例如，为了抑制溅射原子间的散射，成膜时的总气压越低越好，越能够形成致密(高密度)的膜。优选的气压大致优选在1～3mTorr的范围内。另外接通功率也越高越好，推荐大致设定在200W以上。
另外氧化物半导体层的密度根据成膜后的热处理条件也会受到影响，因此优选也适当控制成膜后的热处理条件。成膜后的热处理，优选例如在大气气氛和水蒸气气氛下，大致以250～400℃进行10分钟～3小时左右。这样的热处理在例如TFT的制造过程的热过程也可以控制。例如通过进行预退火处理(对氧化膜半导体层进行湿蚀刻之后的图案化后的热处理)能够提高密度。
在本发明中，也包括具备上述氧化物作为TFT的半导体层的TFT。TFT中只要上述氧化物半导体层具备第二氧化物半导体层和第一氧化物半导体层的层叠结构即可，对于包括栅极绝缘膜在内的其他的构成没有特别限定。例如在基板上设置栅电极、栅极绝缘膜、上述氧化物半导体层、源电极、漏电极(有时将源电极和漏电极总称为源-漏电极)、保护膜及蚀刻阻挡层时，至少具有蚀刻阻挡层(ESL型)即可，如果其构成是通常采用的构成，则没有特别限定。还有，保护膜以在图中也有所显示的方式，形成于源-漏电极的上侧，但也可以在保护栅极绝缘膜、上述氧化物半导体层、源-漏电极的主旨下形成。
以下，边参照图3边说明不具有蚀刻阻挡层的BCE型TFT的制造方法的实施方式。图3和以下的制造方法表示本发明优选实施方式的一例，但并没有限定于此的意思。例如在图3中示出了底栅型结构的TFT，但并不限定于此，也可以是在氧化物半导体层之上按顺序具备栅极绝缘膜和栅电极的顶栅型TFT。
在图3中，在基板1上形成有栅电极2和栅极绝缘膜3，其上形成有第二氧化物半导体层4。在第二氧化物半导体层4上形成有第一氧化物半导体层4A，进而在其上形成源-漏电极5，之上形成有保护膜(绝缘膜)6，透明导电膜(未图示)经由接触孔7，与漏电极5电连接。
在基板1上形成栅电极2和栅极绝缘膜3的方法没有特别限定，可以采用通常使用的方法。另外，栅电极2和栅极绝缘膜3的种类也没有特别限定，可以使用通用的部件。例如作为栅电极，可以优选使用电阻率低的Al和Cu金属、耐热性高的Mo、Cr、Ti等高熔点金属或它们的合金。另外，作为栅极绝缘膜3，可代表性地例示氮化硅膜(SiN)、氧化硅膜(SiO2)、氮氧化硅膜(SiON)等。除此以外，也可以使用Al2O3和Y2O3等氧化物、或将它们加以层叠的部件。
接着，形成氧化物半导体层(从基板侧按顺序为第二氧化物半导体层4、第一氧化物半导体层4A)。第二氧化物半导体层4也可以通过使用IGZO靶的DC溅射法或RF溅射法成膜。同样，第一氧化物半导体层4A也可以通过使用构成第一氧化物半导体层4A的IGZTO靶的DC溅射法或RF溅射法成膜。
优选使第二氧化物半导体层4、第一氧化物半导体层4A依次经真空一环连续成膜。这时，若控制第一氧化物半导体而使之满足上述的组成，则溅射速率提高，并且湿蚀刻特性也提高。
对于氧化物半导体层进行湿蚀刻后，进行图案化。在紧接图案化之后，为了改善氧化物半导体层的膜质而优选进行热处理(预退火)，由此，晶体管特性的通态电流和场效应迁移率上升，使得晶体管性能提高。作为预退火条件，例如，可列举温度：约250～400℃、时间：约10分钟～1小时等。
预退火之后形成源-漏电极。源-漏电极5的种类未特别限定，能够使用通用的。例如与栅电极同样，也可以使用Mo、Al和Cu等的金属或合金。
作为源-漏电极5的形成方法，例如可以通过磁控溅射法成膜金属薄膜后，通过光刻使之图案化，进行湿蚀刻而形成电极。
接着，在氧化物半导体层4A、源-漏电极5之上通过CVD(Chemical VaporDeposition)法成膜保护膜6。保护膜6可以使用SiO2、SiON或SiN等。另外，也可以使用溅射法形成保护膜6。氧化物半导体层4A的表面由于CVD造成的等离子体损伤而容易发生导通化(推测可能是由于在第一氧化物半导体表面生成的氧缺陷成为电子供体。)，因此也可以在保护膜6的成膜前进行N2O等离子体照射。N2O等离子体的照射条件采用例如下述文献所述的条件即可。
J.Park等，Appl.Phys.Lett.，1993,053505(2008)
接着，基于常规方法，经由接触孔7将透明导电膜与漏电极5电连接。透明导电膜和漏电极的种类未特别限定，可以使用通常所用的部件。作为漏电极，可以使用例如前述的源-漏电极中例示的漏电极。
以下，边参照图4边说明具有蚀刻阻挡层的ESL型TFT的制造方法的实施方式。图4和以下的制造方法中示出了本发明的优选实施方式的一例，但并没有限定于此的意思。例如在图4中，虽然示出的是底栅型结构的TFT，但并不限定于此，也可以是在氧化物半导体层之上按顺序具备栅极绝缘膜和栅电极的顶栅型TFT。在顶栅型TFT中，使第一氧化物半导体层介于第二氧化物半导体层与蚀刻阻挡层之间即可。
在图4中，在基板1上形成有栅电极2和栅极绝缘膜3，其上形成有第二氧化物半导体层4。在第二氧化物半导体层4上形成有第一氧化物半导体层4A，进而在其上形成蚀刻阻挡层8、源-漏电极5，之上形成有保护膜(绝缘膜)6，透明导电膜(未图示)经由接触孔7，与漏电极5电连接。
在基板1上形成栅电极2和栅极绝缘膜3的方法没有特别限定，可以采用通常所用的方法。另外，栅电极2和栅极绝缘膜3的种类也没有特别限定，可以使用通用的部件。例如作为栅电极，可以优选使用电阻率低的Al和Cu金属、耐热性高的Mo、Cr、Ti等高熔点金属、或它们的合金。另外，作为栅极绝缘膜3，可代表性地例示氮化硅膜(SiN)、氧化硅膜(SiO2)、氮氧化硅膜(SiON)等。除此以外，也可以使用Al2O3和Y2O3等氧化物、或将它们加以层叠的部件。
接着，形成氧化物半导体层(从基板侧按顺序为第二氧化物半导体层4、第一氧化物半导体层4A)。第二氧化物半导体层4也可以通过使用IGZO靶的DC溅射法或RF溅射法成膜。同样，第一氧化物半导体层4A也可以通过使用构成第一氧化物半导体层4A的IGZTO靶的DC溅射法或RF溅射法成膜。
优选使第二氧化物半导体层4、第一氧化物半导体层4A依次经真空一环连续成膜。这时，若控制第一氧化物半导体而使之满足上述的组成，则溅射速率提高，并且湿蚀刻特性也提高。
对于氧化物半导体层进行湿蚀刻后，进行图案化。在紧接图案化之后，为了改善氧化物半导体层的膜质而优选进行热处理(预退火)，由此，晶体管特性的通态电流和场效应迁移率上升，使得晶体管性能提高。作为预退火条件，例如，可列举温度：约250～400℃、时间：约10分钟～1小时等。
预退火之后形成蚀刻阻挡层8。蚀刻阻挡层8一般使用的是SiO2等绝缘膜。若不形成蚀刻阻挡层8而形成源-漏电极5，则有可能对源-漏电极5实施蚀刻时，氧化物半导体层受到损伤，而晶体管特性降低。蚀刻阻挡层8的利类没有特别限定，使用通用的蚀刻阻挡层即可，例如与保护膜同样，由SiO2等形成即可。
源-漏电极5的种类未特别限定，可以使用通用的源-漏电极。例如也可以与栅电极同样使用Mo、Al和Cu等金属或合金。电极的形成广泛使用溅射法。
作为源-漏电极5的形成方法，例如可以通过磁控溅射法成膜金属薄膜后，通过光刻使之图案化，进行湿蚀刻而形成电极。
接着，在氧化物半导体层4A、源-漏电极5之上通过CVD(Chemical VaporDeposition)法成膜保护膜6。保护膜6可以使用SiO2、SiON或SiN等。另外，也可以使用溅射法形成保护膜6。
接着，基于常规方法，经由接触孔7将透明导电膜与漏电极5电连接。透明导电膜和漏电极的种类未特别限定，可以使用通常所用的部件。作为漏电极，可以使用例如前述的源-漏电极中例示的漏电极。
本申请基于2012年6月6日申请的日本国专利申请第2012-129398号主张优先权的利益。2012年6月6日申请的日本国专利申请第2012-129398号的说明书的全部内容，在本申请中用于参考而援引。
实施例
以下，列举实施例更具体地说明本发明，但本发明不受下述实施例限制，在能够符合前、后述的主旨的范围内也可以适当变更实施，这些均包含在本发明的技术范围内。
实施例1(BCE型)
(应力耐受性的评价)
制作具有氧化物半导体层的TFT(图1、图3)，评价应力耐受性。
首先，在玻璃基板1(Corning公司制造的EAGLE XG，直径100mm×厚度0.7mm)上，依次作为栅电极2将Mo薄膜成膜为100nm，以及作为栅极绝缘膜3成膜SiO2(200nm)。栅电极2使用纯Mo的溅射靶，通过DC溅射法，以成膜温度：室温、成膜功率：300W、载气：Ar、气压：2mTorr、Ar气流量：20sccm的条件进行成膜。另外，栅极绝缘膜3使用等离子体CVD法，以载气：SiH4和N2O的混合气体、成膜功率：100W、成膜时的气压：133Pa、成膜温度：320℃的条件进行成膜。
其次，在栅极绝缘膜3上成膜第二氧化物半导体层4(IGZO：以原子％比计为In∶Ga∶Zn＝1∶1∶1)之后，使用具有氧化物半导体层的组成相应组成的氧化物溅射靶，通过下述条件的溅射法，以规定的膜厚成膜表1所示的组成的氧化物半导体层(第一氧化物半导体层4A)(表1中，No.1～10；图3)。还有，在以下的实施例中，只要没有特别指出，则使第一氧化物半导体层的膜厚为30nm，使第二氧化物半导体层的膜厚为10nm而进行实验。
还有，在图1的例子中，氧化物半导体层只有第二氧化物半导体层4(单层)，第一氧化物半导体层4A未成膜。
构成氧化物半导体层的第二氧化物半导体层4和第一氧化物半导体层4A的成膜，在途中对腔室不开放大气，连续地进行成膜。
按照这样得到的氧化物半导体层中的金属元素的各含量通过XPS(X-rayPhotoelectron Spectroscopy)法进行分析。第一、第二氧化物半导体层的金属元素的含量与用于成膜的氧化物溅射靶中的金属元素的含量的组成比相同。
第二氧化物半导体层4、第一氧化物半导体层4A的成膜均使用DC溅射法成膜。溅射所使用的装置是(株)ULVAC公司制造的“CS-200”，溅射条件如下。
基板温度：室温
气压：1mTorr
氧分压：O2/(Ar+O2)×100＝4％
成膜功率密度：2.55W/cm2
按照上述这样成膜氧化物半导体层后，通过光刻和湿蚀刻进行图案化。作为湿蚀刻液，使用关东化学社制造的“ITO-07N”。
使氧化物半导体层图案化之后，为了使膜质提高而进行预退火处理。预退火在大气气氛中以350℃进行1小时。
其次，使用纯Mo，通过剥离法形成源-漏电极5。具体来说使用光刻胶进行图案化后，通过DC溅射法成膜Mo薄膜(膜厚为100nm)。源-漏电极用Mo薄膜的成膜条件与上述栅电极相同。其后，通过光刻和湿蚀刻进行图案化。湿蚀刻液使用nagasechemtex公司制造的“AC101”。具体来说就是使用混酸蚀刻剂(AC101∶纯水＝1∶0.75)，一边将液温保持在室温一边切实地进行图案化，并且为了防止源-漏电极的短路，而进行对于膜厚相当于20％的过度蚀刻。接着，在丙酮液中放入超声波清洗器中除去多余的光刻胶，使TFT的沟道长度为10μm，沟道宽度为25μm。
按照这样形成源-漏电极5后，在其上形成保护氧化物半导体层的保护膜6。作为保护膜6，使用SiO2(膜厚100nm)和SiN(膜厚150nm)的层叠膜(合计膜厚350nm)。上述SiO2和SiN的形成通过使用SUMCO公司制造的“PD-220NL”，并利用等离子体CVD法来进行。在本实施例中，利用N2O气进行等离子体处理后，依次形成SiO2膜和SiN膜。SiO2膜的形成使用N2O和SiH4的混合气体，SiN膜的形成使用SiH4、N2、NH3的混合气体。任意一种情况下，成膜功率均为100W，成膜温度均为150℃。
接着通过光刻和干蚀刻，在保护膜6上形成用于晶体管特性评价用测试的接触孔7。
对于按照这样得到的各TFT，按以下方式评价施加光照射和负偏压应力后的应力耐受性。
在本实施例中，进行了一边对栅电极施加负偏压、一边照射光(白色光)的应力施加试验。应力施加条件如下。作为光的波长，选择了接近氧化物半导体的带隙，晶体管特性容易变动的400nm左右。
栅电压：-20V
基板温度：60℃
光应力
波长：400nm
照度(照射到TFT的光的强度)：0.1μW/cm2
光源：OPTOSUPPLY社制造的LED(由ND滤光片调整光量)
应力施加时间：2小时
在本实施例中，以2小时的应力施加下的阈值电压的变动值为阈值电压偏移量ΔVth，作为TFT特性的应力耐受性的指标。在本发明中，ΔVth(绝对值)为8.0V以下(比图1的现有例(单层)的构成例(参考标准)的ΔVth低的值)的评价为应力耐受性良好(○评价)。结果示于表1中。
(湿蚀刻特性的评价)
为了评价湿蚀刻特性，不使氧化物半导体层成为层叠结构，而是分别对于第一、第二氧化物半导体层、纯Mo膜，测定使用氧化物半导体加工用蚀刻液或源-漏电极用蚀刻液时的蚀刻速率。并且，评价对于氧化物半导体加工用蚀刻液的湿蚀刻性(第一氧化物半导体层与第二氧化物半导体层的蚀刻速率差)、对于源-漏电极用蚀刻液的湿蚀刻耐受性(第一氧化物半导体层与纯Mo膜的蚀刻速率差)。
对于用于本发明的层叠结构的第一氧化物半导体层，按以下的方式制作试样，评价湿蚀刻特性。
与实施例1(应力耐受性评价)同样，在玻璃基板上依次成膜栅电极(Mo)、栅极绝缘膜(SiO2)。接着将InZnSnO(In∶Zn∶Sn＝20∶56.7∶23.3)、Ga2O3、ZnO和SnO2这4个靶配置在基板的周围，在静止的基板上，以上述应力耐受性评价的第一氧化物半导体层的溅射条件相同的条件的溅射法，成膜第一氧化物半导体层(膜厚40nm)。
根据这样的成膜方法，能够通过基板上的位置改变IGZTO的组成比。即，随着远离靶，膜中的靶构成元素的比率降低。例如在靠近SnO2靶的位置，组成为In∶Ga∶Zn∶Sn＝13.9∶9.6∶55.8∶20.7(表1的No.9)，在基板中央为In∶Ga∶Zn∶Sn＝5.6∶39.8∶38.9∶15.7(No.6)。另外在靠近ZnO靶的位置为In∶Ga∶Zn∶Sn＝6.0∶15.0∶73.0∶6.0(No.5)。
还有，这样的成膜方法作为一直以来调制最佳的组成比的方法被确立。
另外，还分别制作相当于第二氧化物半导体层的IGZO(按原子％比计In∶Ga∶Zn＝1∶1∶1)、相当于源-漏电极的纯Mo膜(成膜条件分别与实施例1(应力耐受性评价)相同)，同样研究相对于各湿蚀刻液的湿蚀刻特性。
上述各试样的湿蚀刻特性是以如下方式进行的，(一)在氧化物半导体加工用湿蚀刻液[关东化学社制造的“ITO-07N”，液温：室温]中浸渍上述试样而进行蚀刻。测定蚀刻前后的氧化物半导体薄膜的膜厚的变化(削剥量)，依据与蚀刻时间的关系算出蚀刻速度。
另外，(二)在源-漏电极用湿蚀刻液[nagasechemtex公司制造的“AC101”和纯水的混酸蚀刻剂(AC101∶纯水＝1∶0.75)，液温：室温]中浸渍上述试样而进行蚀刻，同样算出蚀刻速度。
还有，相当于第二半导体层的IGZO膜相对于氧化物半导体加工用湿蚀刻液的蚀刻速率为21nm/分钟。另外，纯Mo膜的蚀刻速率相对于源-漏电极用湿蚀刻液为200nm/分钟。
IGZTO膜(No.1～10)与IGZO膜的蚀刻速率比为0.1～4倍时，(一)对于氧化物半导体加工用湿蚀刻液的湿蚀刻性评价为良好(○)，上述蚀刻速率比在上述范围外时评价为不良(×)。
另外，如果第一氧化物半导体层的蚀刻速率相对于纯Mo膜的蚀刻速率为1/2以下，则(二)对于源-漏电极用湿蚀刻液的湿蚀刻耐受性评价为良好(○)，超过1/2时上述湿蚀刻耐受性评价为不良(×)。
(综合评价)
基于上述应力耐受性和湿蚀刻特性的结果，以下述标准进行判定。
○：应力耐受性ΔVth≤8.0V，并且
湿蚀刻特性
(一)氧化物半导体层用蚀刻液：○评价
(二)源-漏电极用湿蚀刻液：○评价
×：上述○评价以外
还有，所述“ΔVth≤8.0V”是与第二氧化物半导体层单层的情况相比，应力耐受性可以评价为良好的基准。
【表1】
No.2、3、6～10是在规定的范围内控制本发明的第一氧化物半导体层所含的成分组成的例子，具有优异的应力耐受性和蚀刻特性。
No.1是Sn的含量少的例子。因为Sn少，所以应力耐受性差，另外对于源-漏电极用湿蚀刻液，第一氧化物半导体层溶出。
No.4是Sn含量少的例子。与No.1相同，因为Sn少，所以应力耐受性差，对于源-漏电极用湿蚀刻液，湿蚀刻耐受性也差。另外第一和第二溅射速率不同，相比IGZO，第一氧化物半导体层的蚀刻速度快。
No.5是Zn含量多，另外Sn含量少的例子。因为Zn多且Sn少，所以第一氧化物半导体层相对于源-漏电极用湿蚀刻液溶出。
实施例2(ESL型)
(应力耐受性评价)
制作具有氧化物半导体层的TFT(图2、图4)，评价应力耐受性。
首先，在玻璃基板1(Corning公司制造的EAGLE XG，直径100mm×厚度0.7mm)上，依次作为栅电极2将Mo薄膜成膜为100nm，以及作为栅极绝缘膜3成膜SiO2(200nm)。栅电极2使用纯Mo的溅射靶，通过DC溅射法，以成膜温度：室温、成膜功率：300W、载气：Ar、气压：2mTorr、Ar气流量：20sccm的条件进行成膜。另外，栅极绝缘膜3使用等离子体CVD法，以载气：SiH4和N2O的混合气体、成膜功率：100W、成膜时的气压：133Pa、成膜温度：320℃的条件进行成膜。
其次，在栅极绝缘膜3上成膜第二氧化物半导体层4(IGZO：以原子％比计为In∶Ga∶Zn＝1∶1∶1)之后，使用具有氧化物半导体层的组成相应组成的氧化物溅射靶，通过下述条件的溅射法，以规定的膜厚成膜表2所示的组成的氧化物半导体层(第一氧化物半导体层4A)(表2中，No.1～16；图4)。
还有，图2的例子中，氧化物半导体层只有第二氧化物半导体层4(单层)，第一氧化物半导体层4A未成膜。
构成氧化物半导体层的第二氧化物半导体层4和第一氧化物半导体层4A的成膜，在途中对腔室不开放大气，连续地进行成膜。
按照这样得到的氧化物半导体层中的金属元素的各含量通过XPS(X-rayPhotoelectron Spectroscopy)法进行分析。第一、第二氧化物半导体层的金属元素的含量与用于成膜的氧化物溅射靶中的金属元素的含量的组成比相同。
第二氧化物半导体层4、第一氧化物半导体层4A的成膜均使用DC溅射法成膜。溅射所使用的装置是(株)ULVAC公司制造的“CS-200”，溅射条件如下。
基板温度：室温
气压：1mTorr
氧分压：O2/(Ar+O2)×100＝4％
成膜功率密度：2.55W/cm2
按照上述这样成膜氧化物半导体层后，通过光刻和湿蚀刻进行图案化。(一)作为湿蚀刻液，使用关东化学社制造的“ITO-07N”。
使氧化物半导体层图案化之后，为了使膜质提高而进行预退火处理。预退火在大气气氛中以350℃进行1小时。
接着作为蚀刻阻挡层8，使用等离子体CVD法在沟道层(氧化物半导体层)上成膜硅氧化膜(SiO2)100nm。具体来说，就是以基板温度：200℃、成膜功率：100W、载气：SiH4和N2O的混合气体的条件成膜。还有，蚀刻阻挡层8使用与栅极绝缘膜相同的装置成膜。
其次，使用纯Mo，通过剥离法形成源-漏电极5。具体来说使用光刻胶进行图案化后，通过DC溅射法成膜Mo薄膜(膜厚为100nm)。源-漏电极用Mo薄膜的成膜条件与上述栅电极相同。接着，在丙酮液中放入超声波清洗器中除去多余的光刻胶，使TFT的沟道长度为10μm，沟道宽度为25μm。
按照这样形成源-漏电极5后，在其上形成保护膜6。作为保护膜6，使用Si02(膜厚100nm)和SiN(膜厚150nm)的层叠膜(合计膜厚350nm)。上述SiO2和SiN的形成通过使用SUMCO公司制造的“PD-220NL”，并利用等离子体CVD法进行。在本实施例中，利用N2O气进行等离子体处理后，依次形成SiO2膜和SiN膜。SiO2膜的形成使用N2O和SiH4的混合气体，SiN膜的形成使用SiH4、N2、NH3的混合气体。任意一种情况下，成膜功率均为100W，成膜温度均为150℃。
接着通过光刻和干蚀刻，在保护膜6上形成用于晶体管特性评价用探测的接触孔7。
对于按照这样得到的各TFT，按以下方式评价施加光照射和负偏压应力后的应力耐受性。
在本实施例中，进行了一边对栅电极施加负偏压、一边照射光(白色光)的应力施加试验。应力施加条件如下。作为光的波长，选择了接近氧化物半导体的带隙，晶体管特性容易变动的400nm左右。
栅电压：-20V
基板温度：60℃
光应力
波长：400nm
照度(照射到TFT上的光的强度)：0.1μW/cm2
光源：OPTOSUPPLY社制造的LED(由ND滤光片调整光量)
应力施加时间：2小时
在本实施例中，以2小时的应力施加下的阈值电压的变动值为阈值电压偏移量ΔVth，作为TFT特性的应力耐受性的指标。在本发明中，ΔVth(绝对值)为3.0V以下的评价为应力耐受性良好(○评价)，上述ΔVth大于3.0V的为不合格(判定：×)。结果示于表2中。
(湿蚀刻特性的评价)
为了评价湿蚀刻特性，不使氧化物半导体层成为层叠结构，而是对于第一、第二氧化物半导体层测定各自的蚀刻速率，评价对于氧化物半导体加工用蚀刻液的湿蚀刻性(第一氧化物半导体层与第二氧化物半导体层的蚀刻速率差)。
对于用于本发明的层叠结构的第一氧化物半导体层，按以下的方式制作试样，评价湿蚀刻特性。
与实施例2(应力耐受性评价)同样，在玻璃基板上依次成膜栅电极(Mo)、栅极绝缘膜(SiO2)。接着将InZnSnO(In∶Zn∶Sn＝20∶56.7∶23.3)、Ga2O3、ZnO和SnO2这4个靶配置在基板的周围，在静止的基板上，以上述实施例2(应力耐受性评价)的第一氧化物半导体层的溅射条件相同的条件的溅射法，成膜第一氧化物半导体层(膜厚40nm)。
根据这样的成膜方法，能够通过基板上的位置改变IGZTO的组成比。即，随着远离靶，膜中的靶构成元素的比率降低。例如在靠近SnO2靶的位置，组成为In∶Ga∶Zn∶Sn＝3.6∶52.7∶29.7∶14.0(表2的No.1)，但在基板中央为In∶Ga∶Zn∶Sn＝5.0∶35.3∶49.1∶10.6(No.10)。另外在靠近ZnO靶的位置为In∶Ga∶Zn∶Sn＝10.6∶13.0∶60.8∶15.5(No.15)。
还有，这样的成膜方法作为一直以来调制最佳的组成比的方法被确立。
另外，制作相当于第二氧化物半导体层的IGZO(以原子％比计In∶Zn∶Sn＝1∶1∶1)(成膜条件与实施例2(应力耐受性评价)的第二氧化物半导体层相同)，与上述No.1～16同样研究湿蚀刻特性。
上述各试样的湿蚀刻特性是以如下方式进行的，(一)在氧化物半导体加工用湿蚀刻液[关东化学社制造的“ITO-07N”，液温：室温]中，浸渍上述试样而进行蚀刻。测定蚀刻前后的氧化物半导体薄膜的膜厚的变化(削剥量)，依据与蚀刻时间的关系算出蚀刻速度。
另外，相当于第二氧化物半导体层的IGZO的蚀刻速率是21nm/分钟。
IGZTO膜(No.1～16)与IGZO膜的蚀刻速率比为0.1～4倍时，(一)对于氧化物半导体加工用湿蚀刻液的湿蚀刻性评价为良好(○)，上述蚀刻速率比在上述范围外时评价为不良(×)。
(综合评价)
基于上述应力耐受性和湿蚀刻特性的结果，以下述标准进行判定。
○：应力耐受性ΔVth≤3.0V，并且
湿蚀刻特性○评价
×：上述○评价以外
还有，如果ΔVth在3.0V以下，则与第二氧化物半导体层单层相比，应力耐受性可以评价为良好。
【表2】
No.2～12、14是在规定的范围内控制本发明的第一氧化物半导体层所含的成分组成的例子，具有优异的应力耐受性和蚀刻特性。
No.1是Zn含量少的例子，蚀刻速度慢，因此蚀刻特性差。
No.13、15是Zn含量多的例子，相比IGZO膜，第一氧化物半导体层的蚀刻速率过快，因此侧面蚀刻变大，不能图案化为期望的形状。另外应力耐受性也差。
No.16是Ga少的例子，应力耐受性低。
符号说明
1 基板
2 栅电极
3 栅极绝缘膜
4 第二氧化物半导体层
4A 第一氧化物半导体层
5 源-漏电极
6 保护膜(绝缘膜)
7 接触孔
8 蚀刻阻挡层

Claims (5)

1.一种薄膜晶体管，其特征在于，在基板上至少按顺序具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极和保护所述源-漏电极的保护膜，
所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层以及由In、Ga、Zn和O构成的第二氧化物半导体层的层叠体，
所述第二氧化物半导体层形成于所述栅极绝缘膜之上，并且所述第一氧化物半导体层形成于所述第二氧化物半导体层与所述保护膜之间，并且，
在所述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的含量按原子％计为
In：25％以下且不含0％、
Ga：5％以上、
Zn：30.0～60.0％、和
Sn：8～30％。
2.根据权利要求1所述的薄膜晶体管，其中，所述第一氧化物半导体层相对于源-漏电极用湿蚀刻液的蚀刻速率，是所述源-漏电极的蚀刻速率的1/2以下。
3.一种薄膜晶体管，其特征在于，在基板上至少按顺序具有栅电极、栅极绝缘膜、氧化物半导体层、蚀刻阻挡层、源-漏电极和保护所述源-漏电极的保护膜，
所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层以及由In、Ga、Zn及O构成的第二氧化物半导体层的层叠体，
所述第二氧化物半导体层形成于所述栅极绝缘膜之上，并且所述第一氧化物半导体层形成于所述第二氧化物半导体层与所述蚀刻阻挡层之间，并且，
在所述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的含量按原子％计为
In：25％以下且不含0％、
Ga：8.0％以上、
Zn：30.0～60.0％、和
Sn：5～35％。
4.根据权利要求1～3中任一项所述的薄膜晶体管，其中，所述第二氧化物半导体层的厚度为0.5nm以上。
5.一种显示装置，其具备权利要求1～3中任一项所述的薄膜晶体管。
CN201380025842.6A 2012-06-06 2013-06-06 薄膜晶体管 Expired - Fee Related CN104335353B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012129398 2012-06-06
JP2012-129398 2012-06-06
PCT/JP2013/065751 WO2013183733A1 (ja) 2012-06-06 2013-06-06 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN104335353A CN104335353A (zh) 2015-02-04
CN104335353B true CN104335353B (zh) 2017-04-05

Family

ID=49712120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380025842.6A Expired - Fee Related CN104335353B (zh) 2012-06-06 2013-06-06 薄膜晶体管

Country Status (6)

Country Link
US (1) US9202926B2 (zh)
JP (1) JP6043244B2 (zh)
KR (1) KR101568631B1 (zh)
CN (1) CN104335353B (zh)
TW (1) TWI532187B (zh)
WO (1) WO2013183733A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068232B2 (ja) * 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
TWI635613B (zh) * 2013-04-03 2018-09-11 半導體能源研究所股份有限公司 半導體裝置
JP2014235120A (ja) 2013-06-04 2014-12-15 株式会社神戸製鋼所 タイヤ試験機のルブリケータ装置
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TWI545777B (zh) * 2014-01-15 2016-08-11 Kobe Steel Ltd Thin film transistor
CN104037090B (zh) * 2014-06-19 2016-10-19 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构
CN104167365A (zh) * 2014-08-06 2014-11-26 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
JP2016111125A (ja) * 2014-12-04 2016-06-20 日本放送協会 薄膜トランジスタおよびその製造方法
CN106158976A (zh) * 2015-04-24 2016-11-23 群创光电股份有限公司 显示装置
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
JP6875088B2 (ja) * 2016-02-26 2021-05-19 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
US20190058043A1 (en) * 2016-03-30 2019-02-21 Intel Corporation Transistor gate-channel arrangements
US20190067489A1 (en) * 2016-04-04 2019-02-28 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin film transistor
WO2018004770A2 (en) 2016-04-07 2018-01-04 The Trustees Of The University Of Pennsylvania Electronic colloidal nanocrystal devices
CN107516634A (zh) * 2016-06-15 2017-12-26 中华映管股份有限公司 薄膜晶体管及其制造方法
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
CN106992116B (zh) * 2017-04-20 2019-10-11 京东方科技集团股份有限公司 制造半导体器件的方法、阵列基板和显示装置
CN114975635A (zh) 2017-05-31 2022-08-30 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) * 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
JP2019114751A (ja) 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
KR102708746B1 (ko) 2018-12-19 2024-09-20 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN109742151B (zh) * 2018-12-29 2020-03-06 成都中电熊猫显示科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
JP6753969B2 (ja) * 2019-02-13 2020-09-09 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
CN116864510A (zh) 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
JP2022014108A (ja) * 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN112242406A (zh) * 2020-10-09 2021-01-19 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN112864231A (zh) * 2021-01-28 2021-05-28 合肥维信诺科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283831C (zh) 2001-07-17 2006-11-08 出光兴产株式会社 溅射靶和透明导电膜
US8524123B2 (en) 2005-09-01 2013-09-03 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
JP4933756B2 (ja) 2005-09-01 2012-05-16 出光興産株式会社 スパッタリングターゲット
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
WO2007034733A1 (ja) 2005-09-20 2007-03-29 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
US8304359B2 (en) 2005-09-27 2012-11-06 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and transparent electrode for touch panel
JP5358891B2 (ja) 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP5620179B2 (ja) 2009-07-27 2014-11-05 株式会社神戸製鋼所 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR101320229B1 (ko) 2009-07-27 2013-10-21 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
KR102462239B1 (ko) * 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012119664A (ja) 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013070010A (ja) 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
CN103270602A (zh) 2010-12-28 2013-08-28 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
JP5750065B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750063B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012180248A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2012180247A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2013153118A (ja) 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
US9379247B2 (en) * 2012-06-28 2016-06-28 Cbrite Inc. High mobility stabile metal oxide TFT

Also Published As

Publication number Publication date
CN104335353A (zh) 2015-02-04
JP6043244B2 (ja) 2016-12-14
US20150076488A1 (en) 2015-03-19
US9202926B2 (en) 2015-12-01
WO2013183733A1 (ja) 2013-12-12
KR101568631B1 (ko) 2015-11-11
TW201407791A (zh) 2014-02-16
TWI532187B (zh) 2016-05-01
KR20150016306A (ko) 2015-02-11
JP2014013892A (ja) 2014-01-23

Similar Documents

Publication Publication Date Title
CN104335353B (zh) 薄膜晶体管
CN104681625B (zh) 薄膜晶体管
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
CN104272463B (zh) 薄膜晶体管和显示装置
CN104335354B (zh) 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶
TWI573280B (zh) Thin film transistor and display device
WO2012070676A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN105917450A (zh) 薄膜晶体管
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
TW201513370A (zh) 薄膜電晶體及其製造方法
WO2012070675A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013207100A (ja) 薄膜トランジスタ
CN113348562B (zh) 氧化物半导体薄膜、薄膜晶体管及溅射靶

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170405