[go: up one dir, main page]

TWI635613B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI635613B
TWI635613B TW103108158A TW103108158A TWI635613B TW I635613 B TWI635613 B TW I635613B TW 103108158 A TW103108158 A TW 103108158A TW 103108158 A TW103108158 A TW 103108158A TW I635613 B TWI635613 B TW I635613B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
oxide
layer
insulating layer
Prior art date
Application number
TW103108158A
Other languages
English (en)
Other versions
TW201442243A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201442243A publication Critical patent/TW201442243A/zh
Application granted granted Critical
Publication of TWI635613B publication Critical patent/TWI635613B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的一個方式提供一種半導體裝置，該半導體裝置在同一基板上包括具有氧化物半導體的電晶體及具有氧化物半導體的電阻元件。本發明的一個方式是一種半導體裝置，包括：包括由含氫的氮化物絕緣層覆蓋的第一氧化物半導體層的電阻元件；以及包括由氧化物絕緣層覆蓋的第二氧化物半導體層的電晶體，該第二氧化物半導體層具有與第一氧化物半導體層相同的組成而具有與第一氧化物半導體層不同的載子密度。藉由對第一氧化物半導體層進行增加雜質濃度的處理使其具有高於第二氧化物半導體層的載子密度。此外，由於對加工為島狀之後的第一氧化物半導體層的整個面進行上述處理，所以其與氮化物絕緣層接觸的區域及在設置在氮化物絕緣層中的接觸孔中其與電極層接觸的區域具有相同的導電性。

Description

半導體裝置
本發明的一個方式係關於一種半導體裝置及其製造方法。
另外，在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子裝置都是半導體裝置。
用於以液晶顯示裝置或發光顯示裝置為代表的大部分的平板顯示器的電晶體由形成在玻璃基板上的非晶矽、單晶矽或多晶矽等矽半導體構成。此外，使用該矽半導體的電晶體也用於積體電路(IC)等。
近年來，將呈現半導體特性的金屬氧化物用於電晶體來代替矽半導體的技術受到矚目。注意，在本說明書中，將呈現半導體特性的金屬氧化物稱為氧化物半導體。
例如，已公開了如下技術，即作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物來製造電晶體並將 該電晶體用於顯示裝置的像素的切換元件等的技術(參照專利文獻1及專利文獻2)。
此外，用來驅動顯示裝置中的像素部的驅動電路部包括電晶體、電容元件、電阻元件等元件。
在專利文獻3中公開了在同一製程中形成包括在像素部中的使用氧化物半導體的通道蝕刻型電晶體及包括在驅動電路中的使用氧化物半導體的電阻元件的半導體裝置。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2010-171394號公報
本發明的一個方式的目的之一是提供一種半導體裝置，該半導體裝置在同一基板上包括具有氧化物半導體的電晶體及具有氧化物半導體的電阻元件。
本發明的其他方式是提供一種可靠性高的半導體裝置。
注意，這些目的的記載不妨礙其他目的的存在。本發明的一個方式並不需要實現所有上述目的。另 外，從說明書等的記載看來上述以外的目的是顯然的，且可以從說明書等的記載中抽出上述以外的目的。
本發明的一個方式是一種半導體裝置，包括：包括由含氫的氮化物絕緣層覆蓋的第一氧化物半導體層的電阻元件；以及包括由氧化物絕緣層覆蓋的第二氧化物半導體層的電晶體，該第二氧化物半導體層具有與第一氧化物半導體層相同的組成而具有與第一氧化物半導體層不同的載子密度。藉由對第一氧化物半導體層進行增加雜質濃度的處理使其具有高於第二氧化物半導體層的載子密度。此外，由於對加工為島狀之後的第一氧化物半導體層的整個面進行上述處理，所以其與氮化物絕緣層接觸的區域及在設置在氮化物絕緣層中的接觸孔中其與電極層接觸的區域具有相同的導電性。更明確而言，例如可以採用如下結構。
本發明的一個方式是一種半導體裝置，包括：設置在同一基板上的電阻元件及電晶體，該電阻元件包括：第一氧化物半導體層；覆蓋第一氧化物半導體層的氮化物絕緣層；以及在設置在氮化物絕緣層中的接觸孔中與第一氧化物半導體層電連接的第一電極及第二電極，該電晶體包括：閘極電極層；與閘極電極層重疊的第二氧化物半導體層；閘極電極層與第二氧化物半導體層之間的絕緣層；覆蓋第二氧化物半導體層的氧化物絕緣層；以及在設置在氧化物絕緣層中的接觸孔中與第二氧化物半導體層電連接的第三電極及第四電極，其中，第一氧化物半導體 層及第二氧化物半導體層具有相同的組成，且第一氧化物半導體層的載子密度比第二氧化物半導體層的載子密度高。
本發明的一個方式是一種半導體裝置，包括：設置在同一基板上的電阻元件及電晶體，該電阻元件包括：第一氮化物絕緣層；第一氮化物絕緣層上的第一氧化物半導體層；覆蓋第一氧化物半導體層的第二氮化物絕緣層；以及在設置在第二氮化物絕緣層中的接觸孔中與第一氧化物半導體層電連接的第一電極及第二電極，該電晶體包括：閘極電極層；閘極電極層上的第一氮化物絕緣層；第一氮化物絕緣層上的第一氧化物絕緣層；隔著第一氮化物絕緣層及第一氧化物絕緣層與閘極電極層重疊的第二氧化物半導體層；覆蓋第二氧化物半導體層的第二氧化物絕緣層；第二氧化物絕緣層上的第二氮化物絕緣層；以及在設置在第二氮化物絕緣層及第二氧化物絕緣層中的接觸孔中與第二氧化物半導體層電連接的第三電極及第四電極，其中，第一氧化物半導體層及第二氧化物半導體層具有相同的組成，且第一氧化物半導體層的載子密度比第二氧化物半導體層的載子密度高。
在上述半導體裝置中，電阻元件也可以在第一氮化物絕緣層與第一氧化物半導體層之間包括第一氧化物絕緣層。
在上述半導體裝置中，電阻元件的載子流過的路徑的長度也可以比電晶體的載子流過的路徑的長度 長。
在上述半導體裝置中，也可以包括：包括多個包括電晶體的像素的像素部；以及包括電阻元件的驅動電路部。
根據本發明的一個方式，可以提供一種半導體裝置，該半導體裝置在同一基板上包括具有氧化物半導體的電晶體及具有氧化物半導體的電阻元件。
根據本發明的一個方式，可以提供一種可靠性高的半導體裝置。
100‧‧‧電晶體
101‧‧‧像素部
104‧‧‧掃描線驅動電路
106‧‧‧信號線驅動電路
107‧‧‧掃描線
109‧‧‧信號線
110‧‧‧電晶體
115‧‧‧電容線
120‧‧‧電晶體
130‧‧‧電晶體
131_1‧‧‧電晶體
131_2‧‧‧電晶體
132‧‧‧液晶元件
133_1‧‧‧電容元件
133_2‧‧‧電容元件
134‧‧‧電晶體
135‧‧‧發光元件
150‧‧‧電阻元件
160‧‧‧電阻元件
170‧‧‧電阻元件
180‧‧‧電阻元件
190‧‧‧電阻元件
202‧‧‧基板
203‧‧‧閘極電極層
204‧‧‧絕緣層
206‧‧‧絕緣層
207‧‧‧氧化物半導體層
207a‧‧‧氧化物半導體層
207b‧‧‧氧化物半導體層
208‧‧‧氧化物半導體膜
208a‧‧‧氧化物半導體層
208b‧‧‧氧化物半導體層
208d‧‧‧氧化物半導體層
209‧‧‧氧化物半導體層
209a‧‧‧氧化物半導體層
209b‧‧‧氧化物半導體層
210‧‧‧氧化物絕緣層
210a‧‧‧氧化物絕緣膜
212‧‧‧氮化物絕緣層
214a‧‧‧電極層
214b‧‧‧電極層
214c‧‧‧電極層
214d‧‧‧電極層
301‧‧‧像素
302‧‧‧開口部
304‧‧‧氮化物絕緣層
306‧‧‧氧化物絕緣層
314‧‧‧絕緣層
316‧‧‧導電膜
318‧‧‧配向膜
320‧‧‧液晶層
342‧‧‧基板
344‧‧‧遮光膜
346‧‧‧有色膜
348‧‧‧絕緣層
350‧‧‧導電膜
352‧‧‧配向膜
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧儲存介質讀取部
5012‧‧‧支撐部
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部
5017‧‧‧充電器
在圖式中：圖1A至圖1C是示出半導體裝置的一個方式的平面圖及剖面圖；圖2A至圖2D是示出半導體裝置的製造方法的一個方式的剖面圖；圖3A至圖3C是示出半導體裝置的製造方法的一個方式的剖面圖；圖4A和圖4B是示出半導體裝置的一個方式的平面圖及剖面圖；圖5A和圖5B是示出半導體裝置的一個方式的剖面圖；圖6A和圖6B是示出半導體裝置的一個方式的剖面圖及帶圖； 圖7A至圖7C是示出半導體裝置的一個方式的電路圖；圖8是示出半導體裝置的一個方式的剖面圖；圖9A至圖9H是示出電子裝置的例子的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。另外，在下面所說明的實施方式中，在不同的圖式中使用相同的元件符號或相同的陰影線來表示相同部分或具有相同功能的部分，而省略反復說明。
注意，在本說明書所說明的各圖式中，各結構的大小、膜的厚度或區域為容易理解而有時被誇大。因此，本發明並不一定限定於該尺度。
注意，本說明書等所使用的“第一”、“第二”等序數詞是為了避免構成要素的混同而附上的，而不是為了在數目方面上進行限定而附上的。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。
注意，電晶體的“源極”和“汲極”的功能在使用極性不同的電晶體的情況下或在電路工作中當電流方向變 化時，有時互相調換。因此，在本說明書中，“源極”及“汲極”可以被互相調換。
實施方式1
在本實施方式中，參照圖1A至圖5B對本發明的一個方式的半導體裝置及半導體裝置的製造方法進行說明。
<半導體裝置的結構例>
圖1A至圖1C示出半導體裝置的結構例。圖1A是包括在半導體裝置中的電阻元件150的平面圖，圖1B是包括在半導體裝置中的電晶體100的平面圖，圖1C是沿著圖1A的A1-A2以及圖1B的B1-B2的剖面圖。注意，在圖1A及圖1B中，為了避免複雜，省略電阻元件150及電晶體100的構成要素的一部分(氮化物絕緣層212等)而圖示。此外，後面的平面圖也是同樣的。
圖1B和圖1C所示的電晶體100包括：設置在基板202上的閘極電極層203；閘極電極層203上的絕緣層204及絕緣層206；與絕緣層206上接觸且與閘極電極層203重疊的氧化物半導體層208b；覆蓋氧化物半導體層208b的氧化物絕緣層210；氧化物絕緣層210上的氮化物絕緣層212；以及在設置在氮化物絕緣層212及氧化物絕緣層210中的接觸孔中與氧化物半導體層208b電連接的電極層214c及電極層214d。
此外，圖1A和圖1C所示的電阻元件150包 括：設置在基板202上的氧化物半導體層208a；覆蓋氧化物半導體層208a的氮化物絕緣層212；以及在設置在氮化物絕緣層212中的接觸孔中與氧化物半導體層208a電連接的電極層214a及電極層214b。此外，電阻元件150的構成要素也可以包括設置在基板202與氧化物半導體層208a之間的絕緣層204及絕緣層206。
在電晶體100及電阻元件150中都設置有絕緣層204、絕緣層206及氮化物絕緣層212。此外，在電晶體100中絕緣層204及絕緣層206相當於閘極絕緣層，在圖1C中，作為閘極絕緣層示出絕緣層204及絕緣層206的疊層結構，但閘極絕緣層也可以具有單層結構或三層以上的疊層結構。此外，在同一製程中形成電極層214a至電極層214d，在電晶體100中電極層214c和電極層214d中的一個相當於源極電極層，而另一個相當於汲極電極層。
氧化物半導體層208a及氧化物半導體層208b是藉由同一形成製程及同一蝕刻製程分別加工為島狀的層。氧化物半導體是可以根據膜中的氧缺陷及/或膜中的氫、水等雜質的濃度來控制電阻率的半導體材料。因此，藉由使氧化物半導體層208a與氧化物半導體層208b上側(或下側)接觸的絕緣層的結構彼此不同，可以控制在同一製程中形成的各氧化物半導體層所具有的電阻率。
明確而言，藉由作為電晶體100中的覆蓋形成通道的氧化物半導體層208b的絕緣層使用含氧的絕緣 層(氧化物絕緣層)，即使用能夠釋放氧的絕緣層，可以將氧供應到氧化物半導體層208b中。在被供應氧的氧化物半導體層208b中，膜中或介面的氧缺陷被填補而成為具有高電阻的氧化物半導體層。此外，作為能夠釋放氧的絕緣層例如可以使用氧化矽層或氧氮化矽層。
氧缺陷被填補且氫濃度被降低的氧化物半導體層208b可以說是高純度本質化或實質上高純度本質化的氧化物半導體層。在此，“實質上本質”是指氧化物半導體的載子密度低於1×1017/cm3，較佳低於1×1015/cm3，更佳低於1×1013/cm3。高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，因此有時可以降低載子密度。此外，高純度本質或實質上高純度本質的氧化物半導體層208b具有較低的缺陷態密度，因此可以降低陷阱態密度。
此外，高純度本質或實質上高純度本質的氧化物半導體層208b的關態電流(off-state current)顯著小，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍內時，關態電流也可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。因此，在該氧化物半導體層208b中形成有通道區域的電晶體100成為電特性變動小且可靠性高的電晶體。
此外，氧化物絕緣層210以選擇性地去除與包括在電阻元件150中的氧化物半導體層208a重疊的區 域的方式設置。因此，氧化物半導體層208a由與覆蓋氧化物半導體層208b的絕緣層不同的絕緣層覆蓋。藉由作為覆蓋包括在電阻元件150中的氧化物半導體層208a的絕緣層使用含氫的絕緣層，換言之使用能夠釋放氫的絕緣層，典型的是包含氮的無機絕緣層，例如氮化物絕緣層，可以將氫供應到氧化物半導體層208a中。該氮化物絕緣層中的氫濃度較佳為1×1022atoms/cm3以上。藉由使用上述那樣的絕緣層，可以高效地使氧化物半導體層208a中含有氫。
氧化物半導體層208a中所含的氫與鍵合於金屬原子的氧發生反應生成水，同時氧缺陷形成在發生氧脫離的晶格(或氧脫離的部分)。當氫進入該氧缺陷時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，生成作為載子的電子。因此，含有氫的氧化物半導體層208a的載子密度比氧化物半導體層208b高。換言之，由氮化物絕緣層212供應氫的氧化物半導體層208a是低電阻的氧化物半導體層。
在電晶體100的形成有通道的氧化物半導體層208b中，較佳的是盡可能地減少氫。明確而言，在氧化物半導體層208b中，使利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，還較佳低於5×1018atoms/cm3以下，進一步較佳為1×1018atoms/cm3以 下，更進一步較佳為5×1017atoms/cm3以下，還進一步較佳為1×1016atoms/cm3以下。另一方面，包括在電阻元件150中的氧化物半導體層208a的氫濃度及/或氧缺陷量比氧化物半導體層208b多，氧化物半導體層208a是低電阻化的氧化物半導體層。
<半導體裝置的製造方法>
參照圖2A至圖2D以及圖3A至圖3C對圖1A至圖1C所示的半導體裝置的製造方法的一個例子進行說明。
首先，在基板202上形成閘極電極層203(或與閘極電極層203在同一層中形成的佈線)，在閘極電極層203上層疊絕緣層204及絕緣層206(參照圖2A)。
雖然對基板202的材料等沒有很大的限制，但是至少需要具有能夠承受後面的熱處理的耐熱性。例如，作為基板202，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以利用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板202。另外，當作為基板202使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
另外，作為基板202，也可以使用撓性基板，並且在撓性基板上直接形成電晶體100及電阻元件150。或者，也可以在基板202與電晶體100及電阻元件150之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板202分離並轉置到其他基板上的情況。此時，也可以將電晶體100及電阻元件150轉置到耐熱性低的基板或撓性基板上。
閘極電極層203可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以上述金屬材料為主要成分的合金材料形成。此外，閘極電極層203可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。閘極電極層203既可以具有單層結構，又可以具有疊層結構。也可以使閘極電極層203具有錐形形狀，例如可以將錐角設定為15°以上且70°以下。在此，錐角是指具有錐形形狀的層的側面與該層的底面之間的角度。
另外，作為閘極電極層203的材料還可以使用氧化銦氧化錫、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、氧化銦氧化鋅、添加有氧化矽的銦錫氧化物等導電材料。
或者，作為閘極電極層203的材料還可以使用含有氮的In-Ga-Zn類氧化物、含有氮的In-Sn類氧化 物、含有氮的In-Ga類氧化物、含有氮的In-Zn類氧化物、含有氮的Sn類氧化物、含有氮的In類氧化物、金屬氮化物膜(氮化銦膜、氮化鋅膜、氮化鉭膜、氮化鎢膜等)。由於這些材料具有5電子伏特以上的功函數，所以藉由使用這些材料形成閘極電極層203，可以使電晶體的臨界電壓成為正值，由此可以實現常關閉(normally-off)的開關電晶體。此外，閘極電極層203可以利用濺射法、電漿CVD法、MOCVD法或ALD法等熱CVD法等形成。
絕緣層204及絕緣層206是相當於電晶體100的閘極絕緣層的絕緣層。作為絕緣層204及絕緣層206，可以藉由電漿CVD法、濺射法等分別使用包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。此外，也可以將包含上述膜的任一個的單層的絕緣層用作閘極絕緣層，而不採用絕緣層204及絕緣層206的疊層結構。
另外，接觸於後面形成的氧化物半導體層208b的絕緣層206較佳為氧化物絕緣層，更佳地包括包含超過化學計量組成的氧的區域(氧過剩區域)。為了在絕緣層206中設置氧過剩區域，例如在氧氛圍下形成絕緣層206，即可。或者，也可以對形成後的絕緣層206引入氧形成氧過剩區域。作為氧的引入方法，可以使用離子植 入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
在本實施方式中，作為絕緣層204形成氮化矽層，作為絕緣層206形成氧化矽層。氮化矽層的相對介電常數比氧化矽層高，為了得到相等的靜電容量所需要的厚度大，所以藉由作為用作電晶體100的閘極絕緣層的絕緣層204包括氮化矽層可以使閘極絕緣層變厚。因此，藉由抑制電晶體100的絕緣耐壓性的下降進而提高絕緣耐壓性可以抑制電晶體的靜電破壞。此外，絕緣層204及絕緣層206可以利用濺射法、電漿CVD法、MOCVD法或ALD法等熱CVD法等形成。
接著，在絕緣層206上形成氧化物半導體膜208(參照圖2B)。氧化物半導體膜208較佳地包括以In-M-Zn氧化物表示的膜，該In-M-Zn氧化物至少包含銦(In)、鋅(Zn)及M(Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)。或者，較佳地包含In和Zn的兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性偏差，除了上述元素以外，較佳的是還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、 銩(Tm)、鐿(Yb)、鎦(Lu)等。
作為構成氧化物半導體膜208的氧化物半導體，例如可以使用In-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
注意，在此，In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
氧化物半導體膜208的形成方法可以適當地使用濺射法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。
當形成氧化物半導體膜208時，較佳的是盡可能地降低膜中的氫濃度。為了降低氫濃度，例如在利用濺射法形成膜的情況下，不僅對成膜室進行高真空排氣而且還需要進行濺射氣體的高度純化。作為濺射氣體的氧氣 體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此能夠盡可能地防止水分等混入氧化物半導體膜208。
另外，為了去除殘留在成膜室內的水分，較佳地使用吸附型真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，也可以使用具備冷阱的渦輪泵。由於低溫泵對如氫分子、水(H2O)等包含氫原子的化合物(較佳的是還包括包含碳原子的化合物)等進行排出的能力較高，所以可以降低在利用低溫泵進行了排氣的成膜室中形成的膜所包含的雜質濃度。
另外，在藉由濺射法形成氧化物半導體膜208的情況下，用於成膜的金屬氧化物靶材的相對密度(填充率)為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用相對密度高的金屬氧化物靶材，可以形成緻密的膜。
另外，為了降低有可能包含在氧化物半導體膜208中的雜質的濃度，在將基板202保持為高溫的狀態下形成氧化物半導體膜208也是有效的。將基板202的加熱溫度設定為150℃以上且450℃以下，較佳地設定為200℃以上且350℃以下即可。
接著，藉由對氧化物半導體膜208的所希望的區域進行加工來形成島狀的氧化物半導體層208d及氧化物半導體層208b(參照圖2C)。注意，當對氧化物半 導體膜208進行蝕刻加工時，有時因對氧化物半導體膜208進行過蝕刻而使絕緣層206的一部分(不被氧化物半導體層208a及氧化物半導體層208b覆蓋的區域)被蝕刻，而其膜厚度減少。
在形成島狀的氧化物半導體層208d及氧化物半導體層208b之後進行熱處理。以如下條件進行熱處理即可：以250℃以上且650℃以下的溫度，較佳的是以300℃以上且400℃以下的溫度，更佳的是以320℃以上且370℃以下的溫度，採用惰性氣體氛圍、包含10ppm以上的氧化性氣體的氛圍或減壓氛圍。此外，熱處理也可以在惰性氣體氛圍中進行熱處理之後，在包含10ppm以上的氧化性氣體的氛圍中進行以便填補所釋放的氧氣。藉由在此進行加熱處理，可以從絕緣層204、絕緣層206、氧化物半導體層208d和氧化物半導體層208b中的至少一個去除氫或水等雜質。此外，該熱處理也可以在將氧化物半導體膜208加工為島狀之前進行。
此外，為了對將氧化物半導體用作通道的電晶體100賦予穩定的電特性，藉由降低氧化物半導體中的雜質濃度，來實現氧化物半導體的本質或實質上本質是有效的。
接著，在氧化物半導體層208d及氧化物半導體層208b上形成氧化物絕緣膜210a(參照圖2D)。
作為氧化物絕緣膜210a，例如可以使用厚度為150nm以上且400nm以下的氧化矽膜、氧氮化矽膜、 氧化鋁膜等。在本實施方式中，作為氧化物絕緣膜210a使用厚度為300nm的氧氮化矽膜。此外，氧化物絕緣膜210a例如可以藉由CVD法形成。
接著，藉由對氧化物絕緣膜210a的所希望的區域進行加工，形成開口部302。此外，氧化物絕緣膜210a成為形成有開口部302的氧化物絕緣層210。
另外，以使氧化物半導體層208a露出的方式形成開口部302。作為開口部302的形成方法，例如可以採用乾蝕刻法。但是，對於開口部302的形成方法不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。此外，有時由於進行為了形成開口部302的蝕刻製程，而使不被氧化物絕緣層210覆蓋的絕緣層206的一部分及氧化物半導體層208a的厚度減少。
然後，較佳地進行熱處理。藉由熱處理，可以將包含在氧化物絕緣層210中的氧的一部分移動到氧化物半導體層208b中，由此填補氧化物半導體層208b中的氧缺陷。由此，可以減少氧化物半導體層208b中的氧缺損量。相比之下，由於不減少不與氧化物絕緣層210接觸的氧化物半導體層208d的氧缺陷量，所以氧化物半導體層208d所包含的氧缺陷比氧化物半導體層208b多。熱處理的條件可以與形成氧化物半導體層208d及氧化物半導體層208b之後的熱處理同樣地進行。
接著，在氧化物絕緣層210及氧化物半導體層208d上形成氮化物絕緣層212(參照圖3B)。
當氮化物絕緣層212包含氫且氮化物絕緣層212中的氫擴散到氧化物半導體層208d中時，在該氧化物半導體層208d中氫和氧鍵合而生成作為載子的電子。其結果是氧化物半導體層208d成為低電阻的氧化物半導體層208a。氧化物半導體層208a的電阻率至少比氧化物半導體層208b低，較佳為1×10-3Ωcm以上且低於1×104Ωcm，更佳為1×10-3Ωcm以上且低於1×10-1Ωcm。此外，氮化物絕緣層212也具有防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到包括在電晶體100中的氧化物半導體層208b中的效果。氮化物絕緣層212可以利用濺射法、電漿CVD法、MOCVD法或ALD法等熱CVD法等形成。
此外，在本實施方式中示出從覆蓋氧化物半導體層208d的氮化物絕緣層212引入氫的方法，但是不侷限於此。例如，遮罩設置在用作電晶體100的通道形成區域的部分上，並且對沒有該遮罩覆蓋的區域引入氫。例如，可以使用離子摻雜裝置等將氫引入在氧化物半導體層208d中。或者，也可以藉由對氧化物半導體層208d進行含氫的電漿處理來引入氫。或者，也可以藉由在含氫及氬的電漿氛圍下對氧化物半導體層208d進行處理來引入氫。
作為氮化物絕緣層212的一個例子，可以使用厚度為100nm以上且400nm以下的氮化矽膜或氮氧化矽膜等。在本實施方式中，作為氮化物絕緣層212，使用 厚度為150nm的氮化矽層。
此外，上述氮化矽層較佳的是在高溫下形成以提高阻擋性，例如在基板溫度為100℃以上且基板的應變點以下的溫度下，較佳的是在300℃以上且400℃以下的溫度下進行加熱來形成。注意，當在高溫度下進行成膜時，有時氧從氧化物半導體層208b脫離而發生載子濃度上升的現象，因此，將加熱溫度設定為不發生這種現象的溫度。
接著，在氮化物絕緣層212及氧化物絕緣層210中形成到達氧化物半導體層208a及氧化物半導體層208b的開口部。藉由在該開口部及氮化物絕緣層212上形成導電膜，且對該導電膜進行加工，形成電極層214a、電極層214b、電極層214c及電極層214d(參照圖3C)。
用作電極層214a至電極層214d的導電膜可以使用如下材料以單層或疊層形成：由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢構成的單質金屬或以上述金屬為主要成分的合金。例如，可以舉出如下結構：在鋁膜上層疊鈦膜的兩層結構；在鎢膜上層疊鈦膜的兩層結構；在銅-鎂-鋁合金膜上層疊銅膜的兩層結構；在鈦膜或氮化鈦膜上層疊鋁膜或銅膜，在其上還形成鈦膜或氮化鈦膜的三層結構；以及在鉬膜或氮化鉬膜上層疊鋁膜或銅膜，在其上還形成鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。此 外，導電膜例如可以利用濺射法、電漿CVD法、MOCVD法或ALD法等熱CVD法等形成。
此外，可以在一次蝕刻製程中形成包括在電阻元件150中的到達氧化物半導體層208a的接觸孔及包括在電晶體100中的到達氧化物半導體層208b的接觸孔。但是，由於進行用來形成到達氧化物半導體層208b的接觸孔的氧化物絕緣層210的蝕刻，有時氧化物半導體層208a的一部分被過蝕刻。因此，有時氧化物半導體層208a中的與電極層214a及電極層214b接觸的區域的厚度比氧化物半導體層208b中的與電極層214c及電極層214d接觸的區域的厚度薄。此外，有時在氧化物半導體層208a中與電極層214a及電極層214b接觸的區域的厚度比與氮化物絕緣層212接觸的區域的厚度薄。
此外，由於形成到達氧化物半導體層208b的接觸孔，有時氧化物半導體層208b的一部分被過蝕刻。因此，有時在氧化物半導體層208b中與電極層214c及電極層214d接觸的區域的厚度比與氧化物絕緣層210接觸的區域的厚度薄。此外，有時不被蝕刻的區域的氧化物半導體層208a中的與氮化物絕緣層212接觸的區域的厚度與氧化物半導體層208b中的與氧化物絕緣層210接觸的區域的厚度相等。
藉由上述製程，可以在同一基板上形成通道保護型電晶體100及電阻元件150。
在藉由本實施方式所示的製程獲得的電阻元 件150中，用作氫供應源的氮化物絕緣層212以覆蓋島狀氧化物半導體層208a的整個面上的方式設置，使氧化物半導體層208a的整體低電阻化。因此，在氧化物半導體層208a中，與氮化物絕緣層212接觸的區域及在設置在氮化物絕緣層212中的接觸孔中與電極層214a及電極層214b接觸的區域具有相同的導電性，且具有相等的電阻率。因此，可以以較高的可控性將電阻元件150的電阻值調整為任意的電阻值。
此外，可以在同一成膜製程及同一蝕刻製程中形成包括在電晶體100中的氧化物半導體層208b及包括在電阻元件150中的氧化物半導體層208a，且可以藉由接觸於其上表面的絕緣層的影響而具有不同的載子密度。因此，可以減少半導體裝置的製程。不由氧化物絕緣層210填補氧缺陷的氧化物半導體層208a的氧缺陷量至少比氧化物半導體層208b多，從氮化物絕緣層212被供應氫的氧化物半導體層208a的氫濃度至少比氧化物半導體層208b高。因此，氧化物半導體層208a是其載子密度至少比氧化物半導體層208b高的低電阻膜。
藉由降低氫濃度且填補氧缺陷，可以使高純度本質或實質上高純度本質化的氧化物半導體層208b的載子密度例如為低於1×1017/cm3。另一方面，可以使具有比氧化物半導體層208b多的氧缺陷且氫濃度高的氧化物半導體層208a的載子密度例如為1×1018/cm3以上。
此外，氧化物絕緣層210及氮化物絕緣層212 在電晶體100中也用作通道保護膜。
<變形例1>
圖4A和圖4B示出能夠應用於半導體裝置的電阻元件150的變形例。圖4A是電阻元件190的平面圖，圖4B是沿著圖4A的A3-A4的剖面圖。
圖4A和圖4B所示的電阻元件190與圖1A至圖1C所示的電阻元件150不同之處在於氧化物半導體層208a的形狀不同。明確而言，藉由代替電阻元件150中的島狀的氧化物半導體層208a使電阻元件190中的氧化物半導體層208a在俯視時具有蛇狀，可以使其載子流過的路徑比氧化物半導體層208a長。藉由適當地設定氧化物半導體層208a所具有的電阻率及氧化物半導體層208a的載子流過的路徑的長度，可以形成具有任意的電阻值的電阻元件。
較佳的是使包括在電阻元件190中的氧化物半導體層208a的載子流過的路徑的長度比未圖示的包括在電晶體100中的氧化物半導體層208b的載子流過的路徑的長度(通道長度)長。此外，在圖4A和圖4B中示出俯視時的氧化物半導體層208a的形狀為蛇狀，但不侷限於此，藉由俯視時該形狀為具有角部的線狀或曲線狀等，也可以調整氧化物半導體層208a的載子流過的路徑的長度。
此外，在電阻元件190中，氧化物半導體層 208a的形狀以外的描述可以參照電阻元件150的說明內容。
<變形例2>
圖5A示出包括在半導體裝置中的電晶體及電阻元件的變形例。圖5A所示的電阻元件160包括：設置在基板202上的氮化物絕緣層304；與氮化物絕緣層304上接觸的氧化物半導體層208a；覆蓋氧化物半導體層208a的氧化物絕緣層210；以及在設置在氧化物絕緣層210中的接觸孔中與氧化物半導體層208a電連接的電極層214a及電極層214b。包括在電阻元件160中的氧化物半導體層208a藉由從以與氧化物半導體層208a的下表面接觸的方式設置的氮化物絕緣層304供應氫，成為低電阻化的氧化物半導體層。
此外，圖5A所示的電晶體110包括：設置在基板202上的閘極電極層203；閘極電極層203上的氮化物絕緣層304；氮化物絕緣層304上的氧化物絕緣層306；氧化物絕緣層306上的氧化物半導體層208b；氧化物半導體層208b上的氧化物絕緣層210；以及在設置在氧化物絕緣層210中的接觸孔中與氧化物半導體層208b電連接的電極層214c及電極層214d。
在電阻元件160及電晶體110中都設置有氮化物絕緣層304及氧化物絕緣層210。此外，在電晶體110中氮化物絕緣層304及氧化物絕緣層306相當於閘極 絕緣層。在圖5A所示的半導體裝置中，在形成用作電晶體110的閘極絕緣層的一部分的氧化物絕緣層306之後，對該氧化物絕緣層306選擇性地進行蝕刻，去除與形成氧化物半導體層208a的區域重疊的區域的氧化物絕緣層306。由此，可以採用使用作電晶體110的閘極絕緣層的一部分的氮化物絕緣層304與包括在電阻元件160中的氧化物半導體層208a接觸的結構。
此外，在電阻元件160及電晶體110中，也可以在氧化物絕緣層210上形成氮化物絕緣層212，並將其用作阻擋層。
此外，在圖5A中示出如下情況的例子：由於用來形成到達氧化物半導體層208a或氧化物半導體層208b的接觸孔的氧化物絕緣層210的蝕刻，氧化物半導體層208a及氧化物半導體層208b的一部分被過蝕刻。在圖5A中，在氧化物半導體層208a中與電極層214a及電極層214b接觸的區域的厚度比與氧化物絕緣層210接觸的區域的厚度薄。此外，在氧化物半導體層208b中與電極層214c及電極層214d接觸的區域的厚度比與氧化物絕緣層210接觸的區域的厚度薄。但是，氧化物半導體層208a中的與氧化物絕緣層210接觸的區域及氧化物半導體層208b中的與氧化物絕緣層210接觸的區域具有相同的厚度。另外，氧化物半導體層208a中的與電極層214a及電極層214b接觸的區域及氧化物半導體層208b中的與電極層214c及電極層214d接觸的區域具有相同的厚度。
藉由從與氧化物半導體層208a的下表面的整個面接觸的氮化物絕緣層304供應氫，可以使氧化物半導體層208a的整體低電阻化，且可以使用與用來形成圖1A至圖1C所示的電阻元件150的遮罩相同的數量的遮罩形成圖5A所示的電阻元件160。
<變形例3>
圖5B示出包括在半導體裝置中的電阻元件及電晶體的變形例。圖5B所示的電阻元件170包括：設置在基板202上的氮化物絕緣層304；接觸於氮化物絕緣層304上的氧化物半導體層208a；覆蓋氧化物半導體層208a的氮化物絕緣層212；以及在設置在氮化物絕緣層212中的接觸孔中與氧化物半導體層208a電連接的電極層214a及電極層214b。就是說，包括在電阻元件170中的氧化物半導體層208a藉由從以與氧化物半導體層208a的下表面接觸的方式設置的氮化物絕緣層304及以與其上表面接觸的方式設置的氮化物絕緣層212的兩者供應氫，成為低電阻化的氧化物半導體層。
此外，圖5B所示的電晶體120包括：設置在基板202上的閘極電極層203；閘極電極層203上的氮化物絕緣層304；氮化物絕緣層304上的氧化物絕緣層306；氧化物絕緣層306上的氧化物半導體層208b；氧化物半導體層208b上的氧化物絕緣層210；氧化物絕緣層210上的氮化物絕緣層212；以及在設置在氮化物絕緣層 212及氧化物絕緣層210中的接觸孔中與氧化物半導體層208b電連接的電極層214c及電極層214d。就是說，電晶體120具有在電晶體100中作為絕緣層204設置氮化物絕緣層304且作為絕緣層206設置氧化物絕緣層306的結構。
在圖5B所示的半導體裝置中藉由向包括在電阻元件170中的氧化物半導體層208a從上側及下側的兩個方向供應氫，可以使氧化物半導體層208a的載子密度與氧化物半導體層208b的載子密度之間有充分的差異。根據電阻元件所需要的電阻值從氧化物半導體層208a的上側及下側供應氫的結構是有效的。此外，根據氧化物半導體層208a所具有的電阻率也可以將氧化物半導體層208a用作佈線的一部分。
<變形例4>
圖6A示出包括在半導體裝置中的電阻元件及電晶體的變形例。圖6A所示的電阻元件180是使用氧化物半導體層207a及氧化物半導體層209a的疊層結構代替包括在電阻元件150中的氧化物半導體層208a的例子。電阻元件180的其他結構與電阻元件150相同，可以參照上述說明內容。
此外，圖6A所示的電晶體130是使用氧化物半導體層207b及氧化物半導體層209b的疊層結構代替包括在電晶體100中的氧化物半導體層208b的例子。電晶 體130的其他結構與電晶體100相同，可以參照上述說明內容。
作為氧化物半導體層207a、207b(以下，在說明書中也稱為氧化物半導體層207)及氧化物半導體層209a、209b(以下，在說明書中也稱為氧化物半導體層209)較佳地使用至少具有一個相同的構成元素的金屬氧化物。或者，也可以使氧化物半導體層207和氧化物半導體層209的構成元素相同，並使兩者的組成不同。
當氧化物半導體層207為In-M-Zn氧化物(M為Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf)時，較佳地用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子個數比滿足InM及ZnM。這種濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：1、In：M：Zn=3：1：2。另外，在所形成的氧化物半導體層207的原子個數比中，分別包含上述濺射靶材中的金屬元素的原子個數比的±20%的範圍內的變動。
此外，當氧化物半導體層207是In-M-Zn氧化物時，作為除了Zn和O以外的In和M的原子個數百分比，較佳為In為25at．%以上且M低於75at．%，更佳為In為34at.%以上且M低於66at.%。
氧化物半導體層207的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，能夠降低電晶體的關態電流。
氧化物半導體層207的厚度為3nm以上且 200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
作為氧化物半導體層209典型的是In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M是Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf)，並且與氧化物半導體層207相比，氧化物半導體層209的導帶底的能量較接近於真空能階，典型的是，氧化物半導體層209的導帶底的能量和氧化物半導體層207的導帶底的能量之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換而言之，氧化物半導體層209的電子親和力與氧化物半導體層207的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。
藉由使氧化物半導體層209具有其原子個數比高於In的原子個數比的上述元素M，有時具有如下效果：(1)使氧化物半導體層209的能隙增大；(2)使氧化物半導體層209的電子親和力減小；(3)遮蔽來自外部的雜質；(4)與氧化物半導體層207相比絕緣性提高。此外，由於元素M是與氧的鍵合力強的金屬元素，所以藉由具有其原子個數比高於In的M，不容易產生氧缺陷。
當氧化物半導體層209是In-M-Zn氧化物時，除了Zn和O以外的In和M的原子個數百分比較佳 為：In低於50at.%，M為50at.%以上，更佳為：In低於25at.%，M為75at.%以上。
此外，當氧化物半導體層207及氧化物半導體層209是In-M-Zn氧化物(M是Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf)時，包含在氧化物半導體層209中的M的原子個數比大於包含在氧化物半導體層207中的M的原子個數比，典型的是其原子個數比與氧化物半導體層207相比高1.5倍以上、較佳為2倍以上，更佳為3倍以上。
此外，在氧化物半導體層209的原子個數比為In：M：Zn=x1：y1：z1且氧化物半導體層207的原子個數比為In：M：Zn=x2：y2：z2的情況下，y1/x1大於y2/x2，較佳的是y1/x1為y2/x2的1.5倍以上。更佳的是，y1/x1為y2/x2的2倍以上，進一步較佳的是y1/x1為y2/x2的3倍以上。此時，當在氧化物半導體層中y2為x2以上時，使用該氧化物半導體層的電晶體130具有穩定的電特性，因此是較佳的。但是，在y2為x2的3倍以上的情況下，使用該氧化物半導體層的電晶體130的場效移動率降低，因此，較佳的是y2低於x2的3倍。
當氧化物半導體層209為In-M-Zn氧化物時，較佳地用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子個數比滿足M>In、Zn>0.5×M，更佳的是滿足Zn>M。這種濺射靶材的金屬元素的原子個數比較佳為In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：4、In：Ga：Zn=1：3：5、 In：Ga：Zn=1：3：6、In：Ga：Zn=1：3：7、In：Ga：Zn=1：3：8、In：Ga：Zn=1：3：9、In：Ga：Zn=1：3：10、In：Ga：Zn=1：6：4、In：Ga：Zn=1：6：5、In：Ga：Zn=1：6：6、In：Ga：Zn=1：6：7、In：Ga：Zn=1：6：8、In：Ga：Zn=1：6：9、In：Ga：Zn=1：6：10。另外，包含在使用上述濺射靶材形成的氧化物半導體層207及氧化物半導體層209中的金屬元素的原子個數比中，分別包含上述濺射靶材中的金屬元素的原子個數比的±20%的範圍內的變動。
注意，不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳的是適當地設定氧化物半導體層207的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
當在後面形成氧化物絕緣層210或氮化物絕緣層212時，氧化物半導體層209用作緩和對氧化物半導體層207所造成的損傷的膜。將氧化物半導體層209的厚度設定為3nm以上且100nm以下，較佳為3nm以上且50nm以下。
當包括在電晶體130中的氧化物半導體層207b包含第14族元素之一的矽或碳時，氧化物半導體層207b中氧缺陷增加，會導致氧化物半導體層207bn型化。因此，將氧化物半導體層207b中的矽或碳的濃度或者氧化物半導體層209b與氧化物半導體層207b之間的介 面附近的矽或碳的濃度(利用二次離子質譜分析法得到的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，將藉由二次離子質譜分析法得到的氧化物半導體層207b的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此，較佳地降低氧化物半導體層207b的鹼金屬或鹼土金屬的濃度。
另外，當在氧化物半導體層207b中含有氮時生成作為載子的電子，載子密度增加而容易使氧化物半導體層207bn型化。其結果是，包括含有氮的氧化物半導體的電晶體容易變為常開啟(normally-on)特性。因此，在該氧化物半導體層中，較佳的是盡可能地減少氮，例如，藉由二次離子質譜分析法得到的氮濃度較佳為5×1018atoms/cm3以下。
此外，在圖6A所示的電晶體130中，位於閘極電極層203一側且在作為載子的主要移動路徑的氧化物半導體層207與氧化物絕緣層210之間設置有氧化物半導體層209。由此，即使在氧化物半導體層209與氧化物絕緣層210之間因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體層207之間有間隔。其結果是，在氧化物半導體層207中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體130的通態電流(on-state current)，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體130的臨界電壓發生變動。但是，當氧化物半導體層207與陷阱能階之間有間隔時，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，氧化物半導體層207及氧化物半導體層209不以簡單地層疊各層的方式來形成，而是以形成連續接合(在此，特指在各層之間導帶底的能量連續地變化的結構)的方式來形成。換而言之，採用在各層之間的介面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊有的氧化物半導體層207與氧化物半導體層209之間，能帶則失去連續性，因此，載子在介面被俘獲或者因再結合而消失。
為了形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各層不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各處理室中，較佳地使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa以上且1×10-4Pa以下左右)以盡可能地去除對氧化物半導體層來說是雜質的水等。或者，較佳地組合渦輪分子泵和冷阱來防止氣體、尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
這裡，參照圖6B說明包括在電晶體130中的疊層結構的帶結構。
圖6B示意性地示出包括在電晶體130中的帶 結構的一部分。這裡，說明作為絕緣層206及氧化物絕緣層210設置氧化矽層的情況。此外，圖6B所示的EcI1表示用作絕緣層206的氧化矽層的導帶底的能量，EcS1表示氧化物半導體層207b的導帶底的能量，EcS2表示氧化物半導體層209b的導帶底的能量，EcI2表示用作氧化物絕緣層210的氧化矽層的導帶底的能量。
如圖6B所示，在氧化物半導體層207b及氧化物半導體層209b中，導帶底的能量沒有能障而平緩地變化。換言之，可以說導帶底的能量連續地變化。這可以說是因為如下緣故：氧化物半導體層207b包含與氧化物半導體層209b相同的元素，氧在氧化物半導體層207b與氧化物半導體層209b之間相互地移動，由此形成混合層。
從圖6B可知，氧化物半導體層208b中的氧化物半導體層207b成為井(well)，在使用氧化物半導體層208b的電晶體中通道區域形成在氧化物半導體層207中。另外，由於氧化物半導體層208b的導帶底的能量連續地變化，所以也可以說氧化物半導體層207b與氧化物半導體層209b連續地接合。
另外，從圖6B可知，雖然在氧化物半導體層209b與氧化物絕緣層210之間的介面附近有可能形成起因於氧化物絕緣層210的構成元素的矽或碳等雜質或缺陷的陷阱能階，但是藉由設置氧化物半導體層209，可以使氧化物半導體層207b與該陷阱能階遠離。但是，當EcS1 與EcS2之間的能量差小時，有時氧化物半導體層207b的電子越過該能量差而到達陷阱能階。電子被陷阱能階捕獲，從而在與氧化物絕緣層介面或其附近產生固定負電荷，這導致電晶體的臨界電壓向正的方向漂移。因此，藉由將EcS1與EcS2之間的能量差設定為0.1eV以上，較佳為0.15eV以上，電晶體的臨界電壓變動降低而使電晶體具有穩定的電特性，所以是較佳的。
此外，在圖6A中示出包括在圖1A至圖1C所示的電阻元件150及電晶體100中的氧化物半導體層是疊層結構的情況的例子，但是本實施方式不侷限於此，包括在圖4A和圖4B或圖5A和圖5B所示的結構的半導體裝置中的氧化物半導體層也可以是疊層結構。
另外，本實施方式所示的半導體裝置的結構例具有其一部分彼此不同的結構，但是本發明的一個方式不侷限於該結構，可以適當地組合而採用各種結構。例如，也可以使在圖6A所示的疊層結構的氧化物半導體層中與電極層接觸的區域的厚度比與氧化物絕緣層或氮化物絕緣層接觸的區域的厚度薄。
如上所述，本實施方式所示的半導體裝置在同一基板上包括具有氧化物半導體層的電阻元件及具有氧化物半導體層的電晶體，每個氧化物半導體層藉由由與其上表面或其下表面接觸的絕緣層控制膜中的雜質濃度，由此具有不同的載子密度。明確而言，包括在電阻元件中的氧化物半導體層是從與在其上表面或其下表面的整個表面 接觸的氮化物絕緣層供應氫來低電阻化的載子密度高的氧化物半導體層。此外，包括在電晶體中的氧化物半導體層是藉由從至少與其上表面接觸的氧化物絕緣層供應氧來降低氧缺陷而高電阻化的載子密度低的氧化物半導體層。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
在本實施方式中，對能夠應用於實施方式1的電晶體及電阻元件的氧化物半導體層的一個例子進行說明。
<氧化物半導體層的結晶性>
以下說明氧化物半導體層的結構。
氧化物半導體層大致分為非單晶氧化物半導體層和單晶氧化物半導體層。非單晶氧化物半導體層包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜、多晶氧化物半導體層、微晶氧化物半導體層及非晶氧化物半導體層等。
首先，對CAAC-OS膜進行說明。
CAAC-OS膜是包含多個結晶部的氧化物半導體層之一，大部分的結晶部為能夠容納在一邊短於100nm的立方體的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短 於3nm的立方體內的尺寸。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS層的被形成面或頂面的方式排列。
注意，在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下，因此也包括角度為-5°以上且5°以下的情況。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下，因此也包括角度為85°以上且95°以下的情況。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction) 裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體層時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由 此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的結晶度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的結晶度高於被形成面附近的結晶度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的結晶度改變，所以有時CAAC-OS膜中的結晶度根據區域而不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
CAAC-OS膜是雜質濃度低的氧化物半導體層。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體層的主要成分以外的元素。尤其是，與氧的鍵合力比構成氧化物半導體層的金屬元素更強的矽等元素會從氧化物半導體層奪取氧來使氧化物半導體層的原子排列雜亂而成為導致結晶性降低的主要因素。此外，鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(或分子半徑)大而在包 含在氧化物半導體層內部時使氧化物半導體層的原子排列雜亂而成為結晶性降低的主要因素。此外，包含在氧化物半導體層中的雜質有時會成為載子陷阱或載子發生源。
另外，CAAC-OS膜是缺陷態密度低的氧化物半導體層。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性變動小。
接著，對微晶氧化物半導體層進行說明。
在使用TEM觀察微晶氧化物半導體層時的影像中，有時無法明確地確認到結晶部。微晶氧化物半導體層中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體層稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。另外，例如在使用TEM觀察nc-OS膜時，有時無法明確地確認到晶界。
在nc-OS膜的微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體層沒有差別。例如，在藉由其中利用使用直徑比結晶部大的X射線的XRD裝置的out-of-plane法 對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在藉由使用直徑大於結晶部的電子束(例如，50nm以上)來獲得的nc-OS膜的電子繞射(選區電子繞射)圖案中，觀察到光暈圖案。另一方面，在藉由使用其探針的直徑近於或小於結晶部的電子束(例如，1nm以上且30nm以下)來獲得的nc-OS膜的電子繞射(也稱為奈米束電子繞射)圖案中，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體層高的氧化物半導體層。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體層低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
注意，氧化物半導體層例如也可以是包括非晶氧化物半導體層、微晶氧化物半導體層和CAAC-OS膜中的兩種以上的疊層膜。
<CAAC-OS膜的成膜方法>
CAAC-OS膜例如使用多晶的氧化物半導體濺射靶材且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時剝離。此 時，由於該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
平板狀濺射粒子例如平行於a-b面的面的等效圓直徑為3nm以上且10nm以下，厚度(垂直於a-b面的方向的長度)為0.7nm以上且小於1nm。此外，平板狀濺射粒子也可以是平行於a-b面的面的形狀為正三角形或正六角形。在此，面的等效圓直徑是指等於面的面積的正圓的直徑。
另外，為了形成CAAC-OS膜，較佳地應用如下條件。
藉由增高成膜時的基板溫度使濺射粒子在到達基板之後發生遷移。明確而言，在將基板溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板溫度，使平板狀的濺射粒子在到達基板時在基板上發生遷移，於是濺射粒子的平坦的面附著到基板。此時，在濺射粒子帶正電時濺射粒子互相排斥而附著到基板上，由此濺射粒子不會不均勻地重疊，從而可以形成厚度均勻的CAAC-OS膜。
藉由減少成膜時的雜質混入，可以抑制因雜質導致的結晶狀態的損壞。例如，降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，較佳的是藉由增高成膜氣體中的氧比 例並使電力最佳化，來減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳地設定為100vol.%。
或者，CAAC-OS膜使用以下方法而形成。
首先，形成其厚度為1nm以上且小於10nm的第一氧化物半導體層。第一氧化物半導體層使用濺射法形成。明確而言，第一氧化物半導體層的形成條件如下：基板溫度為100℃以上且500℃以下，較佳為150℃以上且450℃以下；以及成膜氣體中的氧比例為30vol.%以上，較佳為100vol.%。
接著，進行加熱處理，以使第一氧化物半導體層形成為高結晶性第一CAAC-OS膜。將加熱處理的溫度設定為350℃以上且740℃以下，較佳為450℃以上且650℃以下。另外，將加熱處理的時間設定為1分鐘以上且24小時以下，較佳為6分鐘以上且4小時以下。加熱處理可以在惰性氛圍或氧化性氛圍中進行。較佳的是，先在惰性氛圍中進行加熱處理，然後在氧化性氛圍中進行加熱處理。藉由在惰性氛圍中進行加熱處理，可以在短時間內降低第一氧化物半導體層的雜質濃度。另一方面，藉由在惰性氛圍中進行加熱處理，有可能在第一氧化物半導體層中形成氧缺陷。在此情況下，藉由在氧化性氛圍中進行加熱處理，可以減少該氧缺陷。另外，也可以在1000Pa以下、100Pa以下、10Pa以下或1Pa以下的減壓下進行加熱處理。在減壓下，可以在更短時間內降低第一氧化物半 導體層的雜質濃度。
藉由將第一氧化物半導體層的厚度設定為1nm以上且低於10nm，與厚度為10nm以上的情況相比可以藉由進行加熱處理而容易地使其結晶化。
接著，以10nm以上且50nm以下的厚度形成其組成與第一氧化物半導體層相同的第二氧化物半導體層。使用濺射法形成第二氧化物半導體層。明確而言，第二氧化物半導體膜的形成條件如下：基板溫度為100℃以上且500℃以下，較佳為150℃以上且450℃以下；以及成膜氣體中的氧比例為30vol.%以上，較佳為100vol.%。
接著，進行加熱處理，以使第二氧化物半導體層從第一CAAC-OS膜進行固相成長，來形成高結晶性第二CAAC-OS膜。將加熱處理的溫度設定為350℃以上且740℃以下，較佳為450℃以上且650℃以下。另外，將加熱處理的時間設定為1分鐘以上且24小時以下，較佳為6分鐘以上且4小時以下。加熱處理可以在惰性氛圍或氧化性氛圍中進行。較佳的是，先在惰性氛圍中進行加熱處理，然後在氧化性氛圍中進行加熱處理。藉由在惰性氛圍中進行加熱處理，可以在短時間內降低第二氧化物半導體層的雜質濃度。另一方面，藉由在惰性氛圍中進行加熱處理，有可能在第二氧化物半導體層中形成氧缺陷。在此情況下，藉由在氧化性氛圍中進行加熱處理，可以減少該氧缺陷。另外，也可以在1000Pa以下、100Pa以下、10Pa以下或1Pa以下的減壓下進行加熱處理。在減壓 下，可以在更短時間內降低第二氧化物半導體層的雜質濃度。
經上述步驟，可以形成總厚度為10nm以上的CAAC-OS膜。可以將該CAAC-OS膜較佳地用作氧化物疊層中的氧化物半導體層。
接著，例如，說明被形成面由於不經過基板加熱等而處於低溫(例如，低於130℃，低於100℃，低於70℃或者室溫(20℃以上且25℃以下)左右)的情況下的氧化物膜的形成方法。
在沉積面處於低溫的情況下，濺射粒子不規則地飄落到沉積面。例如，由於濺射粒子不發生遷移，因此濺射粒子不規則地沉積到包括已經沉積有其他的濺射粒子的區域的區域上。換言之，藉由沉積濺射粒子而獲得的氧化物膜例如有時不具有均勻的厚度和一致的結晶定向。藉由上述方法獲得的氧化物膜由於維持一定程度的濺射粒子的結晶性，因此具有結晶部(奈米晶)。
另外，例如，在成膜時的壓力高的情況下，飛著的濺射粒子碰撞到氬等其他粒子(原子、分子、離子、自由基等)的頻率升高。如果飛著的濺射粒子碰撞到其他的粒子(再次被濺射)，則有可能導致結晶結構的損壞。例如，濺射粒子在碰撞到其他的粒子時有可能無法維持平板形狀而被細分化(例如分成各原子的狀態)。此時，有時由濺射粒子分離的各原子沉積到沉積面上而形成非晶氧化物膜。
另外，當不採用作為出發點使用具有多晶氧化物的靶材的濺射法等，而採用使用液體進行成膜的方法或者使靶材等固體氣化而進行成膜的方法時，分離的原子飛著沉積到沉積面上，因此有時形成非晶氧化物膜。另外，例如，當採用雷射燒蝕法時，由於從靶材釋放的原子、分子、離子、自由基、簇(cluster)等飛著沉積到沉積面上，因此有時形成非晶氧化物膜。
作為本發明的一個方式的包括在電阻元件及電晶體中的氧化物半導體層可以應用上述結晶狀態的任一種的氧化物半導體層。此外，在包括疊層結構的氧化物半導體層的情況下，也可以使各氧化物半導體層的結晶狀態彼此不同。但是，作為用作電晶體的通道的氧化物半導體層，較佳地應用CAAC-OS膜。此外，包括在電阻元件中的氧化物半導體層由於雜質濃度比包括在電晶體中的氧化物半導體層的雜質濃度高，所以有時結晶性下降。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式3
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明。此外，在本實施方式中，以顯示裝置為例子說明本發明的一個方式的半導體裝置。
圖7A示出半導體裝置的一個例子。圖7A所示的半導體裝置包括：像素部101；掃描線驅動電路 104；信號線驅動電路106；各個平行或大致平行地配置且其電位由掃描線驅動電路104控制的m個掃描線107；以及各個平行或大致平行地配置且其電位由信號線驅動電路106控制的n個信號線109。而且，像素部101具有配置為矩陣狀的多個像素301。此外，具有沿著掃描線107各個平行或大致平行地配置的電容線115。此外，也可以沿著信號線109各個平行或大致平行地配置電容線115。另外，有時將掃描線驅動電路104及信號線驅動電路106總稱為驅動電路部。
各掃描線107與在像素部101中配置為m行n列的像素301中的配置在任一行的n個像素301電連接。此外，各信號線109與配置為m行n列的像素301中的配置在任一列的m個像素301電連接。m、n都是1以上的整數。此外，各電容線115與配置為m行n列的像素301中的配置在任一行的n個像素301電連接。此外，當電容線115沿著信號線109各個平行或大致平行地配置時，電容線115與配置為m行n列的像素301中的配置在任一列的m個像素301電連接。
在實施方式1所示的半導體裝置中，包括氧化物半導體層的電阻元件包括在驅動電路部中。此外，在實施方式1所示的半導體裝置中，包括氧化物半導體層的電晶體可以包括在驅動電路部、像素部101或兩者中。
在本實施方式中，說明如下結構：將實施方式1所示的包括氧化物半導體層的電阻元件包括在掃描線 驅動電路104和信號線驅動電路106中的至少一個中，並將實施方式1所示的包括氧化物半導體層的電晶體包括在像素301中。就是說，本實施方式所示的顯示裝置是如下顯示裝置：在同一基板上形成有像素部101及驅動電路部(掃描線驅動電路104及信號線驅動電路106)。
圖7B及圖7C示出能夠用於圖7A所示的顯示裝置的像素301的電路結構。
圖7B所示的像素301具有液晶元件132、電晶體131_1和電容元件133_1。這裡，電晶體131_1具有實施方式1所示的電晶體的任一種的結構。
根據像素301的規格適當地設定液晶元件132的一對電極中的一個的電位。根據被寫入的資料設定液晶元件132的配向狀態。此外，也可以對多個像素301的每一個所具有的液晶元件132的一對電極中的一個供應共用電位(共用電位)。此外，也可以對各行的像素301中的液晶元件132的一對電極中的一個分別供應不同電位。
例如，作為具備液晶元件132的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配 向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
此外，也可以由包含呈現藍相(Blue Phase)的液晶和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快，為1msec以下，並且由於其具有光學各向同性，所以不需要配向處理，且視角依賴性小。
在第m行第n列的像素301中，電晶體131_1的源極電極和汲極電極中的一個與信號線DL_n電連接，源極電極和汲極電極中的另一個與液晶元件132的一對電極中的另一個電連接。此外，電晶體131_1的閘極電極與掃描線GL_m電連接。電晶體131_1具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件133_1的一對電極中的一個與被供應電位的佈線(以下，稱為電容線CL)電連接，另一個與液晶元件132的一對電極中的另一個電連接。此外，根據像素301的規格適當地設定電容線CL的電位值。電容 元件133_1用作儲存被寫入的資料的儲存電容器。
例如，在具有圖7B的像素301的顯示裝置中，藉由掃描線驅動電路104依次選擇各行的像素301，來使電晶體131_1成為導通狀態並寫入資料信號的資料。
當電晶體131_1成為關閉狀態時，被寫入資料的像素301成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
此外，圖7C所示的像素301具備電晶體131_2、電容元件133_2、電晶體134以及發光元件135。這裡，電晶體131_2和電晶體134中的至少一個具有實施方式1所示的電晶體的任一種的結構。
電晶體131_2的源極電極和汲極電極中的一個與被供應資料信號的佈線(以下，稱為信號線DL_n)電連接。並且，電晶體131_2的閘極電極與被供應閘極信號的佈線(以下，稱為掃描線GL_m)電連接。
電晶體131_2具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件133_2的一對電極中的一個與被供應電位的佈線(以下，稱為電位供應線VL_a)電連接，另一個與電晶體131_2的源極電極和汲極電極中的另一個電連接。
電容元件133_2用作儲存被寫入的資料的儲存電容器。
電晶體134的源極電極和汲極電極中的一個 與電位供應線VL_a電連接。並且，電晶體134的閘極電極與電晶體131_2的源極電極和汲極電極中的另一個電連接。
發光元件135的陽極和陰極中的一個與電位供應線VL_b電連接，另一個與電晶體134的源極電極和汲極電極中的另一個電連接。
作為發光元件135，例如可以使用有機電致發光元件(也稱為有機EL元件)等。但是，發光元件135不侷限於此，也可以採用由無機材料構成的無機EL元件。
此外，對電位供應線VL_a和電位供應線VL_b中的一個供應高電源電位VDD，對另一個供應低電源電位VSS。
在具備圖7C所示的像素301的顯示裝置中，藉由使用掃描線驅動電路104依次選擇各行的像素301，來使電晶體131_2成為導通狀態並寫入資料信號的資料。
當電晶體131_2成為關閉狀態時，被寫入資料的像素301成為保持狀態。而且，根據被寫入的資料信號的電位控制流過電晶體134的源極電極與汲極電極之間的電流量，發光元件135以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
接著，圖8的剖面圖示出作為顯示裝置的一個例子的圖7B所示的像素301及包括在驅動電路部中的電阻元件的具體結構例。此外，在圖8中，沿著X1-X2 示出包括在驅動電路部(包括掃描線驅動電路104及信號線驅動電路106)中的電阻元件150的剖面圖。此外，沿著Y1-Y2示出包括在像素301中的電晶體131_1及液晶元件132的剖面圖。在本實施方式中對垂直電場方式的液晶顯示裝置進行說明。
在本實施方式所示的顯示裝置中，在一對基板(基板202與基板342)之間夾有液晶元件132。
液晶元件132包括基板202的上方的透光導電膜316、控制配向性的膜(下面稱為配向膜318、352)、液晶層320以及導電膜350。另外，將透光導電膜316用作液晶元件132的一個電極，將導電膜350用作液晶元件132的另一個電極。
像這樣，液晶顯示裝置是指包括液晶元件的裝置。另外，液晶顯示裝置包括驅動多個像素的驅動電路等。此外，液晶顯示裝置包括配置在另一基板上的控制電路、電源電路、信號產生電路及背光模組等，而且有時還被稱為液晶模組。
包括在驅動電路部中的電阻元件150可以具有與實施方式1所示的結構同樣的結構。此外，包括在像素部中的電晶體131_1可以具有與實施方式1所示的電晶體100同樣的結構。注意，本實施方式不侷限於此，也可以將實施方式1所說明的電阻元件及電晶體的其他結構例應用於顯示裝置。
在電極層214a至電極層214d上設置有絕緣 層314。並且，在設置在絕緣層314中的開口部中，用作像素電極的透光導電膜316與電極層214d連接。
絕緣層314可以使用無機絕緣材料或有機絕緣材料以單層或疊層形成。注意，也可以採用不設置絕緣層314的結構。藉由採用不設置絕緣層314的結構，可以省略用來形成開口部的遮罩，該開口部是用來連接透光導電膜316與電極層214d。
作為透光導電膜316，可以使用透光導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，在基板342上形成有有色性的膜(下面稱為有色膜346)。將有色膜346用作濾光片。另外，與有色膜346相鄰的遮光膜344形成在基板342上。將遮光膜344用作黑矩陣。此外，不一定需要設置有色膜346，例如當顯示裝置為黑白顯示裝置時等也可以不設置有色膜346。
作為有色膜346，可以使用使特定的波長區域的光透過的有色膜，例如可以使用使紅色的波長區域的光透過的紅色(R)的濾光片、使綠色的波長區域的光透過的綠色(G)的濾光片或使藍色的波長區域的光透過的藍色(B)的濾光片等。
遮光膜344只要具有阻擋特定的波長區域的光的功能即可，則作為遮光膜344可以使用金屬膜或包含 黑色顏料等的有機絕緣膜等。
此外，在有色膜346上形成有絕緣層348。絕緣層348具有平坦化層的功能或抑制有色膜346可能包含的雜質擴散到液晶元件一側的功能。
另外，在絕緣層348上形成有導電膜350。導電膜350具有作為像素部的液晶元件132所包括的一對電極中的另一個的功能。此外，也可以在透光導電膜316及導電膜350上另行形成用作配向膜的絕緣膜。
另外，在透光導電膜316與導電膜350之間形成有液晶層320。此外，使用密封材料(未圖示)將液晶層320密封在基板202與基板342之間。另外，密封材料較佳的是與無機材料接觸以抑制來自外部的水分等侵入。
此外，也可以在透光導電膜316與導電膜350之間設置用來維持液晶層320的厚度(也稱為液晶盒間隙)的間隔物。
在本實施方式所示的顯示裝置中，可以將包括驅動電路部及/或像素部所具有的電晶體及包括在驅動電路部中的電阻元件同時形成於同一基板上。因而，可以在不增加製造成本等的情況下形成電阻元件。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式4
在本實施方式中，參照圖9A至圖9H對在顯示部中包括本發明的一個方式的半導體裝置的電子裝置的例子進行說明。
圖9A至圖9H是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(它具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖9A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖9B示出具備儲存介質的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、儲存介質讀取部5011等。圖9C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖9D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括儲存介質讀取部5011等。圖9E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖9F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、儲存介質讀取部5011等。圖9G示出 電視接收機，該電視接收機除了上述以外還可以包括調諧器、影像處理部等。圖9H示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。
圖9A至圖9H所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板功能；顯示日曆、日期或時刻等的功能；藉由利用各種軟體(程式)控制處理的功能；無線通訊功能；藉由利用無線通訊功能來連接到各種電腦網路的功能；藉由利用無線通訊功能進行各種資料的發送或接收的功能；讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部上的功能等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在儲存介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部上等。注意，圖9A至圖9H所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部，在該顯示部中具備本發明的 一個方式的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。

Claims (10)

  1. 一種半導體裝置，包括：基板上的電阻元件及電晶體，其中，該電阻元件包括：第一氮化物絕緣層；該第一氮化物絕緣層上並且與其相接觸的第一氧化物半導體層；覆蓋該第一氧化物半導體層的第二氮化物絕緣層；以及在設置在該第二氮化物絕緣層中的接觸孔中與該第一氧化物半導體層電連接的第一電極及第二電極，其中，該電晶體包括：閘極電極層；該閘極電極層上的該第一氮化物絕緣層；該第一氮化物絕緣層上的第一氧化物絕緣層；該第一氧化物絕緣層上並且與其相接觸的第二氧化物半導體層；覆蓋該第二氧化物半導體層的第二氧化物絕緣層；該第二氧化物絕緣層上的該第二氮化物絕緣層；以及在設置在該第二氮化物絕緣層及該第二氧化物絕緣層中的接觸孔中與該第二氧化物半導體層電連接的第三電極及第四電極。
  2. 根據申請專利範圍第1項之半導體裝置，其中該電阻元件在該第一氮化物絕緣層與該第一氧化物半導體層之間包括該第一氧化物絕緣層。
  3. 根據申請專利範圍第1項之半導體裝置，其中在該電阻元件中流過的載子的路徑的長度比在該電晶體中流過的載子的路徑的長度長。
  4. 根據申請專利範圍第1項之半導體裝置，其中該電晶體包括在像素部中，並且其中該電阻元件包括在驅動電路部中。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物半導體層具有與該第二氧化物半導體層相同的組成。
  6. 根據申請專利範圍第1項之半導體裝置，其中該半導體裝置是選自移動電腦、可攜式影像再現裝置、護目鏡型顯示器、可攜式遊戲機、數位相機和電視接收機中的一種。
  7. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物絕緣層與該第二氧化物絕緣層直接接觸，並且其中該第一氮化物絕緣層與該第二氮化物絕緣層直接接觸。
  8. 根據申請專利範圍第1項之半導體裝置，其中該第二氧化物半導體層具有包括第三氧化物半導體膜及在該第三氧化物半導體膜上的第四氧化物半導體膜 的疊層結構，並且其中於該第四氧化物半導體膜中，Zn的比率高於Ga的比率。
  9. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物半導體層的載子密度比該第二氧化物半導體層的載子密度高。
  10. 根據申請專利範圍第1項之半導體裝置，更包括：與該第四電極電連接的像素電極，並且在該第二氮化物絕緣層及該第一氧化物半導體層之上並且與其兩相接觸之配向膜，並且該配向膜與該像素電極直接接觸。
TW103108158A 2013-04-03 2014-03-10 半導體裝置 TWI635613B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013077615 2013-04-03
JP2013-077615 2013-04-03

Publications (2)

Publication Number Publication Date
TW201442243A TW201442243A (zh) 2014-11-01
TWI635613B true TWI635613B (zh) 2018-09-11

Family

ID=51653842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108158A TWI635613B (zh) 2013-04-03 2014-03-10 半導體裝置

Country Status (4)

Country Link
US (1) US20140299874A1 (zh)
JP (1) JP2014212309A (zh)
KR (1) KR20140120823A (zh)
TW (1) TWI635613B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306219A1 (en) * 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015065202A (ja) * 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6693885B2 (ja) * 2014-11-20 2020-05-13 株式会社半導体エネルギー研究所 半導体装置
WO2016108122A1 (en) 2014-12-29 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having semiconductor device
KR20180010205A (ko) 2015-05-22 2018-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
JP6870926B2 (ja) * 2016-06-22 2021-05-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
TWI792916B (zh) 2016-06-24 2023-02-11 日商半導體能源研究所股份有限公司 顯示裝置、電子裝置
KR102240021B1 (ko) 2017-03-03 2021-04-14 삼성전자주식회사 저항을 포함하는 반도체 소자
CN114975635A (zh) 2017-05-31 2022-08-30 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) * 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
JP7390841B2 (ja) * 2019-09-30 2023-12-04 エイブリック株式会社 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163874A1 (en) * 2008-12-24 2010-07-01 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US20110127519A1 (en) * 2009-11-27 2011-06-02 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117789A (en) * 1999-04-02 2000-09-12 United Microelectronics Corp. Method of manufacturing thin film resistor layer
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201338173A (zh) * 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163874A1 (en) * 2008-12-24 2010-07-01 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US20110127519A1 (en) * 2009-11-27 2011-06-02 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2014212309A (ja) 2014-11-13
TW201442243A (zh) 2014-11-01
KR20140120823A (ko) 2014-10-14
US20140299874A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
TWI635613B (zh) 半導體裝置
JP6778776B2 (ja) 表示装置
JP7364721B2 (ja) 半導体装置
KR102099261B1 (ko) 반도체 장치 및 그 제작 방법
TWI626749B (zh) 半導體裝置
JP7601990B2 (ja) 表示装置
TWI687748B (zh) 顯示裝置及電子裝置
US9196690B2 (en) Oxide semiconductor film and semiconductor device
JP2014220492A (ja) 半導体装置
US20140014947A1 (en) Semiconductor device
TW201442242A (zh) 半導體裝置
TW202414056A (zh) 顯示裝置及具有該顯示裝置的電子裝置
TW201501315A (zh) 半導體裝置
TW201440204A (zh) 半導體裝置、驅動電路及顯示裝置
TW202013840A (zh) 顯示裝置
TW201510628A (zh) 顯示裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees