[go: up one dir, main page]

CN104124278A - 薄膜晶体管与显示阵列基板及其制作方法 - Google Patents

薄膜晶体管与显示阵列基板及其制作方法 Download PDF

Info

Publication number
CN104124278A
CN104124278A CN201310306632.6A CN201310306632A CN104124278A CN 104124278 A CN104124278 A CN 104124278A CN 201310306632 A CN201310306632 A CN 201310306632A CN 104124278 A CN104124278 A CN 104124278A
Authority
CN
China
Prior art keywords
layer
material layer
insulating material
drain
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310306632.6A
Other languages
English (en)
Other versions
CN104124278B (zh
Inventor
王明宗
柳智忠
郑亦秀
余文强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Century Technology Shenzhen Corp Ltd
Original Assignee
Century Technology Shenzhen Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Century Technology Shenzhen Corp Ltd filed Critical Century Technology Shenzhen Corp Ltd
Priority to CN201310306632.6A priority Critical patent/CN104124278B/zh
Publication of CN104124278A publication Critical patent/CN104124278A/zh
Application granted granted Critical
Publication of CN104124278B publication Critical patent/CN104124278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管的制作方法，包括：在一基板上形成栅极及覆盖该栅极的栅极绝缘层；在栅极绝缘层上对应栅极的位置依次形成半导体层、欧姆接触材料层及金属层；图案化金属层，在欧姆接触材料层上形成源极与漏极，源极与漏极之间形成一开口，且自开口处仅曝露出欧姆接触材料层；形成至少一绝缘材料层以覆盖形成有该开口、该源极与漏极的基板；图案化该至少一绝缘材料层，去除对应该开口处的该绝缘材料层与该欧姆接触材料层，形成欧姆接触层，并曝露出半导体层，从而形成一半导体沟道，以及去除对应该漏极处的该至少一绝缘材料层，并曝露出部分该漏极，从而形成一连接孔。还提供一种具有该薄膜晶体管的显示阵列基板的制作方法。

Description

薄膜晶体管与显示阵列基板及其制作方法
技术领域
本发明涉及一种薄膜晶体管及其制作方法，以及包括该薄膜晶体管的显示阵列示面板。
背景技术
采用薄膜晶体管作为驱动组件的显示阵列基板已广泛应用于显示设备中，例如液晶电视、笔记本电脑及显示器中。为了有效降低限制显示阵列基板的价格，薄膜晶体管制作工序的简化成为目前的重要课题。
目前，显示阵列基板的制程中，在完成源极与漏极的制作后，还需要对源极与漏极之间的沟道进行蚀刻，才能够曝露出半导体材质的有源层，以使得源极、漏极与有源层之间欧姆接触层的Ｎ型载流子在沟道中迁移，形成开关效应。然而，在完成薄膜晶体管的制作后，还需要进一步形成其他元件，如还需在薄膜晶体管上形成钝化层、平坦化层等，为使薄膜晶体管的漏极与像素电极电性接触，还需要对平坦化层以及钝化层等蚀刻出接触孔。可见，此显示阵列基板的制作过程中包括多次蚀刻工序，制程较多，不利于显示阵列基板制造成本的降低。
发明内容
鉴于以上内容，有必要提供一种工序较少的薄膜晶体管的制作方法。
进一步，提供一种制作工序较少的的显示阵列基板的制作方法。
再次，提供一种包括采用前述方法制作的薄膜晶体管以及采用前述方法制作的显示阵列基板。
一种薄膜晶体管的制作方法，该制作方法包括：
在一基板上形成栅极及覆盖该栅极的栅极绝缘层；
在该栅极绝缘层上对应栅极的位置依次形成半导体层、欧姆接触材料层及一金属层，该半导体层与该欧姆接触材料层层叠设置；
图案化该金属层，从而在该欧姆接触材料层上形成源极与漏极，在该源极与漏极之间形成一开口，且自该开口处仅曝露出该欧姆接触材料层；
形成至少一绝缘材料层以覆盖形成有该开口、该源极与漏极的基板；
图案化该至少一绝缘材料层，去除对应该开口处的该绝缘材料层与该欧姆接触材料层，形成欧姆接触层，并曝露出该半导体层，从而形成一半导体沟道，以及去除对应该漏极处的该至少一绝缘材料层，并曝露出部分该漏极，从而形成一连接孔。
一种显示阵列基板的制作方法，该制作方法包括：
在一基板上形成栅极、栅极线与公共电极线；
在形成有该栅极、该栅极线、该公共电极线的该基板上形成栅极绝缘层以覆盖形成有该栅极、该栅极线、该公共电极线的该基板；
在该栅极绝缘层上对应栅极的位置依次形成半导体层、欧姆接触材料层及一金属层，该半导体层与该欧姆接触材料层层叠设置；
图案化该金属层，从而在该欧姆接触材料层上形成源极与漏极，且该源极与漏极之间形成一开口，且自该开口处仅曝露出该欧姆接触材料层；
形成至少一绝缘材料层以覆盖形成有该开口、该源极与漏极的基板，该至少一绝缘材料层通过该开口覆盖该曝露出的欧姆接触材料层；
图案化该至少一绝缘材料层从而在对应该开口处、该漏极以及该公共电极线处分别曝露出该半导体层、该漏极以及该公共电极线，以形成一半导体沟道及两个连接孔。
图案化该至少一绝缘材料层，去除对应该开口处的该至少一绝缘层与该欧姆接触材料层，形成欧姆接触层，并曝露出该半导体层，从而形成一半导体沟道；去除对应该漏极处的该至少一绝缘材料层，从而曝露出部分该漏极，以及去除对应该公共电极线处的该至少一绝缘材料层与该栅极绝缘层，从而形成至少二连接孔。
相较于现有技术，由于在形成源极与漏极后，并不需要对沟道中的欧姆接触层进行蚀刻，而是在后续蚀刻钝化层曝露漏极时一并蚀刻，从而减少了一次蚀刻工序，提高了生产效率。
附图说明
图1是本发明显示阵列基板一像素区域的平面结构示意图。
图2是图1所示显示阵列基板沿Ⅳ-Ⅳ线的剖面结构示意图。
图3-8是图2所示制作显示阵列基板过程的剖面图。
图9是如图2所示显示阵列基板的制作流程图。
主要元件符号说明
显示阵列基板 10
扫描线 11
数据线 12
公共电极线 13
薄膜晶体管 100
像素电极 14
公共电极 15
基板 101
栅极 102
栅极绝缘层 104
半导体层 105
半导体材料层 105a
欧姆接触层 106
欧姆接触材料层 106a
源极 107
漏极 108
第一钝化层 109
平坦化层 110
第二钝化层 112
开口 G
半导体沟道 C
连接孔 H1、H2、H3、O1、O1
像素区域 P
金属层 130
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1，是本发明应用于液晶显示装置中显示阵列基板一实施方式中一像素区域的平面结构示意图。该显示阵列基板10包括多条相互平行的扫描线11、多条相互平行并分别与该扫描线11绝缘相交的数据线12。该多条扫描线11与多条数据线12共同界定多个像素区域P，且由相邻二扫描线11及相邻二数据线12共同界定的最小区域定义一像素区域P。在每一像素区域P中，该显示阵列基板10进一步包括一公共电极线13(请参阅图2)、设置于该扫描线11与该数据线12交叉处的薄膜晶体管(thin film transistor，TFT)100、像素电极14及公共电极15(请参阅图2)。该公共电极15与该像素电极14之间用于形成水平电场，以驱动液晶显示装置的液晶分子旋转。可以理解，本实施例的液晶显示装置以一IPS(In-plane switching)型液晶显示装置为例，但并不局限于此。
在本实施例中，像素电极14分别排布在该多个像素区域P内，每一像素电极14为具有多个间隙且弯折的梳状电极结构，且通过连接孔O1与薄膜晶体管100的漏极（未标示）电性连接，同时，薄膜晶体管100的栅极（未标示）与源极（未标示）分别与扫描线11与数据线12电性连接，薄膜晶体管100的源极与漏极之间包括一半导体沟道C。另外，公共电极15通过连接孔O2与公共电极线13电性连接，外部的公共电压经由该公共电极线13传送至该公共电极15。
当该多行扫描线11接收自外界提供的扫描电压并加载至薄膜晶体管100的栅极时，该多列数据线12接收自外界提供的数据电压，并加载至相应的薄膜晶体管100的源极。如果此时该薄膜晶体管100处于开启状态，则该数据电压传送至该薄膜晶体管100并自其漏极加载至像素电极14。与此同时，该公共电极15自公共电极线13接收自外界提供的公共电压，由此在该像素电极14与该公共电极15间会产生水平电场以控制液晶分子的转动，从而实现图像显示。
如图2所示，是图1所示显示阵列基板10沿Ⅳ-Ⅳ线的剖面结构示意图，其中，薄膜晶体管100的栅极102设置在基板101上，半导体层105对应栅极102设置，栅极绝缘层104设置在栅极102与半导体层105之间，在本实施例中，该栅极绝缘层104进一步覆盖该公共电极线13。欧姆接触层106形成在该半导体层105的表面，源极107与漏极108分设于半导体层105相对的两侧并与该欧姆接触层106相接触。第一钝化层109覆盖形成有源极107、漏极108及栅极102的基板101。第二钝化层112设置于该第一钝化层109上方。在本实施例中，进一步设置平坦化层110覆盖该第一钝化层109以使该显示阵列基板10表面平坦。
公共电极15部分覆盖设置于该平坦化层110上表面，该第二钝化层112覆盖该公共电极15以及该平坦化层110。该像素电极14设置于该第二钝化层112表面。该第一钝化层109、第二钝化层112及该平坦化层110均为绝缘材料层（未标示）。该第一连接孔O1贯穿该第二钝化层112、平坦化层110及该第一钝化层109，从而曝露出该漏极108，该像素电极14经由该连接孔O1与该漏极108电连接。
请一并参阅图3-9，其中，图3-8为制作如图2所示显示阵列基板10时，对应一像素区域内该显示阵列基板10的剖面示意图，图9为图2所示显示阵列基板10的制造流程图。
步骤S101，请参阅图3，提供一基板101，在基板101上形成栅极102及覆盖该栅极102的栅极绝缘层104。在基板101上沉积一金属层，通过图案化的光刻制程形成栅极102，优选地，公共电极线13同步与该栅极102采用相同的材料且同步形成。继续沉积一栅极绝缘层104，该栅极绝缘层104覆盖该栅极102、公共电极线13及基板101。基板101可为玻璃基板或者石英基板，该金属层的材质可为铜、铝、铬等。可以理解，扫描线11也同步与栅极102形成。
步骤S102，请继续参阅图3，在栅极绝缘层104上对应栅极102处依次形成图案化的半导体材料层105a、图案化的欧姆接触材料层106a及一金属层130，该图案化的半导体材料层105a与图案化的欧姆接触材料层106a层叠设置在该栅极绝缘层104上，其中，该图案化的半导体材料层105a构成该半导体层105。该金属层130形成在该欧姆接触材料层106a表面。其中，该半导体材料层105a的材质可为非晶硅(α-Si:H)，该欧姆接触材料层106a的材料可为掺杂非晶硅（n+ α-Si，N型非晶硅)。该金属层130可以通过溅射或热蒸法的方法形成于该半导体材料层105a及该欧姆接触材料层106a上。
步骤S103，请参阅图４，图案化该金属层130，在金属层130上形成一贯穿该金属层130的开口G，且在该开口G处仅曝露出该欧姆接触材料层106a，相应地，在开口G的相对两侧留下的金属层130，从而在该欧姆接触材料层106a上表面形成中间具有该开口G的源极107及漏极108。在本实施方式中，该开口G的大小可调节，优选地，大于该薄膜晶体管通道层的宽度。
步骤S104，形成至少一绝缘材料层以覆盖形成有该开口G、该源极107与漏极108的基板101，该至少一绝缘材料层填充该开口G并覆盖该曝露出的欧姆接触层106，同时也覆盖该开口Ｇ之外的源极107、漏极108以及栅极绝缘层104等基板101上曝露的层结构。本实施方式中，该至少一绝缘材料层包括第一绝缘材料层（未标示）与第二绝缘材料层（未标示）。
具体地，请参阅图5，首先，在该源极107、漏极108、欧姆接触层106以及该栅极绝缘层104上通过化学气相沉积法沉积该第一钝化层109，其中，该第一钝化层109作为该第一绝缘材料层。该第一钝化层109的材质可为氧化物、氮化物或者氮氧化物等绝缘性的材质，本实施方式中，该第一钝化层109的材质为氮化硅(SiNx)。该第一钝化层109填充该开口G并覆盖曝露出的该欧姆接触材料层106a，以及覆盖该源极107、漏极108以及栅极绝缘层104。
进一步，在该第一钝化层109上采用旋涂方法沉积一平坦化层110，其中，该平坦化层110作为该第二绝缘材料层，材质可以为有机树脂等绝缘性的材质。当然，在本发明其他实施方式中，平坦化层110也可以采用其他方法沉积而成，并不以此为限。
步骤S105，图案化该至少一绝缘材料层，去除对应该开口G处的绝缘材料层以及欧姆接触材料层106a，形成该欧姆接触层106，并曝露出该半导体层105从而形成半导体沟道C。同时，去除对应该漏极108上方的该至少一绝缘材料层，以曝露出部分漏极108从而形成连接孔O1。
优选地，在图案化该绝缘材料层时，去除设置于该公共电极线13上方的该至少一绝缘材料层以及栅极绝缘层104，从而在对应该公共电极线13处曝露出部分公共电极线13，以形成连接孔O2。
下面以图2所示实施例对步骤S105进行详细描述。
具体地，请参阅图7，对应开口G、漏极108以及公共电极线13的位置处，利用第一次干刻工艺去除该平坦化层110，从而在该平坦化层110上分别蚀刻出开口H1、H2、H3，并在开口H1、H2、H3处分别曝露出部分该第一钝化层109。
进一步，请参阅图8，对应平坦化层110上的开口H1、H2、H3，采用第二次干刻工艺对该第一钝化层109、欧姆接触材料层106a以及栅极绝缘层104进行蚀刻，从而对应开口H1去除该曝露出的该第一钝化层109以及欧姆接触材料层106a，形成该欧姆接触层106以及半导体沟道C，自该半导体沟道C曝露出部分该半导体层105，形成薄膜晶体管100。同时，还对应开口H2去除该曝露出的该第一钝化层109，曝露出部分该漏极108，形成该连接孔O1；对应开口Ｈ3去除曝露出的该第一钝化层109以及栅极绝缘层104，曝露出部分该公共电极线13，形成该连接孔O2。
步骤S106，请一并参阅图2与图8，在图8所示的至少一绝缘材料层上依次形成公共电极15、第二钝化层112与像素电极14，从而形成如图2所示的显示阵列基板10的结构。该公共电极15通过连接孔O2部分覆盖该公共电极线13并与其电性连接。该第二钝化层112自该半导体沟道C处覆盖该半导体层105以保护该半导体层105。该像素电极14形成于该第二钝化层112上，并自该连接孔O1处覆盖漏极108，并与该漏极108电性连接。
具体地，在该平坦化层110上沉积一透明导电层，该透明导电层的材质为ITO(Indium Tin Oxide，氧化铟锡)或者IZO（Indium Zinc Oxide，氧化铟锌），图案化该透明导电层，从而形成公共电极15，公共电极15经由连接孔O2穿过平坦化层110、第一钝化层109以及栅极绝缘层104部分覆盖该公共电极线13，并与其电性连接。
然后，在该公共电极15上沉积第二钝化层112，该第二钝化层112的材质可以与第一钝化层109的材质相同。该第二钝化层112填充该半导体沟道C与连接孔O1、O2。再采用图案化的掩膜对该第二钝化层112进行光学蚀刻，曝露出连接孔O1与漏极108。
最后，在该第二钝化层112上沉积另一透明导电层，该透明导电层的材质为ITO或者IZO，图案化该透明导电层，从而形成像素电极14，像素电极14覆盖连接孔O1并贯穿第二钝化层112、平坦化层110以及第一钝化层109与漏极108接触并电性连接。
可变更地，像素电极14与公共电极15可以均设置于平坦化层110上，从而位于同一层结构上。
另外，当显示阵列基板10省略设置平坦化层110时，可以将像素电极14设置于第一钝化层109上，而将公共电极15设置于第二钝化层112上。
当然，本发明并不局限于上述公开的实施例，本发明还可以是对上述实施例进行各种变更。本技术领域人员可以理解，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。

Claims (14)

1.一种薄膜晶体管的制作方法，其特征在于，该制作方法包括：
在一基板上形成栅极及覆盖该栅极的栅极绝缘层；
在该栅极绝缘层上对应栅极的位置依次形成半导体层、欧姆接触材料层及一金属层，该半导体层与该欧姆接触材料层层叠设置；
图案化该金属层，从而在该欧姆接触材料层上形成源极与漏极，在该源极与漏极之间形成一开口，且自该开口处仅曝露出该欧姆接触材料层；
形成至少一绝缘材料层以覆盖形成有该开口、该源极与漏极的基板；
图案化该至少一绝缘材料层，去除对应该开口处的该绝缘材料层与该欧姆接触材料层，形成欧姆接触层，并曝露出该半导体层，从而形成一半导体沟道，以及去除对应该漏极处的该至少一绝缘材料层，并曝露出部分该漏极，从而形成一连接孔。
2.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，形成的该至少一绝缘材料层包括一第一绝缘材料层与第二绝缘材料层，形成该第一第一绝缘材料层及该第二绝缘材料层的步骤包括：
在形成有该开口、该源极及该漏极的基板上形成该第一绝缘材料层；
在该第一绝缘材料层上形成该第二绝缘材料层。
3.如权利要求2所述的薄膜晶体管的制作方法，其特征在于，该第一绝缘材料层为一第一钝化层，该第二绝缘材料层为一平坦化层。
4.如权利要求2所述的薄膜晶体管的制作方法，其特征在于，对该至少一绝缘材料层进行图案化的步骤进一步包括：
对该第二绝缘材料层进行第一次蚀刻，去除对应该开口及该漏极处的该第二绝缘材料层，曝露出该第一绝缘材料层；
对该曝露出的该第一绝缘材料层进行第二次蚀刻，去除对应该开口出的该第一绝缘材料层以及该欧姆接触材料层，形成该欧姆接触层，曝露出该半导体层从而形成该半导体沟道，以及去除对应该漏极处的该第一绝缘层，曝露出部分该漏极以形成该连接孔。
5.如权利要求4所述的薄膜晶体管的制作方法，其特征在于，该第一次及第二次蚀刻均为干刻法。
6.一种显示阵列基板的制作方法，其特征在于，该制作方法包括：
在一基板上形成栅极、栅极线与公共电极线；
在形成有该栅极、该栅极线、该公共电极线的该基板上形成栅极绝缘层以覆盖形成有该栅极、该栅极线、该公共电极线的该基板；
在该栅极绝缘层上对应栅极的位置依次形成半导体层、欧姆接触材料层及一金属层，该半导体层与该欧姆接触材料层层叠设置；
图案化该金属层，从而在该欧姆接触材料层上形成源极与漏极，且该源极与漏极之间形成一开口，且自该开口处仅曝露出该欧姆接触材料层；
形成至少一绝缘材料层以覆盖形成有该开口、该源极与漏极的基板，该至少一绝缘材料层通过该开口覆盖该曝露出的欧姆接触材料层；
图案化该至少一绝缘材料层从而在对应该开口处、该漏极以及该公共电极线处分别曝露出该半导体层、该漏极以及该公共电极线，以形成一半导体沟道及两个连接孔；
图案化该至少一绝缘材料层，去除对应该开口处的该至少一绝缘层与该欧姆接触材料层，形成欧姆接触层，并曝露出该半导体层，从而形成一半导体沟道；去除对应该漏极处的该至少一绝缘材料层，从而曝露出部分该漏极，以及去除对应该公共电极线处的该至少一绝缘材料层与该栅极绝缘层，从而形成至少二连接孔。
7.如权利要求6所述的显示阵列基板的制作方法，其特征在于，形成的该至少一绝缘材料层包括一第一绝缘材料层与第二绝缘材料层，形成该第一绝缘材料层及该第二绝缘材料层的步骤包括：
在形成有该开口、该源极及该漏极的基板上形成该第一绝缘材料层；
在该第一绝缘材料层上形成该第二绝缘材料层。
8.如权利要求6所述的显示阵列基板的制作方法，特征在于，该第一绝缘材料层为一第一钝化层，该第二绝缘材料层为一平坦化层。
9.如权利要求7所述的显示阵列基板的制作方法，特征在于，对该至少一绝缘材料层进行图案化的步骤进一步包括：
对该第二绝缘材料层进行第一次蚀刻，去除对应该开口、该漏极以及该公共电极线处的该第二绝缘材料层，曝露出该第一绝缘材料层；
对该曝露出的第一绝缘材料层进行第二次蚀刻，去除对应该开口处的该第一绝缘材料层与该欧姆材料接触层，形成该欧姆接触层，曝露出该半导体层以形成该半导体沟道；并且去除对应该漏极的第一绝缘材料层，曝露出部分该漏极，以及去除对应该公共电极线处的第一绝缘材料层与该栅极绝缘层，曝露出部分该公共电极线形成该二连接孔。
10.如权利要求9所述的显示阵列基板的制作方法，其特征在于，该第一次及第二次蚀刻均为干刻法。
11.如权利要求6所述的显示阵列基板的制作方法，其特征在于，还包括步骤：
在该至少一绝缘材料层上依次形成公共电极、第二钝化层与像素电极，该公共电极通过该其中一个连接孔部分覆盖该公共电极线并与其电性连接，该第二钝化层自该半导体沟道处覆盖该半导体层，该像素电极自该另外一个连接孔处覆盖漏极，并与该漏极电性连接。
12.如权利要求11所述的显示阵列基板的制作方法，其特征在于，还包括步骤：
该公共电极为图案化设置于该平坦化层上的透明导电层而形，同时该半导体沟道与连接孔自该公共电极曝露出来；
该第二钝化层设置于在该公共电极上，覆盖该半导体沟道与该半导体层接触，同时覆盖该两个连接孔，自该其中一个连接孔与该公共电极以及公共电极线接触，图案化对该第二钝化层，自该另外一个连接孔曝露出该漏极；
图案化该第二钝化层上沉积的一透明导电层形成该像素电极，该像素电极覆盖该另外一个连接孔并穿过该第二钝化层与该绝缘材料层与该漏极接触并电性连接。
13.一种显示阵列基板，其特征在于，包括采用如权利要求1至5任意一项的方法制作的薄膜晶体管。
14.一种显示阵列基板，其特征在于，为采用如权利要求6-12任意一项的方法制作而成。
CN201310306632.6A 2013-07-22 2013-07-22 薄膜晶体管与显示阵列基板及其制作方法 Active CN104124278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310306632.6A CN104124278B (zh) 2013-07-22 2013-07-22 薄膜晶体管与显示阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310306632.6A CN104124278B (zh) 2013-07-22 2013-07-22 薄膜晶体管与显示阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN104124278A true CN104124278A (zh) 2014-10-29
CN104124278B CN104124278B (zh) 2017-02-08

Family

ID=51769628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310306632.6A Active CN104124278B (zh) 2013-07-22 2013-07-22 薄膜晶体管与显示阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN104124278B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229298A (zh) * 2016-08-17 2016-12-14 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN107579083A (zh) * 2017-09-30 2018-01-12 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN114497079A (zh) * 2021-12-28 2022-05-13 Tcl华星光电技术有限公司 薄膜晶体管、制作方法、驱动方法及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030136971A1 (en) * 2001-12-24 2003-07-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
CN1584720A (zh) * 2003-08-19 2005-02-23 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US20060024866A1 (en) * 2004-07-27 2006-02-02 Feng-Yuan Gan Thin film transistor and method for fabricating same
CN1755446A (zh) * 2004-08-24 2006-04-05 三星电子株式会社 显示器基底、制造该基底的方法和具有该基底的液晶显示装置
CN101261961B (zh) * 2007-03-08 2010-12-15 三星电子株式会社 薄膜晶体管基板的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030136971A1 (en) * 2001-12-24 2003-07-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
CN1584720A (zh) * 2003-08-19 2005-02-23 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US20060024866A1 (en) * 2004-07-27 2006-02-02 Feng-Yuan Gan Thin film transistor and method for fabricating same
CN1755446A (zh) * 2004-08-24 2006-04-05 三星电子株式会社 显示器基底、制造该基底的方法和具有该基底的液晶显示装置
CN101261961B (zh) * 2007-03-08 2010-12-15 三星电子株式会社 薄膜晶体管基板的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229298A (zh) * 2016-08-17 2016-12-14 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN106229298B (zh) * 2016-08-17 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN107579083A (zh) * 2017-09-30 2018-01-12 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN107579083B (zh) * 2017-09-30 2024-06-11 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN114497079A (zh) * 2021-12-28 2022-05-13 Tcl华星光电技术有限公司 薄膜晶体管、制作方法、驱动方法及显示面板
CN114497079B (zh) * 2021-12-28 2024-11-22 Tcl华星光电技术有限公司 薄膜晶体管、制作方法、驱动方法及显示面板

Also Published As

Publication number Publication date
CN104124278B (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
JP6382496B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US9711542B2 (en) Method for fabricating display panel
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN104423110B (zh) 液晶显示器的阵列基板
CN104393001B (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
CN104122713B (zh) 一种液晶显示器阵列基板的制造方法
CN107170758A (zh) 柔性显示基板及其制作方法、显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US9496284B2 (en) Display panel and display apparatus including the same
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
KR102059371B1 (ko) 액정 디스플레이 장치와 이의 제조방법
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
CN204028524U (zh) 显示基板及显示装置
CN105552028A (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2016201778A1 (zh) 阵列基板及其制造方法
US9741861B2 (en) Display device and method for manufacturing the same
CN106298523B (zh) 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN104124278B (zh) 薄膜晶体管与显示阵列基板及其制作方法
CN104020621A (zh) 一种阵列基板及其制备方法、显示装置
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
US8835206B2 (en) Pixel structure, array substrate and method of fabricating the same
CN104377208B (zh) 显示基板及其制造方法以及显示装置
CN104335113A (zh) 用于mofet的掩膜层级减少
CN106940507B (zh) 阵列基板及其制备方法、显示面板
KR20140145785A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant