[go: up one dir, main page]

KR102059371B1 - 액정 디스플레이 장치와 이의 제조방법 - Google Patents

액정 디스플레이 장치와 이의 제조방법 Download PDF

Info

Publication number
KR102059371B1
KR102059371B1 KR1020130059054A KR20130059054A KR102059371B1 KR 102059371 B1 KR102059371 B1 KR 102059371B1 KR 1020130059054 A KR1020130059054 A KR 1020130059054A KR 20130059054 A KR20130059054 A KR 20130059054A KR 102059371 B1 KR102059371 B1 KR 102059371B1
Authority
KR
South Korea
Prior art keywords
pixel
thin film
film transistor
drain
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130059054A
Other languages
English (en)
Other versions
KR20140138472A (ko
Inventor
정의현
김가경
조성준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130059054A priority Critical patent/KR102059371B1/ko
Priority to CN201410221724.9A priority patent/CN104181739B/zh
Priority to US14/285,996 priority patent/US9298054B2/en
Publication of KR20140138472A publication Critical patent/KR20140138472A/ko
Application granted granted Critical
Publication of KR102059371B1 publication Critical patent/KR102059371B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 고해상도 픽셀의 투과율을 높일 수 있는 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상하로 인접한 제1 픽셀과 제2 픽셀이 공유하도록 기판 상에 형성된 게이트 라인; 상기 게이트 라인과 교차하도록 형성된 데이터 라인; 상기 제1 픽셀 및 제2 픽셀에 각각에 형성된 박막트랜지스터; 상기 박막트랜지스터의 드레인을 노출시키는 컨택홀을 포함하여 상기 박막트랜지스터를 덮도록 형성된 보호층; 상기 보호층의 상부 및 상기 컨택홀 내부에 형성되고, 상기 제1 픽셀 및 제2 픽셀에 각각에 형성된 박막트랜지스터의 드레인과 접속되는 픽셀 전극; 및 상기 픽셀 전극의 하부 또는 상부에 형성된 공통 전극을 포함한다.

Description

액정 디스플레이 장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로, 특히 고해상도 픽셀의 투과율을 높일 수 있는 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.
평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display Device), 발광 다이오드 디스플레이 장치(Light Emitting Diode Display Device), 유기 발광장치(Organic Light Emitting Device) 등이 연구되고 있다.
평판 디스플레이 장치(Flat Panel Display apparatus)들 중에서 액정 디스플레이 장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 및 대화면 구현의 장점으로 적용 분야가 확대되고 있다.
도 1은 종래 기술에 따른 액정 디스플레이 장치의 하부 기판(TFT 어레이 기판)을 개략적으로 나타내는 평면도이고, 도 2는 도 1에 도시된 A1-A2 선에 따른 단면도이다.
도 1에서는 FFS(Fringe Field Switch) 모드의 하부 기판 구조를 나타내고 있으며, 공통전극, 상부 기판(컬러필터 어레이 기판) 및 액정층의 도시는 생략하였다. 도 1에서는 복수의 픽셀 중에서 일부만을 나타내고 있다.
도 1 및 도 2를 참조하면, 액정 디스플레이 장치의 하부 기판에는 복수의 픽셀이 형성된다. 픽셀 영역은 글래스 기판(10) 상에 교차하도록 형성된 복수의 데이터 라인(20)과 복수의 게이트 라인(10)에 의해 정의된다.
복수의 데이터 라인(20)과 복수의 게이트 라인(10)이 교차되는 영역 마다 TFT(Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 픽셀 전극(40, pixel electrode) 및 공통 전극(미도시, common electrode)을 포함한다.
TFT는 게이트(32), 액티브(34), 소스(36) 및 드레인(38)을 포함하여 구성된다. TFT의 게이트(32)는 게이트 라인을 이용하여 형성되고, 소스(36)와 드레인(38)은 데이터 라인(20)을 형성할 때 함께 형성된다.
게이트(32)와 액티브(34) 사이에는 게이트 절연층(12, GI: gate insulator)이 형성된다. 게이트 절연층(12)은 질화 실리콘(silicon nitride, SiNx) 또는 산화 실리콘(silicon oxide) 물질 형성된다.
TFT 및 데이터 라인(20)을 덮도록 기판(1) 전면에 층간 절연층(14, ILD: interlayer dielectric)이 형성된다.
층간 절연층(14) 상부에는 보호층(45, PAS)이 형성된다. 여기서, 보호층(45, PAS)은 포토아크릴(PAC: photo acryl) 물질로, 2~3um의 두께를 가지도록 형성된다.
보호층(45, PAS) 상부 중에서 표시 영역에는 픽셀 전극(40)이 형성된다. 공통 전극(미도시)는 픽셀 전극(40)의 하부 또는 상부에 형성될 수 있다. 픽셀 전극(40)과 공통 전극은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성된다.
TFT의 드레인(38)과 픽셀 전극(40)을 전기적으로 접속시키기 위해서 보호층(45)의 일부를 제거하여 컨택홀(40)을 형성한다. 픽셀 전극(40)과 TFT의 드레인(38)은 컨택홀(40)을 통해 컨택 되어, 데이터 라인(20)을 통해 입력되는 데이터 전압이 TFT를 경유하여 픽셀 영역에 공급된다.
최근에 들어, 모바일 기기에 적용되는 액정 디스플레이 장치의 해상도에 대한 요구가 기존의 300PPI급을 넘어서 400~500PPI까지 고해상도를 요구하고 있다.
TFT의 드레인(38)과 픽셀 전극(40)을 접속시키기 위한 컨택홀(50)로 인해 비정질 실리콘(a-Si)을 이용하여 고해상도를 구현하는 것에는 한계가 있다. 해상도가 높아짐에 따라 각 픽셀의 면적이 감소하지만 컨택홀(50)의 면적을 줄일 수 없다. 따라서, 픽셀에서 컨택홀(40)이 차지하는 면적 비율일 증가하게 되고 이로 인해 픽셀의 개구율이 감소함으로 인해 투과율이 저하되는 문제점이 있다. 이러한, 개구율의 저하는 백라이트의 휘도 상승 및 소비 전력을 증가시켜 제품의 경쟁력을 떨어뜨리는 요인이 된다.
400PPI 이상의 고해상도의 액정 디스플레이 장치는 비정질 실리콘(a-Si)을 대체하여 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 이용하고 있으나, LTPS는 a-Si와 대비하여 상대적으로 가격이 높아 제품의 가격 경쟁력을 떨어뜨리는 다른 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 픽셀의 투과율을 높여 표시 품질을 향상시킬 수 있는 액정 디스플레이 장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 고해상도 픽셀을 구현하면서 제조비용을 줄일 수 있는 액정 디스플레이 장치의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, TFT의 드레인과 픽셀 전극을 컨택시키기 위한 컨택홀의 면적을 줄여 픽셀의 개구율을 높일 수 있는 액정 디스플레이 장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상하로 인접한 제1 픽셀과 제2 픽셀이 공유하도록 기판 상에 형성된 게이트 라인; 상기 게이트 라인과 교차하도록 형성된 데이터 라인; 상기 제1 픽셀 및 제2 픽셀에 각각에 형성된 박막트랜지스터; 상기 박막트랜지스터의 드레인을 노출시키는 컨택홀을 포함하여 상기 박막트랜지스터를 덮도록 형성된 보호층; 상기 보호층의 상부 및 상기 컨택홀 내부에 형성되고, 상기 제1 픽셀 및 제2 픽셀에 각각에 형성된 박막트랜지스터의 드레인과 접속되는 픽셀 전극; 및 상기 픽셀 전극의 하부 또는 상부에 형성된 공통 전극을 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 상하로 인접한 제1 픽셀과 제2 픽셀이 공유하도록 기판 상에 게이트 라인 및 박막트랜지스터의 게이트를 형성하는 단계; 상기 게이트 라인을 덮도록 게이트 절연층을 형성하고, 게이트 절연층 상에 상기 제1 픽셀과 제2 픽셀 각각의 박막트랜지스터의 액티브를 형성하는 단계; 상기 게이트 라인과 교차하도록 데이터 라인을 형성하고, 상기 제1 픽셀과 제2 픽셀 각각의 박막트랜지스터의 소스와 드레인을 형성하는 단계; 상기 제1 픽셀 및 제2 픽셀의 박막트랜지스터를 덮도록 보호층을 형성하고, 상기 제1 픽셀과 제2 픽셀의 드레인을 노출시키는 컨택홀을 형성하는 단계; 및 상기 보호층을 상부 및 상기 컨택홀 내부에 투명전도성 물질을 도포한 후 패터닝하여 상기 제1 픽셀과 상기 제2 픽셀의 드레인과 각각 접속되는 픽셀 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 고해상도 픽셀의 투과율을 높여 표시 품질을 향상시킬 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 비정질 실리콘(a-Si) 기판으로 고해상도 픽셀을 구현하여 제조비용을 줄일 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 TFT의 드레인과 픽셀 전극을 컨택시키기 위한 컨택홀의 면적을 줄여 픽셀의 개구율을 높일 수 있다.
위에서 언급된 본 발명의 특징 및 효과들 이외에도 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 효과들이 새롭게 파악될 수도 있을 것이다.
도 1은 종래 기술에 따른 액정 디스플레이 장치의 하부 기판(TFT 어레이 기판)을 개략적으로 나타내는 평면도이다.
도 2는 도 1에 도시된 A1-A2 선에 따른 단면도이다.
도 3은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 하부 기판(TFT 어레이 기판)을 개략적으로 나타내는 평면도이다.
도 4는 도 3에 도시된 A영역을 확대하여 나타내는 도면이다.
도 5는 도 4에 도시된 B1-B2 선에 따른 단면도이다.
도 6 내지 도 11은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법을 나타내는 도면이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.
상기 "상부에 또는 상에" 및 "하부에 또는 아래에"라는 표현은 도면에 기초하여 본 발명의 액정 디스플레이 장치 및 이의 제조방법을 설명하기 위한 것이다. 따라서, 상기 "상부에 또는 상에" 및 "하부에 또는 아래에"라는 표현은 제조 공정 과정과 제조가 완료된 이후 액정 디스플레이 장치의 구성에서 서로 상이할 수 있다.
도면을 참조한 본 발명의 상세한 설명에 앞서, 액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.
그 중에서, 상기 IPS 모드와 상기 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 상기 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.
상기 IPS 모드는 상기 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡 전계를 일으켜 액정층의 배열을 조절하는 방식이다. IPS 모드는 상기 픽셀 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
IPS 모드의 단점을 해결하기 위해 고안된 것이 상기 FFS 모드이다. 상기 FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.
이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 디스플레이 장치는 FFS 모드의 구조를 가진다. 그리고, TFT 어레이 기판(하부 기판)의 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 이용할 수 있다.
도면에 도시하지 않았지만, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정 패널과, 상기 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다.
구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다.
여기서, 상기 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.
백라이트 유닛은 액정 패널에 조사되는 광을 생성하는 복수의 광원(LED 또는 CCFL)과 광 효율을 향상시키기 위한 복수의 광학 부재를 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 따른 액정 디스플레이 장치와 이의 제조방법에 대하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 하부 기판(TFT 어레이 기판)을 개략적으로 나타내는 평면도이고, 도 4는 도 3에 도시된 A영역을 확대하여 나타내는 도면이고, 도 5는 도 4에 도시된 B1-B2 선에 따른 단면도이다.
도 3 내지 도 5를 참조하면, 하부 기판(TFT 어레이 기판)은 글래스 기판(100, glass substrate), 게이트 라인(110), 데이터 라인(120), 게이트 절연층(112, GI: gate insulator), 층간 절연층(114, ILD: interlayer dielectric), TFT(130), 보호층(116), 픽셀 전극(140) 및 공통 전극(미도시)를 포함한다.
본 발명의 액정 디스플레이 장치는 상하로 인접한 2개의 픽셀이 한 개의 게이트 라인(110)을 공유하고, 상하로 인접한 2개의 픽셀이 하나의 컨택홀(150)을 공유하여 TFT(130)의 드레인(138)과 픽셀 전극(140)을 접속시킨다. 여기서, 상측에 위치한 제1 픽셀(pixel 1)의 드레인과 하측에 위치한 제2 픽셀(pixel 2)의 드레인은 하나의 컨택홀(150) 내에서 분리되어 있다.
구체적으로, 픽셀 영역은 글래스 기판(100) 상에서 교차하도록 형성된 복수의 데이터 라인(120)과 복수의 게이트 라인(110)에 의해 정의된다. 글래스 기판(100) 상에 제1 방향으로 복수의 게이트 라인(110)이 형성되고, 상기 제1 방향과 교차하는 제2 방향으로 복수의 데이터 라인(120)이 형성된다. 복수의 데이터 라인(120)과 복수의 게이트 라인이 교차되는 영역 마다 TFT(130)가 형성된다.
여기서, 게이트 라인과 데이터 라인(120)은 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 중 하나의 물질로 형성되거나, 상기 금속 물질들(Cu, Mo, Ti)의 합금이 적층된 구조로 형성될 수도 있다.
게이트 라인(110)을 이용하여 TFT의 게이트(132)가 형성되고, 게이트(132) 상부에 게이트 절연층(112)이 형성된다. 게이트 절연층(112) 상부에 액티브(134)가 형성되어 있다. 액티브(134)는 게이트 절연층(112)을 사이에 두고 게이트(132)와 중첩된다. 액티브(134)는 비정질 실리콘(a-Si)에 N+ 또는 P+ 불순물이 도핑되어 형성된다.
여기서, 게이트 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 물질로, 4,000Å의 두께로 형성될 수 있다. 다른 예로서, 게이트 절연층(112)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성할 수도 있다.
액티브(134) 상부 일측에는 소스(136)가 형성되고, 타측에는 드레인(138)이 형성되어 TFT(130)가 구성된다. 소스(136) 및 드레인(138)은 전도성 메탈(예로서, Cu, Ti 또는 Mo)로 형성되며, 데이터 라인(120)을 형성할 때 동일 물질로 함께 형성된다.
TFT(130)를 덮도록 층간 절연층(114)이 형성되고, 그 위에 보호층(116)이 형성된다. 보호층(116)은 포토아크릴(PAC: photo acryl) 물질로 형성되며, 2.0~3.0um 두께로 기판(100) 전면에 형성된다.
상하로 인접한 제1 픽셀(pixel 1)과 제2 픽셀(pixel)의 경계지점 즉, 제1 픽셀(pixel 1)과 제2 픽셀(pixel 2)이 공유하고 있는 게이트 라인(110)과 중첩된 영역의 보호층(116)을 제거되어 컨택홀(150)이 형성되어 있다. 즉, 컨택홀(150)은 상하로 인접한 제1 픽셀(pixel 1)과 제2 픽셀(pixel 2)이 공유하는 게이트 라인(110)과 중첩되도록 형성되어 있다.
제조공정 중 포토아크릴 물질을 기판 전면에 증착시켜 보호층(116)을 형성시킨 후, 마스크를 이용한 포토리소그래피 및 식각 공정을 수행하여 상하로 인접한 2개의 픽셀이 공유하고 있는 게이트 라인(110)과 중첩되는 영역의 포토아크릴 물질을 선택적으로 제거하여 컨택홀(150)을 형성한다.
보호층(116)의 상부와 컨택홀(150) 내부에 ITO와 같은 전도성 물질로 픽셀 전극(140)이 형성된다. 이때, 픽셀 전극(140)은 판(plate) 형상 또는 핑거(finger) 형상으로 형성된다.
컨택홀(150)은 상하로 인접한 2개의 픽셀에 형성된 TFT(130) 각각을 픽셀 전극(140)과 접속시키기 위해 형성된 것으로, 상하로 인접한 2개의 픽셀이 하나의 컨택홀(150)을 공유하는 구조를 가진다.
컨택홀(150)에 의해 상측에 위치한 제1 픽셀(pixel)에 형성된 TFT(130)의 드레인(138)과 픽셀 전극(140)이 접속되고, 하측에 위치한 제2 픽셀(pixe2)에 형성된 TFT(130)의 드레인(138)과 픽셀 전극(140)이 접속된다.
여기서, 제1 픽셀(pixel 1)에 형성된 TFT(130)의 드레인(138)과 제2 픽셀(pixel 2)에 형성된 TFT(130)의 드레인(138)은 제조 공정 과정에는 연결되어 있지만, 픽셀 전극(140)을 패터닝 할 때 컨택홀(150) 내에서 서로 분리된다.
도면에 도시하지 않았지만, 각 화소에는 공통 전극이 형성된다. 이때, 공통 전극이 형성되는 위치는 하부 기판의 설계에 따라서 모델마다 상이할 수 있다. 공통 전극은 픽셀 전극(140)의 하부 또는 상부에 형성되어 픽셀 전극(140)과 공통 전극 사이에 프린지 필드가 형성되어 액정층(미도시)의 배열을 조절하고, 액정층을 배열을 통해 백라이트 유닛에서 입사되는 빛의 투과율을 조절하여 영상을 표시하게 된다.
공통 전극이 픽셀 전극(140)의 상부에 형성되는 경우에는 픽셀 전극(140)을 덮도록 제2 보호층이 형성되고, 제2 보호층 상에 공통 전극이 판(plate) 형상 또는 핑거(finger) 형상으로 형성된다. 제2 보호층은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 물질로, 6,000Å의 두께를 가지도록 형성될 수 있다.
상술한 바와 같이, 하나의 컨택홀(150)을 이용하여 상하로 인접한 2개의 픽셀의 TFT(130)와 픽셀 전극(140)을 접속시킴으로 전체 픽셀 영역에서 컨택홀(150)이 차지하는 면적을 줄일 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 적용하면, 종래 기술에 따른 액정 디스플레이 장치의 픽셀 구조와 대비하여 투과율을 40% 향상시킬 수 있다.
또한, 상하로 인접한 픽셀들이 공유하는 게이트 라인(110) 상측에 컨택홀(150)을 형성함으로 인해, 컨택홀(150)에 의한 개구율을 손실을 줄이고, 표시 영역에서의 투과율을 높일 수 있다.
도 6 내지 도 11은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법을 나타내는 도면이다. 이하, 도 6 내지 도 11을 참조하여, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법에 대하여 설명한다.
도 6을 참조하면, 글래스 기판(100) 상에 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금을 증착시킨 후, 마스크를 이용한 포토리소그래피 공정 및 습식 에치(wet etch) 공정을 수행하여 복수의 게이트 라인 및 TFT의 게이트(132)를 형성한다.
이후, 게이트 라인 및 게이트(132)를 덮도록 글래스 기판(100) 전면에 게이트 절연층(112)을 형성한다.
여기서, 게이트 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 물질로, 4,000Å의 두께를 가지도록 형성한다. 한편, 게이트 절연층(112)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성할 수도 있다.
이어서, 도 7을 참조하면, 게이트 절연층(112) 상부 중에서 TFT 영역의 게이트(132)와 중첩되는 영역에 비정질 실리콘(a-Si) 물질로 액티브(134)를 형성한다. 액티브(134)는 a-Si 반도체 물질과 N+ 도핑층 또는 P+ 도핑층으로 구성될 수 있다.
여기서, 게이트 절연층(112) 상에 비정질 실리콘(a-Si)을 증착시킨 후, 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 비정질 실리콘(a-Si)을 패터닝 한다. 이후, 건식 에치(dry etch) 공정을 수행하여 포토레지스트(PR)을 이용하여 불순물을 도핑한 후 포토레지스트(PR)를 제거하여 액티브(134)를 형성한다.
이이서, 도 8을 참조하면, 게이트 라인과 교차하도록 데이터 라인을 형성함과 동시에 TFT의 소스(136) 및 드레인(138)을 형성한다. 액티브(134) 상부 일측에 소스(136)를 형성하고, 액티브(134) 상부 타측에는 드레인(138)을 형성한다. 소스(136) 및 드레인(138)은 전도성 메탈(예로서, Cu, Ti 또는 Mo)로 형성되며, 데이터 라인을 형성할 때 동일 물질로 함께 형성된다. 이와 같이, 각 화소마다 게이트(132), 액티브(134), 소스(136) 및 드레인(138)을 형성하여 TFT(130)가 제조된다.
여기서, 제1 픽셀(pixel 1)에 형성된 TFT(130)의 드레인(138)과 제2 픽셀(pixel 2)에 형성된 TFT(130)의 드레인(138)은 현재까지는 분리되지 않고 연결되어 있지만, 후속 공정에서 픽셀 전극(140)을 패터닝 할 때 컨택홀(150) 내에서 서로 분리된다.
이어서, 도 9를 참조하면, TFT(130)를 덮도록 층간 절연층(114)을 형성하고, 그 위에 보호층(116)을 형성한다. 보호층(116)은 포토아크릴(PAC: photo acryl) 물질로 형성되며, 2.0~3.0um 두께로 기판(100) 전면에 형성된다.
도 3을 결부하여 설명하면, 보호층(116)을 형성한 이후, 상하로 인접한 제1 픽셀(pixel 1)과 제2 픽셀(pixel)의 경계지점 즉, 제1 픽셀(pixel 1)과 제2 픽셀(pixel 2)이 공유하고 있는 게이트 라인(110)과 중첩된 영역의 보호층(116)을 제거하여 컨택홀(150)을 형성한다.
제조공정 중 포토아크릴 물질을 기판 전면에 증착시켜 보호층(116)을 형성시킨 후, 마스크를 이용한 포토리소그래피 및 식각 공정을 수행하여 상하로 인접한 2개의 픽셀이 공유하고 있는 게이트 라인(110)과 중첩되는 영역의 포토아크릴 물질을 선택적으로 제거하여 컨택홀(150)을 형성한다.
이러한, 컨택홀(150)은 상하로 인접한 2개의 픽셀에 형성된 TFT(130) 각각을 픽셀 전극(140)과 접속시키기 위해 형성된 것으로, 상하로 인접한 2개의 픽셀이 하나의 컨택홀(150)을 공유하도록 상하로 인접한 2개의 픽셀의 공유하는 게이트 라인(110) 상부에 형성된다.
이어서, 도 10을 참조하면, 보호층(116)의 상부와 컨택홀(150) 내부에 ITO와 같은 전도성 물질을 전면 증착시켜 투명 전극층을 형성한다. 투명 전극층은 보호층(116)을 상부뿐만 아니라, 컨택홀(150) 내부에서 제1 픽셀(pixel 1)과 제2 픽셀(pixel 2)의 드레인(138) 위에도 형성되어 투명 전극층과 상하로 인접한 2개 픽셀의 드레인이 접속된다.
이어서, 도 11을 참조하면, 투명 전극을 패터닝하여 픽셀 전극(140)을 형성한다. 이때, 픽셀 전극(140)의 ITO와 드레인(138)의 메탈을 일괄 식각 한다. 이를 통해, 컨택홀(150) 내부에서 서로 연결되어 있던 제1 픽셀(pixel 1)에 형성된 TFT(130)의 드레인(138)과 제2 픽셀(pixel 2)에 형성된 TFT(130)의 드레인(138)을 서로 분리시킨다.
즉, 상하로 인접한 제1 픽셀(pixel 1)과 제2 픽셀(pixel 2)이 공유하고 있는 컨택홀(150) 내부에서 제1 픽셀(pixel 1)을 구동시키기 위한 TFT(130)의 드레인(138)과 제2 픽셀(pixel 2)을 구동시키기 위한 TFT(130)의 드레인(130)을 서로 분리시킨다. 이와 함께, 제1 픽셀(pixel 1)과 제2 픽셀(pixel 2)의 픽셀 전극(140)도 서로 분리된다.
여기서, 픽셀 전극(140)은 판(plate) 형상 또는 핑거(finger) 형상을 가지도록 형성될 수 있다.
컨택홀(150)에 의해 상측에 위치한 제1 픽셀(pixel)에 형성된 TFT(130)의 드레인(138)과 픽셀 전극(140)이 접속되고, 하측에 위치한 제2 픽셀(pixe2)에 형성된 TFT(130)의 드레인(138)과 픽셀 전극(140)이 접속된다.
도면에 도시하지 않았지만, 공통 전극을 형성하는 공정이 추가로 진행될 수 있으며, 공통 전극이 형성되는 위치는 하부 기판의 설계에 따라서 모델마다 상이할 수 있다.
공통 전극이 픽셀 전극(140)의 상부에 형성되는 경우에는 픽셀 전극(140)을 덮도록 제2 보호층을 형성한다. 제2 보호층은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 물질로, 6,000Å의 두께를 가지도록 형성될 수 있다. 제2 보호층 상부에 ITO와 같은 투명 전도성 물질로 판(plate) 형상 또는 핑거(finger) 형상을 가지도록 공통 전극을 형성한다.
상술한 제조 공정을 통해, 하나의 컨택홀(150)을 이용하여 상하로 인접한 2개의 픽셀의 TFT(130)와 픽셀 전극(140)을 접속시킴으로 전체 픽셀 영역에서 컨택홀(150)이 차지하는 면적을 줄일 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법으로 제조된 픽셀 구조를 적용하면, 종래 기술에 따른 액정 디스플레이 장치의 픽셀 구조와 대비하여 투과율을 40% 향상시킬 수 있다.
또한, 상하로 인접한 픽셀들이 공유하는 게이트 라인(110) 상측에 컨택홀(150)을 형성함으로 인해, 컨택홀(150)에 의한 개구율을 손실을 줄이고, 표시 영역에서의 투과율을 높일 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 비정질 실리콘으로도 고해상도 픽셀을 구현할 수 있어 액정 디스플레이 장치의 제조비용을 줄일 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 글래스 기판 110: 게이트 라인
112: 게이트 절연층 114: 층간 절연층
116: 보호층 120: 데이터 라인
130: TFT 132: 게이트
134: 액티브 136, S: 소스
138, D: 드레인 140: 픽셀 전극
150: 컨택홀

Claims (10)

  1. 상하로 인접한 제1 픽셀과 제2 픽셀이 공유하도록 기판 상에 형성된 게이트 라인;
    상기 게이트 라인과 교차하도록 형성된 데이터 라인;
    상기 제1 픽셀에 형성된 제1 박막트랜지스터 및 상기 제2 픽셀에 형성된 제2 박막트랜지스터;
    상기 제1 박막트랜지스터의 드레인 및 상기 제2 박막트랜지스터의 드레인을 노출시키는 하나의 컨택홀을 포함하고 상기 제1 박막트랜지스터 및 상기 제2 박막트랜지스터를 덮도록 형성된 보호층;
    상기 보호층의 상부 및 상기 하나의 컨택홀 내부에 형성되고, 상기 제1 픽셀에 형성된 제1 박막트랜지스터의 드레인과 접속되는 제1 픽셀 전극 및 상기 제2 픽셀에 형성된 제2 박막트랜지스터의 드레인과 접속되는 제2 픽셀 전극; 및
    상기 제1 및 제2 픽셀 전극의 하부 또는 상부에 형성된 공통 전극을 포함하고,
    상기 하나의 콘택홀은 상하로 인접한 상기 제1 픽셀 및 상기 제2 픽셀이 공유하고,
    상기 제1 박막트랜지스터의 드레인과 상기 제1 픽셀 전극이 상기 하나의 콘택홀 내에서 접속되고,
    상기 제2 박막트랜지스터의 드레인과 상기 제2 픽셀 전극이 상기 하나의 콘택홀 내에서 접속되는 것을 특징으로 하는 액정 디스플레이 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 하나의 컨택홀은 상하로 인접한 제1 픽셀과 제2 픽셀이 공유하는 게이트 라인과 중첩되도록 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 제1 픽셀에 형성된 제1 박막트랜지스터의 드레인과 상기 제2 픽셀에 형성된 제2 박막트랜지스터의 드레인은 상기 하나의 컨택홀 내부에서 서로 분리되어 있는 것을 특징으로 하는 액정 디스플레이 장치.
  5. 상하로 인접한 제1 픽셀과 제2 픽셀이 공유하도록 기판 상에 게이트 라인 및 박막트랜지스터의 게이트를 형성하는 단계;
    상기 게이트 라인을 덮도록 게이트 절연층을 형성하고, 게이트 절연층 상에 상기 제1 픽셀의 제1 박막트랜지스터의 액티브 및 상기 제2 픽셀의 제2 박막트랜지스터의 액티브를 형성하는 단계;
    상기 게이트 라인과 교차하도록 데이터 라인을 형성하고, 상기 제1 픽셀의 제1 박막트랜지스터의 소스와 드레인 및 상기 제2 픽셀의 제2 박막트랜지스터의 소스와 드레인을 형성하는 단계;
    상기 제1 픽셀의 제1 박막트랜지스터 및 제2 픽셀의 제2 박막트랜지스터를 덮도록 보호층을 형성하고, 상기 제1 픽셀의 제1 박막트랜지스터의 드레인과 상기 제2 픽셀의 제2 박막트랜지스터의 드레인을 노출시키는 하나의 컨택홀을 형성하는 단계; 및
    상기 보호층 상부 및 상기 하나의 컨택홀 내부에 투명전도성 물질을 도포한 후 패터닝하여 상기 제1 픽셀의 제1 박막트랜지스터의 드레인과 접속되는 제1 픽셀 전극 및 상기 제2 픽셀의 제2 박막트랜지스터의 드레인과 접속되는 제2 픽셀 전극을 형성하는 단계를 포함하고,
    상기 하나의 콘택홀은 상하로 인접한 상기 제1 픽셀 및 상기 제2 픽셀이 공유하고,
    상기 제1 박막트랜지스터의 드레인과 상기 제1 픽셀 전극이 상기 하나의 콘택홀 내에서 접속되고,
    상기 제2 박막트랜지스터의 드레인과 상기 제2 픽셀 전극이 상기 하나의 콘택홀 내에서 접속되는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  6. 제5 항에 있어서,
    상기 상하로 인접한 제1 픽셀과 제2 픽셀이 공유하도록 형성된 게이트 라인과 중첩되는 영역의 보호층을 제거하여 상기 하나의 컨택홀을 형성하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  7. 삭제
  8. 제5 항에 있어서,
    상기 하나의 컨택홀은 상하로 인접한 제1 픽셀과 제2 픽셀이 공유하는 게이트 라인 상부에 형성되는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  9. 제5 항에 있어서,
    상기 제1 픽셀의 제1 박막트랜지스터의 드레인과 상기 제2 픽셀의 제2 박막트랜지스터의 드레인, 및 제1 픽셀 전극과 제2 픽셀 전극을 형성함에 있어서,
    상기 제1 픽셀의 제1 박막트랜지스터의 드레인 및 상기 제2 픽셀의 제2 박막트랜지스터의 드레인을 형성하기 위한 메탈층과 상기 제1 픽셀 전극 및 상기 제2 픽셀 전극을 형성하기 위한 투명 전극층을 일괄 식각하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  10. 제9 항에 있어서,
    상기 하나의 컨택홀 내부에서 상기 제1 픽셀의 제1 박막트랜지스터의 드레인과 상기 제2 픽셀의 제2 박막트랜지스터의 드레인을 분리시키는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
KR1020130059054A 2013-05-24 2013-05-24 액정 디스플레이 장치와 이의 제조방법 Active KR102059371B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130059054A KR102059371B1 (ko) 2013-05-24 2013-05-24 액정 디스플레이 장치와 이의 제조방법
CN201410221724.9A CN104181739B (zh) 2013-05-24 2014-05-23 液晶显示装置及其制造方法
US14/285,996 US9298054B2 (en) 2013-05-24 2014-05-23 Liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130059054A KR102059371B1 (ko) 2013-05-24 2013-05-24 액정 디스플레이 장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20140138472A KR20140138472A (ko) 2014-12-04
KR102059371B1 true KR102059371B1 (ko) 2019-12-27

Family

ID=51935182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130059054A Active KR102059371B1 (ko) 2013-05-24 2013-05-24 액정 디스플레이 장치와 이의 제조방법

Country Status (3)

Country Link
US (1) US9298054B2 (ko)
KR (1) KR102059371B1 (ko)
CN (1) CN104181739B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102136638B1 (ko) * 2014-03-31 2020-07-22 엘지디스플레이 주식회사 액정 표시 장치
CN104062821B (zh) * 2014-06-05 2017-01-04 厦门天马微电子有限公司 一种薄膜晶体管阵列基板、显示面板和显示装置
KR20160017261A (ko) * 2014-08-01 2016-02-16 삼성디스플레이 주식회사 표시 장치
TWI548921B (zh) 2015-02-12 2016-09-11 群創光電股份有限公司 顯示面板
CN105988250B (zh) * 2015-02-12 2019-08-16 群创光电股份有限公司 显示面板
CN104777692B (zh) * 2015-05-08 2018-09-04 厦门天马微电子有限公司 阵列基板及制作方法、触控显示面板
US20170184891A1 (en) * 2015-12-25 2017-06-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate
KR102633330B1 (ko) * 2016-12-09 2024-02-05 엘지디스플레이 주식회사 표시장치
US11244930B2 (en) * 2018-08-10 2022-02-08 Innolux Corporation Electronic device with light emitting units with reduced power consumption

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024712A1 (en) * 2006-07-25 2008-01-31 Dong-Gyu Kim Distortion resistant touch-sensitive display panel
WO2008096483A1 (ja) * 2007-02-09 2008-08-14 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777703A (en) * 1994-09-30 1998-07-07 Sanyo Electric Co., Ltd. Active matrix type liquid crystal display apparatus with a projection part in the drain line
JP4911215B2 (ja) * 2009-03-13 2012-04-04 セイコーエプソン株式会社 薄膜半導体装置、電気光学装置、および電子機器
KR101978312B1 (ko) * 2011-05-02 2019-05-15 삼성디스플레이 주식회사 액정표시장치, 배향막 및 이들을 제조하는 방법들
CN102608816B (zh) * 2012-03-26 2014-07-16 深圳市华星光电技术有限公司 液晶显示面板以及其制造方法
KR102039725B1 (ko) * 2012-11-23 2019-11-04 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024712A1 (en) * 2006-07-25 2008-01-31 Dong-Gyu Kim Distortion resistant touch-sensitive display panel
WO2008096483A1 (ja) * 2007-02-09 2008-08-14 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法

Also Published As

Publication number Publication date
CN104181739A (zh) 2014-12-03
CN104181739B (zh) 2017-06-23
US20140347589A1 (en) 2014-11-27
US9298054B2 (en) 2016-03-29
KR20140138472A (ko) 2014-12-04

Similar Documents

Publication Publication Date Title
KR102059371B1 (ko) 액정 디스플레이 장치와 이의 제조방법
US10437118B2 (en) Liquid crystal display device and method for manufacturing the same
KR101936773B1 (ko) 액정 디스플레이 장치의 제조방법
EP2518558B1 (en) Liquid crystal display and array substrate
KR101608637B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101887371B1 (ko) 액정 표시장치와 이의 제조방법
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP6572388B2 (ja) Ｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法及びｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板
KR102155051B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR102092844B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
US20160334657A1 (en) Liquid crystal display device and method for fabricating the same
KR20130033827A (ko) 액정 표시장치와 이의 제조방법
KR102044199B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR101946901B1 (ko) 액정 표시장치와 이의 제조방법
KR101943019B1 (ko) 액정 표시장치와 이의 제조방법
KR102059321B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR102037514B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102193377B1 (ko) 액정 디스플레이 장치
KR101887931B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR101260666B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정 표시장치와 그 제조방법
KR101429921B1 (ko) 액정표시장치
KR20130104674A (ko) 액정 디스플레이 장치와 이의 제조방법
KR102140087B1 (ko) 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법
KR102151441B1 (ko) 액정 디스플레이 장치와 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130524

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180416

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130524

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190618

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190927

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191219

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191220

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221115

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231115

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20241118

Start annual number: 6

End annual number: 6