CN114497079B - 薄膜晶体管、制作方法、驱动方法及显示面板 - Google Patents
薄膜晶体管、制作方法、驱动方法及显示面板 Download PDFInfo
- Publication number
- CN114497079B CN114497079B CN202111621409.1A CN202111621409A CN114497079B CN 114497079 B CN114497079 B CN 114497079B CN 202111621409 A CN202111621409 A CN 202111621409A CN 114497079 B CN114497079 B CN 114497079B
- Authority
- CN
- China
- Prior art keywords
- layer
- active layer
- thin film
- gate electrode
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 356
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 239000011241 protective layer Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 9
- 238000005286 illumination Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本申请公开了一种薄膜晶体管、制作方法、驱动方法及显示面板。薄膜晶体管包括：基板；栅极电极，包括第一栅极电极和第二栅极电极，第一栅极电极和第二栅极电极间隔设于基板上；栅极绝缘层，栅极绝缘层覆盖栅极电极和基板；有源层，包括第一有源层和第二有源层，第一有源层和第二有源层间隔设于栅极绝缘层上；金属层，设于有源层上，金属层设有沟槽，沟槽暴露有源层的一部分；第一保护层，第一保护层覆盖栅极绝缘层、有源层以及金属层，第一保护层设有过孔，过孔暴露出金属层的一部分。本申请实施例中通过在TFT区设置两个有源层，并且两个有源层在面板显示不同的亮度下交替打开，可实现提高稳定性及降低功耗的作用。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种薄膜晶体管、制作方法、驱动方法及显示面板。
背景技术
相对于目前主流的a-Si（Amorphous silicon，非晶硅）为有源层的LCD显示面板，IGZO(Indium Gallium Zinc Oxide，氧化铟镓锌)有源层拥有可见光透明性、高电子迁移率、高开关电流比、可制作柔性显示、良好的均一性及生产成本低等技术优势得到了业界的广泛青睐，所以，近年来针对a-IGZO的制备技术、工艺结构等相关的研究呈井喷趋势，各家厂商也推出了各种各样的基于IGZO TFT（Thin Film Transistor，薄膜晶体管）的液晶显示器。
以a-Si为有源层的TFT驱动，a-Si薄膜内部无晶界、成膜均匀性好且制备温度低，可实现大面积均匀的彩色发光显示，但是a-Si TFT仅有0.5-1的迁移率，因此TFT的形状多为U型，所占面积较大，开口率变小；而IGZO载流子迁移率明显高于a-Si TFT（约为20-50倍），因此可小型化且能耗降低，但是IGZO的器件稳定性较差，并且长时间处于大电压及较强光照下，器件受到stress较强，导致面板寿命降低，因此如何降低氧化物TFT器件的功耗同时提高其稳定性是亟待解决的问题。
发明内容
本申请实施例提供一种薄膜晶体管、制作方法、驱动方法及显示面板，通过在TFT区设置两个有源层，并且两个有源层在面板显示不同的亮度下交替打开，可实现提高稳定性及降低功耗的作用。
第一方面，本申请实施例提供一种薄膜晶体管，包括：
基板；
栅极电极，包括第一栅极电极和第二栅极电极，所述第一栅极电极和第二栅极电极间隔设于所述基板上；
栅极绝缘层，所述栅极绝缘层覆盖所述栅极电极和所述基板；
有源层，包括第一有源层和第二有源层，所述第一有源层和第二有源层间隔设于所述栅极绝缘层上；
金属层，设于所述有源层上，所述金属层设有沟槽，所述沟槽暴露所述有源层的一部分；
第一保护层，所述第一保护层覆盖所述栅极绝缘层、所述有源层以及所述金属层，所述第一保护层设有过孔，所述过孔暴露出所述金属层的一部分。
在本申请一些实施例中，所述薄膜晶体管还包括：
PFA层，所述PFA层覆盖所述第一保护层；
公共电极，所述公共电极设于所述PFA层上；
第二保护层，所述第二保护层覆盖所述PFA层和所述公共电极，所述过孔穿过所述PFA层和所述第二保护层暴露出所述金属层的一部分；
像素电极层，所述像素电极层设于第二保护层上，且所述像素电极层沉积在所述过孔中，并与所述金属层接触。
在本申请一些实施例中，所述第一栅极电极与所述第一有源层相对设置，所述第二栅极电极与所述第二有源层相对设置。
在本申请一些实施例中，所述第一有源层设为金属氧化物半导体层。
在本申请一些实施例中，所述第二有源层设为非晶硅层。
在本申请一些实施例中，所述栅极绝缘层的材料为SiNx、SiOx或者两者的组合。
第二方面，本申请提供一种薄膜晶体管制作方法，包括：
提供基板，在所述基板上沉积一层金属作为栅极电极，并蚀刻出图形；
在所述基板和所述栅极电极上沉积栅极绝缘层；
在所述栅极绝缘层上沉积有源层；
在所述有源层上沉积一层金属作为金属层，并蚀刻出图形形成沟槽，所述沟槽暴露所述有源层的一部分；
在所述栅极绝缘层、所述有源层以及所述金属层上沉积第一保护层，并在所述第一保护层上蚀刻出图形形成过孔，所述过孔穿透所述第一保护层暴露出所述金属层的一部分。
在本申请一些实施例中，所述在所述栅极绝缘层、所述有源层以及所述金属层上沉积第一保护层，并在所述第一保护层上蚀刻出图形形成过孔之后，包括：
在所述第一保护层和所述金属层上沉积PFA层；
在所述PFA层上沉积公共电极，并蚀刻出图形；
在所述公共电极和所述PFA层上沉积第二保护层，所述过孔穿过所述PFA层和所述第二保护层暴露出所述金属层的一部分；
在保护层和所述过孔上沉积像素电极层。
第三方面，本申请提供一种薄膜晶体管驱动方法，应用于上述任意一项所述的薄膜晶体管，包括：
获取显示器的待显示亮度；
当所述待显示亮度大于等于预设阈值时，控制所述薄膜晶体管的第一栅极电极打开，第二栅极电极关闭；
当所述待显示亮度小于预设阈值时，控制所述第一栅极关闭，所述第二栅极打开。
第四方面，本申请提供一种显示面板，所述显示面板包括阵列基板，所述阵列基板包括多个上述任意一项所述的薄膜晶体管。
本申请实施例提供的薄膜晶体管、制作方法、驱动方法及显示面板，通过在TFT区设置两个有源层，并且两个有源层在面板显示不同的亮度下交替打开，可实现提高稳定性及降低功耗的作用。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1是本申请实施例中薄膜晶体管双有源层截面的结构示意图；
图2是本申请实施例中薄膜晶体管第一有源层截面的结构示意图；
图3是本申请实施例中薄膜晶体管第二有源层截面的结构示意图；
图4是本申请实施例中薄膜晶体管的结构示意图；
图5是本申请实施例中薄膜晶体管制作方法的流程示意图；
图6是本申请实施例中薄膜晶体管驱动方法的流程示意图。
附图标号：
1、基板；2、栅极电极；21、第一栅极电极；22、第二栅极电极；3、栅极绝缘层；4、有源层；41、第一有源层；42、第二有源层；5、金属层；51、沟槽；6、第一保护层；61、过孔；7、PFA层；8、公共电极；9、第二保护层；10、像素电极层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1至图4，本申请实施例提供一种薄膜晶体管，薄膜晶体管包括基板1、栅极电极2、栅极绝缘层3、有源层4、金属层5以及第一保护层6。其中，基板1为玻璃基板，玻璃基板上设有上述其它器件。
栅极电极2设于基板1上，在基板1上沉积一层金属作为栅极电极2，并蚀刻出图形。栅极电极2包括第一栅极电极21和第二栅极电极22，第一栅极电极21和第二栅极电极22均设于基板1上，且第一栅极电极21和第二栅极间隔设置，第一栅极电极21和第二栅极之间的间隔大小本实施例不作具体限定。
栅极电极2仅占据基板1的部分区域，因此在基板1和栅极电极2上沉积栅极绝缘层3，栅极绝缘层3覆盖栅极电极2和基板1。在栅极绝缘层上沉积有源层4，有源层4包括第一有源层41和第二有源层42，第一有源层41和第二有源层42均设于栅极绝缘层3上，且第一有源层41和第二有源层42间隔设置，第一有源层41和第二有源层42之间的间隔大小本实施例不作具体限定。
金属层5设于有源层4上，在有源层4上沉积一层金属作为金属层5，并蚀刻出图形。金属层5与外界信号连接，此外，有源层4上设置有沟道，因此金属层5设有沟槽51，沟槽51暴露有源层4的一部分以形成有源层4的沟道。其中，金属层5既沉积在第一有源层41上，也沉积在第二有源层42上，第一有源层41和第二有源层42上的金属层5均设有沟槽51，相应地，沟槽51分别暴露第一有源层41和第二有源层42的一部分。
第一保护层6设于栅极绝缘层3上，由于金属层5仅占据栅极绝缘层3的部分区域，同时金属层5的部分区域被沟槽51穿透暴露出有源层4，因此在栅极绝缘层3、有源层4以及金属层5上沉积第一保护层6，第一保护层6覆盖栅极绝缘层3、有源层4以及金属层5，也就是有源层4的沟道与第一保护层6接触。此外，为了进行数据通讯，需要将金属层5与外部联通，因此第一保护层6设有过孔61，过孔61穿透第一保护层6，过孔61暴露出金属层5的一部分，以便金属层5与其它电极联通。
以a-Si为有源层4的TFT驱动，a-Si薄膜内部无晶界、成膜均匀性好且制备温度低，可实现大面积均匀的彩色发光显示，但是a-Si TFT仅有0.5-1的迁移率，因此TFT的形状多为U型，所占面积较大，开口率变小；而IGZO载流子迁移率明显高于a-Si TFT（约为20-50倍），因此可小型化且能耗降低，但是IGZO的器件稳定性较差，并且长时间处于大电压及较强光照下，器件受到stress较强，导致面板寿命降低，而a-Si器件的稳定性较好。
本实施例中通过在TFT区设置两个有源层4，并且两个有源层4在面板显示不同的亮度下交替打开，可实现提高稳定性及降低功耗的作用。
在一个实施例中，薄膜晶体管还包括PFA(Polymer Film onArray，阵列基板侧有机膜)层7、公共电极8、第二保护层9以及像素电极层10。由于第一保护层6设有过孔61，过孔61暴露出金属层5的一部分，在第一保护层6和金属层5上沉积PFA层7，PFA层7覆盖第一保护层6和金属层5。在PFA层7上沉积公共电极8，并蚀刻出图形。
由于公共电极8仅占据PFA层7的部分区域，因此在公共电极8和PFA层7上沉积第二保护层9，第二保护层9覆盖PFA层7和公共电极8，此外，由于需要将金属层5与外部联通，因此过孔61穿透PFA层7以及第二保护层9暴露出金属层5的一部分，需要说明的是，如果公共电极8不在过孔61涉及的范围内，则过孔61不需要穿过公共电极8，反之则需要。像素电极层10设于第二保护层9上，同时由于过孔61暴露出金属层5的一部分，在保护层和过孔61上沉积像素电极层10，即像素电极层10沉积在过孔61中与金属层5接触，像素电极层10的材料为ITO（Indium Tin Oxide，氧化铟锡）。
在一个实施例中，第一栅极电极21与第一有源层41相对设置，金属层5的一部分与第一有源层41相对设置。第二栅极电极22与第二有源层42相对设置，金属层5的另一部分与第二有源层42相对设置。
在一个实施例中，第一有源层41设为金属氧化物半导体层，第二有源层42设为非晶硅层。
在一个实施例中，金属氧化物半导体层的材料为IGZO，栅极绝缘层3的材料为SiNx、SiOx或者两者的组合。
IGZO作为有源层4时栅极加较小电压器件即可打开，但器件稳定性较差，a-Si作为有源层4时则需要较大电压器件才可打开，但器件稳定性较IGZO要好。本实施例通过在TFT区设置a-Si与IGZO两个有源层4，并且两个有源层4在面板显示不同的亮度下交替打开，将a-Si和IGZO有机结合在一起，通过双有源层4的设置提高了面板的可靠性，并且降低了功耗。
请参阅图1至图5，本申请实施例提供一种薄膜晶体管制作方法，该方法包括：
提供一基板1，基板1为玻璃基板，在基板1上沉积一层金属作为栅极电极2，并蚀刻出图形，蚀刻工艺可为干蚀刻工艺、湿蚀刻工艺、其他适合的蚀刻工艺、或前述的组合。栅极电极2包括第一栅极电极21和第二栅极电极22，第一栅极电极21和第二栅极电极22均设于基板1上，且第一栅极电极21和第二栅极间隔设置，第一栅极电极21和第二栅极之间的间隔大小本实施例不作具体限定。
在基板1和栅极电极2上沉积栅极绝缘层3，由于栅极电极2仅占据基板1的部分区域，因此栅极绝缘层3覆盖栅极电极2和基板1，栅极绝缘层3的材料为SiNx、SiOx或者两者的组合。
在栅极绝缘层上沉积有源层4，有源层4包括第一有源层41和第二有源层42，第一有源层41和第二有源层42均设于栅极绝缘层3上，且第一有源层41和第二有源层42间隔设置，第一有源层41和第二有源层42之间的间隔大小本实施例不作具体限定。此外，在栅极绝缘层上沉积有源层4并蚀刻出图形时，使得第一栅极电极21与第一有源层41相对设置，第二栅极电极22与第二有源层42相对设置。其中，第一有源层41设为金属氧化物半导体层，第二有源层42设为非晶硅层。金属氧化物半导体层的材料为IGZO，栅极绝缘层3的材料为SiNx、SiOx或者两者的组合。
金属层5设于有源层4上，在有源层4上沉积一层金属作为金属层5，并蚀刻出图形。有源层4仅占据栅极绝缘层的部分区域，但金属层5并没有沉积到栅极绝缘层上，因此金属层5的一部分与第一有源层41相对设置，金属层5的另一部分与第二有源层42相对设置。其中，有源层4上设置有沟道，因此金属层5设有沟槽51，沟槽51暴露有源层4的一部分以形成有源层4的沟道。其中，金属层5既沉积在第一有源层41上，也沉积在第二有源层42上，第一有源层41和第二有源层42上的金属层5均设有沟槽51，相应地，沟槽51分别暴露第一有源层41和第二有源层42的一部分。此外，为了进行数据通讯，需要将金属层5与外部联通。
第一保护层6设于栅极绝缘层3上，由于金属层5仅设于有源层4上，也就是占据栅极绝缘层3的部分区域，同时金属层5的部分区域被沟槽51穿透暴露出有源层4，因此在栅极绝缘层3、有源层4以及金属层5上沉积第一保护层6，第一保护层6覆盖栅极绝缘层3、有源层4以及金属层5，也就是有源层4的沟道与第一保护层6接触。此外，为了进行数据通讯，需要将金属层5与外部联通，因此第一保护层6设有过孔61，过孔61穿透第一保护层6，过孔61暴露出金属层5的一部分，以便金属层5与其它电极联通。
以a-Si为有源层4的TFT驱动，a-Si薄膜内部无晶界、成膜均匀性好且制备温度低，可实现大面积均匀的彩色发光显示，但是a-Si TFT仅有0.5-1的迁移率，因此TFT的形状多为U型，所占面积较大，开口率变小；而IGZO载流子迁移率明显高于a-Si TFT（约为20-50倍），因此可小型化且能耗降低，但是IGZO的器件稳定性较差，并且长时间处于大电压及较强光照下，器件受到stress较强，导致面板寿命降低，而a-Si器件的稳定性较好。
在一个实施例中，薄膜晶体管还包括PFA层7、公共电极8、第二保护层9以及像素电极层10。由于第一保护层6设有过孔61，过孔61暴露出金属层5的一部分，在第一保护层6和金属层5上沉积PFA层7，PFA层7覆盖第一保护层6和金属层5。在PFA层7上沉积公共电极8，并蚀刻出图形。
由于公共电极8仅占据PFA层7的部分区域，因此在公共电极8和PFA层7上沉积第二保护层9，第二保护层9覆盖PFA层7和公共电极8，此外，由于需要将金属层5与外部联通，因此过孔61穿透PFA层7以及第二保护层9暴露出金属层5的一部分，需要说明的是，如果公共电极8不在过孔61涉及的范围内，则过孔61不需要穿过公共电极8，反之则需要。像素电极层10设于第二保护层9上，同时由于过孔61暴露出金属层5的一部分，在保护层和过孔61上沉积像素电极层10，即像素电极层10沉积在过孔61中与金属层5接触，像素电极层10的材料为ITO。
IGZO作为有源层4时栅极加较小电压器件即可打开，但器件稳定性较差，a-Si作为有源层4时则需要较大电压器件才可打开，但器件稳定性较IGZO要好。本实施例通过在TFT区设置a-Si与IGZO两个有源层4，并且两个有源层4在面板显示不同的亮度下交替打开，将a-Si和IGZO有机结合在一起，通过双有源层4的设置提高了面板的可靠性，并且降低了功耗。
请参阅图6，本申请实施例提供一种薄膜晶体管驱动方法，应用于上述任意实施例所述的薄膜晶体管，该方法包括步骤S101-S103，具体如下：
S101、获取显示器的待显示亮度；
S102、当所述待显示亮度大于等于预设阈值时，控制所述薄膜晶体管的第一栅极电极打开，第二栅极电极关闭；
S103、当所述待显示亮度小于预设阈值时，控制所述第一栅极关闭，所述第二栅极打开。
具体地，获取显示器的待显示亮度，当待显示亮度大于等于预设阈值时，也就是当像素需要打开到较高至最高亮度的范围时，控制薄膜晶体管的第一栅极电极打开，第二栅极电极关闭，a-Si第二有源层不工作，IGZO第一有源层工作，此时由于IGZO的迁移率高，所以data电压不需要过高便可实现设定亮度显示，降低功耗。
当待显示亮度小于预设阈值时，也就是当像素需要显示较低亮度时（面板大部分时间处于低亮度状态下），控制薄膜晶体管的第一栅极电极关闭，第二栅极电极打开，IGZO第一有源层不工作，a-Si第二有源层工作，器件处在低电压的工作条件下，data无需较大电压，功耗较小，并且此时有源层受到的光照较弱且大部分时间处于保持状态（NBTIS），因此器件的稳定性较好。
需要说明的是，预设阈值根据薄膜晶体管的驱动需求以及IGZO第一有源层和a-Si第二有源层的不同特性进行设置，本实施例不作具体限定。
以a-Si为有源层的TFT驱动，a-Si薄膜内部无晶界、成膜均匀性好且制备温度低，可实现大面积均匀的彩色发光显示，但是a-Si TFT仅有0.5-1的迁移率，因此TFT的形状多为U型，所占面积较大，开口率变小；而IGZO载流子迁移率明显高于a-Si TFT（约为20-50倍），因此可小型化且能耗降低，但是IGZO的器件稳定性较差，并且长时间处于大电压及较强光照下，器件受到stress较强，导致面板寿命降低，而a-Si器件的稳定性较好。
IGZO作为有源层时栅极加较小电压器件即可打开，但器件稳定性较差，a-Si作为有源层时则需要较大电压器件才可打开，但器件稳定性较IGZO要好。本实施例通过在TFT区设置a-Si与IGZO两个有源层，并且两个有源层在面板显示不同的亮度下交替打开，将a-Si和IGZO有机结合在一起，通过双有源层的设置提高了面板的可靠性，并且降低了功耗。
本申请实施例提供一种显示面板，所述显示面板包括阵列基板，所述阵列基板包括多个上述任意实施例所述的薄膜晶体管。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上对本申请实施例所提供的一种薄膜晶体管、制作方法、驱动方法及显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。
Claims (8)
1.一种薄膜晶体管，其特征在于，包括：
基板；
栅极电极，包括第一栅极电极和第二栅极电极，所述第一栅极电极和第二栅极电极间隔设于所述基板上；
栅极绝缘层，所述栅极绝缘层覆盖所述栅极电极和所述基板；
有源层，包括第一有源层和第二有源层，所述第一有源层和第二有源层间隔设于所述栅极绝缘层上；
金属层，设于所述有源层上，所述金属层设有沟槽，所述沟槽暴露所述有源层的一部分；
第一保护层，所述第一保护层覆盖所述栅极绝缘层、所述有源层以及所述金属层，所述第一保护层设有过孔，所述过孔暴露出所述金属层的一部分；
其中，所述第一有源层设为金属氧化物半导体层，所述第二有源层设为非晶硅层；
所述薄膜晶体管驱动方法包括：获取显示器的待显示亮度；当所述待显示亮度大于等于预设阈值时，控制所述薄膜晶体管的第一栅极电极打开，第二栅极电极关闭；当所述待显示亮度小于预设阈值时，控制所述第一栅极关闭，所述第二栅极打开。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
PFA层，所述PFA层覆盖所述第一保护层；
公共电极，所述公共电极设于所述PFA层上；
第二保护层，所述第二保护层覆盖所述PFA层和所述公共电极，所述过孔穿过所述PFA层和所述第二保护层暴露出所述金属层的一部分；
像素电极层，所述像素电极层设于所述第二保护层上，且所述像素电极层沉积在所述过孔中，并与所述金属层接触。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述第一栅极电极与所述第一有源层相对设置，所述第二栅极电极与所述第二有源层相对设置。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘层的材料为SiNx、SiOx或者两者的组合。
5.如权利要求1-4中任一项所述的薄膜晶体管制作方法，其特征在于，包括：
提供基板，在所述基板上沉积一层金属作为栅极电极，并蚀刻出图形；
在所述基板和所述栅极电极上沉积栅极绝缘层；
在所述栅极绝缘层上沉积有源层；
在所述有源层上沉积一层金属作为金属层，并蚀刻出图形形成沟槽，所述沟槽暴露所述有源层的一部分；
在所述栅极绝缘层、所述有源层以及所述金属层上沉积第一保护层，并在所述第一保护层上蚀刻出图形形成过孔，所述过孔穿透所述第一保护层暴露出所述金属层的一部分。
6.如权利要求5所述的薄膜晶体管制作方法，其特征在于，所述在所述栅极绝缘层、所述有源层以及所述金属层上沉积第一保护层，并在所述第一保护层上蚀刻出图形形成过孔之后，包括：
在所述第一保护层和所述金属层上沉积PFA层；
在所述PFA层上沉积公共电极，并蚀刻出图形；
在所述公共电极和所述PFA层上沉积第二保护层，所述过孔穿过所述PFA层和所述第二保护层暴露出所述金属层的一部分；
在保护层和所述过孔上沉积像素电极层。
7.一种薄膜晶体管驱动方法，应用于如权利要求1-4任意一项所述的薄膜晶体管。
8.一种显示面板，其特征在于，所述显示面板包括阵列基板，所述阵列基板包括多个如权利要求1-4任意一项所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111621409.1A CN114497079B (zh) | 2021-12-28 | 2021-12-28 | 薄膜晶体管、制作方法、驱动方法及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111621409.1A CN114497079B (zh) | 2021-12-28 | 2021-12-28 | 薄膜晶体管、制作方法、驱动方法及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114497079A CN114497079A (zh) | 2022-05-13 |
| CN114497079B true CN114497079B (zh) | 2024-11-22 |
Family
ID=81496593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111621409.1A Active CN114497079B (zh) | 2021-12-28 | 2021-12-28 | 薄膜晶体管、制作方法、驱动方法及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114497079B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124278A (zh) * | 2013-07-22 | 2014-10-29 | 深超光电（深圳）有限公司 | 薄膜晶体管与显示阵列基板及其制作方法 |
| CN109887968A (zh) * | 2019-02-25 | 2019-06-14 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150043075A (ko) * | 2013-10-14 | 2015-04-22 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN103855087B (zh) * | 2014-02-24 | 2016-04-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN110473494B (zh) * | 2019-08-30 | 2021-07-09 | 上海中航光电子有限公司 | 一种像素电路、显示面板和像素电路的驱动方法 |
| CN111240115B (zh) * | 2020-03-17 | 2022-09-20 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法、液晶显示面板 |
-
2021
- 2021-12-28 CN CN202111621409.1A patent/CN114497079B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124278A (zh) * | 2013-07-22 | 2014-10-29 | 深超光电（深圳）有限公司 | 薄膜晶体管与显示阵列基板及其制作方法 |
| CN109887968A (zh) * | 2019-02-25 | 2019-06-14 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114497079A (zh) | 2022-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102820319B (zh) | 氧化物薄膜晶体管及其制造方法 | |
| US8148727B2 (en) | Display device having oxide thin film transistor and fabrication method thereof | |
| CN106981520B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN108257977B (zh) | 显示背板及其制作方法、显示面板和显示装置 | |
| CN202601619U (zh) | 一种薄膜晶体管、阵列基板和显示器 | |
| CN105470262A (zh) | 薄膜晶体管基板及使用薄膜晶体管基板的显示设备 | |
| CN104867870B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US20120113366A1 (en) | Array substrate and liquid crystal display | |
| CN101526709A (zh) | 液晶显示装置 | |
| JP2010177223A (ja) | 液晶表示装置及びその製造方法 | |
| US9240422B2 (en) | TFT array subsrate, fabrication method, and display device thereof | |
| KR20170096007A (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| WO2014153958A1 (zh) | 阵列基板、阵列基板的制造方法以及显示装置 | |
| JP2010147351A (ja) | 液晶表示装置及びその製造方法 | |
| CN103296058B (zh) | 显示面板及其制作方法 | |
| CN111710725A (zh) | 双栅电极金属氧化物薄膜晶体管及其制备方法 | |
| WO2022213420A1 (zh) | 一种阵列基板及其制备方法、oled显示面板 | |
| US9230995B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US20160141342A1 (en) | Array substrate and manufacturing method thereof, and display apparatus | |
| CN113629073B (zh) | Tft背板与显示面板 | |
| CN114497079B (zh) | 薄膜晶体管、制作方法、驱动方法及显示面板 | |
| KR101831080B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 | |
| CN113270424B (zh) | 显示面板及其制备方法 | |
| CN114823914A (zh) | 阵列基板及其制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |