[go: up one dir, main page]

KR101831080B1 - 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR101831080B1
KR101831080B1 KR1020167008559A KR20167008559A KR101831080B1 KR 101831080 B1 KR101831080 B1 KR 101831080B1 KR 1020167008559 A KR1020167008559 A KR 1020167008559A KR 20167008559 A KR20167008559 A KR 20167008559A KR 101831080 B1 KR101831080 B1 KR 101831080B1
Authority
KR
South Korea
Prior art keywords
layer
forming
substrate
oxide semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020167008559A
Other languages
English (en)
Other versions
KR20160052624A (ko
Inventor
원회이 리
즈위엔 청
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20160052624A publication Critical patent/KR20160052624A/ko
Application granted granted Critical
Publication of KR101831080B1 publication Critical patent/KR101831080B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L27/1225—
    • H01L27/124—
    • H01L29/41733—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 단계 1: 기판(20)을 제공하는 단계; 단계 2: 기판(20)에 소정 구조의 게이트(22)를 형성하는 단계; 단계 3: 게이트(22)와 기판(20) 위에 게이트 절연층(24)을 형성하는 단계; 단계 4: 게이트 절연층(24) 위에 소정 구조의 금속 신호선(26)을 형성하는 단계; 단계 5: 게이트 절연층(24) 위에 소정 구조의 산화물 반도체층(28)을 형성하는 단계; 단계 6: 게이트 절연층(24), 금속 신호선(26), 산화물 반도체층(28) 위에 소정 구조의 패시베이션층(32)을 형성하는 단계; 단계 7: 상기 금속 신호선(26), 산화물 반도체층(28), 패시베이션층(32) 위에 소정 구조의 소스/드레인(34)을 형성함으로써, 박막 트랜지스터 기판을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판을 제공한다.

Description

박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판{THIN FILM TRANSISTOR SUBSTRATE MANUFACTURING METHOD, AND THIN FILM TRANSISTOR SUBSTRATE MANUFACTURED VIA SAME}
본 발명은 액정 디스플레이 분야에 관한 것으로，특히 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판에 관한 것이다.
박막 트랜지스터(TFT)는 전자 장치에서 스위치 장치 및 구동 장치로서 널리 사용된다. 구체적으로，박막 트랜지스터는 유리 기판 또는 플라스틱 기판 위에 형성될 수 있으므로，예를 들면 액정 디스플레이 장치(LCD), 유기 발광 디스플레이 장치(0LED), 전기 영동 디스플레이 장치(EPD) 등과 같은 평판 디스플레이 장치 분야에 통상적으로 사용된다.
산화물 반도체는 비교적 높은 전자 이동도(산화물 반도체 이동율은 >10cm2/Vs인 반면，a-Si 이동율은 불과 0.5~0.8cm2/Vs임)를 가지며, 저온 폴리실리콘(LTPS)에 비해，산화물 반도체는 제조 공정이 간단하고, a-Si와의 공정 상용성도 비교적 높으며，액정 디스플레이 장치(LCD), 유기 발광 디스플레이 장치(0LED), 플렉시블(Flexible) 디스플레이 등의 분야에 응용될 수 있고，고세대의 생산 라인과 겸용할 수 있으며，큰 사이즈, 중간 사이즈, 작은 사이즈의 디스플레이에 응용될 수 있고, 우수한 응용 발전 가능성을 가지며, 현재 업계에서 인기가 많은 연구 분야이다. 현재 산화물 반도체에 대한 연구는 인듐 갈륨 아연 산화물(InGaZnO，IGZ0) 반도체에 대한 것이 제일 발달되어 있다.
박막 트랜지스터 기판은 박막 트랜지스터와 픽셀 전극을 포함한다. 종래의 산화물 반도체 박막 트랜지스터 기판은，도 1에서와 같이，산화물 반도체층(100)의 제조를 완성한 후，금속 소스/드레인(Source/Drain) 전극(200)을 제조해야 했으며, 금속 소스/드레인(Source/Drain) 전극(200)의 습식 식각 공정은 통상적으로 강산 및 이의 혼합물(예를 들면, HN03/H3P04/CH3C00H 등)을 사용하여 백 채널 에치(Back channel etching, BCE)측의 산화물 반도체층이 쉽게 손상되었으며，건식 식각 공정을 사용할 경우，식각 균일성이 떨어지는 문제가 존재했다. 이러한 문제를 해결하기 위하여, 종래 기술은 통상적으로 산화물 반도체층(100)을 형성한 후 및 금속 소스/드레인 전극(200)을 형성하기 전에, 백 채널 에치측 산화물 반도체층을 보호하여, 금속 소스/드레인 전극(200)의 식각 등의 공정에서 손상되는 것을 방지하는 식각 정지층(ESL)(300)을 제조하였으나, 별도로 식각 정지층을 제조하기 위해서는 성막, 노광, 현상, 식각, 박리 등의 공정을 포함하는 한 차례의 포토리소그래피 공정을 추가해야 하므로，별도로 식각 정지층을 제조하는 것은 생산 원가를 대폭 상승시킴으로써 생산 수율을 저하시켰다.
본 발명의 목적은 금속 신호선과 소스/드레인의 식각 공정으로 인해 산화물 반도체층이 손상되는 것을 효과적으로 방지하며，박막 트랜지스터 기판의 안전성과 균일성을 향상시키고, 생산 수율을 높이며, 산화물 반도체 박막 트랜지스터 기판의 대량 생산 가능성을 증가시키고, 한 차례의 포토리소그래피 공정을 줄일 수 있으며, 생산 원가를 대폭 절감하고, 생산 수율을 향상시킬 수 있는 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 구조가 간단하고, 높은 안전성과 균일성을 가지며, 제조 방법이 간단하고, 한 차례의 포토리소그래피 공정을 줄일 수 있으며, 생산 원가를 대폭 절감하고, 생산 수율을 향상시킬 수 있는 박막 트랜지스터 기판을 제공하는 것이다.
상기 목적을 실현하기 위하여 본 발명은,
단계 1: 기판을 제공하는 단계;
단계 2: 기판 위에 소정 구조의 게이트를 형성하는 단계;
단계 3: 게이트와 기판 위에 게이트 절연층을 형성하는 단계;
단계 4: 게이트 절연층 위에 소정 구조의 금속 신호선을 형성하는 단계;
단계 5: 게이트 절연층 위에 소정 구조의 산화물 반도체층을 형성하는 단계;
단계 6: 게이트 절연층, 금속 신호선, 산화물 반도체층 위에 소정 구조의 패시베이션층을 형성하는 단계;
단계 7: 상기 금속 신호선, 산화물 반도체층, 패시베이션층 위에 소정 구조의 소스/드레인을 형성함으로써, 박막 트랜지스터 기판을 형성하는 단계;
를 포함하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
상기 기판은 유리 기판이며; 상기 산화물 반도체층은 인듐 갈륨 아연 산화물, 인듐 갈륨 산화물, 산화 아연, 산화 알루미늄 또는 산화 주석으로 형성된다.
상기 단계 6에서，패시베이션층을 형성하는 동시에 소정 구조의 식각 정지층을 더 형성하며, 상기 식각 정지층은 상기 산화물 반도체층 위에 위치하고, 상기 패시베이션층은 상기 식각 정지층 양측에 위치하며, 상기 패시베이션층과 상기 식각 정지층은 동일한 소재 또는 다른 소재로 제조된다.
상기 단계 7에서, 소스/드레인을 형성하는 동시에 픽셀 전극을 더 형성하며，상기 픽셀 전극은 패시베이션층 위에 형성되고, 소스/드레인과 전기적으로 연결되며，상기 소스/드레인과 픽셀 전극은 모두 투명 전도성 산화물로 형성된다.
상기 투명 전도성 산화물은 산화 인듐 주석이다.
본 발명은,
단계 1: 기판을 제공하는 단계;
단계 2: 기판 위에 소정 구조의 게이트를 형성하는 단계;
단계 3: 게이트와 기판 위에 게이트 절연층을 형성하는 단계;
단계 4: 게이트 절연층 위에 소정 구조의 금속 신호선을 형성하는 단계;
단계 5: 게이트 절연층 위에 소정 구조의 산화물 반도체층을 형성하는 단계;
단계 6: 게이트 절연층, 금속 신호선, 산화물 반도체층 위에 소정 구조의 패시베이션층을 형성하는 단계;
단계 7: 상기 금속 신호선, 산화물 반도체층, 패시베이션층 위에 소정 구조의 소스/드레인을 형성함으로써, 박막 트랜지스터 기판을 형성하는 단계; 를 포함하며,
상기 단계 6에서, 패시베이션층을 형성하는 동시에，소정 구조의 식각 정지층을 더 형성하며，상기 식각 정지층은 상기 산화물 반도체층 위에 위치하고, 상기 패시베이션층은 상기 식각 정지층 양측에 위치하며, 상기 패시베이션층과 상기 식각 정지층은 동일한 소재 또는 다른 소재로 제조되는 박막 트랜지스터 기판의 제조 방법을 더 제공한다.
상기 기판은 유리 기판이며; 상기 산화물 반도체층은 인듐 갈륨 아연 산화물, 인듐 갈륨 산화물, 산화 아연, 산화 알루미늄 또는 산화 주석으로 형성된다.
상기 단계 7에서, 소스/드레인을 형성하는 동시에 픽셀 전극을 더 형성하며，상기 픽셀 전극은 패시베이션층 위에 형성되고, 소스/드레인과 전기적으로 연결되며，상기 소스/드레인과 픽셀 전극은 모두 투명 전도성 산화물로 형성된다.
상기 투명 전도성 산화물은 산화 인듐 주석이다.
본 발명은
기판;
상기 기판 위에 위치하는 게이트;
상기 기판 및 상기 게이트 위에 위치하는 게이트 절연층;
상기 게이트 절연층 위에 위치하는 금속 신호선;
상기 게이트 절연층 위에 위치하며 상기 금속 신호선의 일측에 위치하는 산화물 반도체층;
상기 게이트 절연층, 금속 신호선 및 산화물 반도체층 위에 위치하는 패시베이션층;
상기 금속 신호선, 산화물 반도체층, 패시베이션층 위에 위치하며, 상기 금속 신호선과 전기적으로 연결되는 소스/드레인; 및
상기 패시베이션층 위에 위치하며 상기 소스/드레인과 직접 연결되고, 상기 소스/드레인과 같은 층에 위치하며, 상기 소스/드레인과 함께 투명 전도성 산화물로 형성되는 픽셀 전극;
을 포함하는 박막 트랜지스터 기판을 더 제공한다.
상기 기판은 유리 기판이다.
상기 산화물 반도체층은 인듐 갈륨 아연 산화물, 인듐 갈륨 산화물, 산화 아연, 산화 알루미늄 또는 산화 주석으로 형성된다.
산화물 반도체층 위에 위치하는 식각 정지층을 더 포함하고，상기 식각 정지층과 상기 패시베이션층은 동시에 형성되며，동일한 소재 또는 다른 소재로 제조된다.
상기 소스/드레인과 픽셀 전극은 동시에 형성되며, 상기 투명 전도성 산화물은 산화 인듐 주석이다.
본 발명의 유익한 효과는 다음과 같다：박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판에 있어서, 산화물 반도체층을 금속 신호선 후에 형성하고，또한 소스/드레인을 형성하기 전에 식각 정지층을 제조하며，투명 전도성 산화물(TCO)을 사용하여 종래의 소스/드레인 제조 소재를 대체함으로서, 금속 신호선과 소스/드레인의 식각 공정으로 인해 산화물 반도체층이 손상되는 것을 방지하며，박막 트랜지스터 기판의 안전성과 균일성을 향상시키고, 생산 수율을 높이며, 산화물 반도체 박막 트랜지스터 기판의 대량 생산 가능성을 증가시키고, 또한, 상기 식각 정지층과 패시베이션층을 같은 층에 제조하고，소스 드레인 전극과 픽셀 전극을 같은 층에 제조하여，한 층의 제조를 줄일 수 있고, 한 차례의 포토리소그래피 공정(성막, 노광, 현상, 식각, 박리 등의 공정 포함)을 줄일 수 있으며, 이로써 생산 원가를 대폭 절감하고, 생산 수율을 향상시킬 수 있다.
이하 첨부도면을 결합하여, 본 발명의 구체적인 실시형태에 대한 상세한 묘사를 통해, 본 발명의 기술방안 및 기타 유익한 효과가 자명해질 것이다.
도면 중,
도 1은 종래의 박막 트랜지스터 기판의 구조도이다;
도 2는 본 발명의 박막 트랜지스터 기판의 제조 방법의 흐름도이다;
도 3 내지 도 8은 본 발명의 박막 트랜지스터 기판의 제조 방법을 이용하여 제조한 박막 트랜지스터 기판의 일 실시예의 공정 모식도이다;
도 9 내지 도 14는 본 발명의 박막 트랜지스터 기판의 제조 방법을 이용하여 제조한 박막 트랜지스터 기판의 또 다른 실시예의 공정 모식도이다;
도 15는 본 발명의 박막 트랜지스터 기판의 일 실시예의 구조도이다;
도 16은 본 발명의 박막 트랜지스터 기판의 또 다른 실시예의 구조도이다.
본 발명의 특징 및 기술내용을 더욱 구체적으로 이해할 수 있도록, 이하 본 발명과 관련된 상세한 설명과 첨부도면을 참조하기 바라며, 단 첨부도면은 단지 참고 및 설명용으로만 제공되는 것일 뿐, 결코 본 발명을 제한하기 위한 것이 아니다.
본 발명이 채택한 기술수단 및 그 효과를 더욱 구체적으로 논하기 위하여, 이하 본 발명의 바람직한 실시예 및 그 첨부도면을 결합하여 상세히 묘사한다.
도 2 및 도 3 내지 도 8을 참조하면, 본 발명은 하기의 단계를 포함하는 박막 트랜지스터 기판의 제조 방법을 제공한다:
단계 1: 기판(20)을 제공하는 단계.
상기 기판(20)은 투명 기판이며，유리 기판 또는 플라스틱 기판인 것이 바람직하다. 본 실시예에서，기판(20)은 유리 기판이다.
단계 2: 기판(20) 위에 소정 구조의 게이트(22)를 형성하는 단계.
제1포토리소그래피 공정을 통해 기판(20) 위에 소정 구조의 게이트(22)를 형성하며, 이의 형성 방식은 구체적으로, 먼저 기판(20)에 제1금속층을 증착시키고, 마스크 또는 하프톤 마스크를 통해 상기 제1금속층을 노광, 현상, 식각하여 소정 구조의 게이트(22)를 형성함으로써 제1포토리소그래피 공정을 완성시키는 방식일 수 있다. 상기 제1금속층은 일반적으로 알루미늄층, 구리층, 몰리브덴층 중의 하나 또는 이들의 조합이다.
단계 3: 게이트(22)와 기판(20) 위에 게이트 절연층(24)을 형성하는 단계.
제2포토리소그래피 공정을 통해 게이트(22)와 기판(20) 위에 게이트 절연층(24)을 형성한다. 상기 게이트 절연층(24)은 일반적으로 실리콘 산화물, 실리콘 질화물 중의 하나 또는 이들의 조합을 포함하며，이의 형성 방식은 상기 게이트(22)의 형성 방식과 유사하므로 상세한 설명은 생략한다.
단계 4: 게이트 절연층(24) 위에 소정 구조의 금속 신호선(26)을 형성하는 단계.
제3포토리소그래피 공정을 통해 게이트 절연층(24) 위에 소정 구조의 금속 신호선(26)을 형성하며, 이의 형성 방식은 구체적으로, 게이트 절연층(24)에 제2금속층을 증착시키고, 마스크 또는 하프톤 마스크를 통해 상기 제2금속층을 노광, 현상, 식각하여 소정 구조의 금속 신호선(26)을 형성하는 방식일 수 있다.
상기 제2금속층은 일반적으로 알루미늄층, 구리층, 몰리브덴층 중의 하나 또는 이들의 조합이다.
단계 5: 게이트 절연층(24) 위에 소정 구조의 산화물 반도체층(28)을 형성하는 단계.
제4포토리소그래피 공정을 통해 게이트 절연층(24) 위에 소정 구조의 산화물 반도체층(28)을 형성하며, 이의 형성 방식은 상기 게이트(22) 또는 금속 신호선(26)의 형성 방식과 유사하므로 상세한 설명은 생략한다.
상기 산화물 반도체층(28)은 인듐 갈륨 아연 산화물(IGZO) 반도체층, 인듐 갈륨 산화물 반도체층, 산화 아연 반도체층, 산화 알루미늄 반도체층 또는 산화 주석 반도체층 중 하나이며, 인듐 갈륨 아연 산화물 반도체층인 것이 바람직하다. 상기 산화물 반도체층(28)은 상기 금속 신호선(26)의 일측에 위치하며, 상기 산화물 반도체층(28)과 상기 금속 신호선(26)은 수평 방향으로 서로 겹치지 않는 것이 바람직하다.
상기 금속 신호선(26)을 형성한 후 상기 산화물 반도체층(28)을 제조함으로써, 상기 금속 신호선(26)의 식각 공정으로 인해 산화물 반도체층이 손상되는 것을 방지하며，박막 트랜지스터 기판의 안전성과 균일성을 향상시키고, 생산 수율을 높이며, 산화물 반도체 박막 트랜지스터 기판의 대량 생산 가능성을 증가시킬 수 있다.
단계 6: 게이트 절연층(24), 금속 신호선(26), 산화물 반도체층(28) 위에 소정 구조의 패시베이션층(32)을 형성하는 단계.
제5포토리소그래피 공정을 통해 게이트 절연층(24), 금속 신호선(26), 산화물 반도체층(28) 위에 소정 구조의 패시베이션층(32)을 형성하며, 상기 패시베이션층(32)의 형성 방식은 상기 게이트(22) 또는 금속 신호선(26)의 형성 방식과 유사하므로 상세한 설명은 생략한다.
언급할 만한 것으로, 금속 신호선(26) 위에 패시베이션층(32)을 형성한 후, 패시베이션층(32) 후에 형성된 소스/드레인(34)과 상기 금속 신호선(26)이 전기적으로 연결되도록 금속 신호선(26) 위의 대응되는 패시베이션층(32)을 식각해버림으로써 접촉 구멍을 형성하여 상기 금속 신호선(26)을 노출시켜야 한다. 상기 식각 방식은 건식 식각일 수도 있고, 습식 식각일 수도 있다.
단계 7: 상기 금속 신호선(26), 산화물 반도체층(28), 패시베이션층(32) 위에 소정 구조의 소스/드레인(34)을 형성함으로써, 박막 트랜지스터 기판을 형성하는 단계.
상기 단계 7에서, 소스/드레인(34)을 형성하는 동시에 픽셀 전극(36)을 더 형성하며，상기 픽셀 전극(36)은 패시베이션층(32) 위에 형성되고，소스/드레인(34)과 전기적으로 연결되며，상기 소스/드레인(34)과 픽셀 전극(36)은 모두 투명 전도성 산화물(TCO)로 형성된다. 본 실시예에서，상기 투명 전도성 산화물은 산화 인듐 주석인 것이 바람직하다.
상기 소스/드레인(34)과 픽셀 전극(36)의 형성 방식은 상기 게이트(22) 또는 금속 신호선(26)의 형성 방식과 유사하므로 상세한 설명은 생략한다.
언급할 만한 것으로, 본 발명의 박막 트랜지스터 기판은 액정 디스플레이 장치(LCD), 유기 발광 디스플레이 장치(OLED), 전기 영동 디스플레이(EPD) 등의 평판 디스플레이 분야에 응용될 수 있으며, 논플렉시블 또는 플렉시블 디스플레이 등의 액티브 디스플레이 응용 분야에 응용될 수 있고, 큰 사이즈, 중간 사이즈, 작은 사이즈의 디스플레이에 응용될 수 있다.
본 발명의 박막 트랜지스터 기판의 제조 방법의 또 다른 실시예의 흐름도 및 공정 모식도인 도 9 내지 도 14 및 도 16을 참조하면, 본 실시예에서，단계 1 내지 단계 5 및 단계 7은 상기 실시예와 동일하며, 이들의 차이는 단계 6에 있는데, 본 실시예의 단계 6에서, 패시베이션층(32)을 형성하는 동시에，소정 구조의 식각 정지층(30)을 더 형성하며，상기 식각 정지층(30)은 상기 산화물 반도체층(28) 위에 위치하고, 상기 패시베이션층(32)은 상기 식각 정지층(30) 양측에 위치하며, 상기 패시베이션층(32)과 상기 식각 정지층(30)은 동일한 소재 또는 다른 소재로 제조된다. 본 실시예에서, 상기 패시베이션층(32)과 상기 식각 정지층(30)은 동일한 소재로 제조된다.
상기 식각 정지층(30)은 백 채널 에치측의 산화물 반도체층(28)을 보호하여，상기 소스/드레인(34)의 식각 등의 공정에서 손상되는 것을 방지하기 위한 것이다.
본 실시예에서，상기 식각 정지층(30)과 패시베이션층(32)을 같은 층에 제조함으로써，한 층의 제조를 줄일 수 있고, 즉 한 차례의 포토리소그래피 공정(성막, 노광, 현상, 식각, 박리 등의 공정 포함)을 줄일 수 있으므로, 생산 원가를 대폭 절감하고, 생산 수율을 향상시킬 수 있다.
도 15를 참조하면，본 발명은 기판(20), 게이트(22), 게이트 절연층(24), 금속 신호선(26), 산화물 반도체층(28), 패시베이션층(32), 소스/드레인(34) 및 픽셀 전극(36)을 포함하는 박막 트랜지스터 기판을 더 제공한다.
상기 기판(20)은 투명 기판이며，유리 기판 또는 플라스틱 기판인 것이 바람직하고，본 실시예에서，기판(20)은 유리 기판이다.
상기 게이트(22)는 상기 기판(20) 위에 위치한다. 기판(20) 위에 상기 게이트(22)를 형성하는 방법은 먼저 기판(20)에 제1금속층을 증착시키고, 마스크 또는 하프톤 마스크를 통해 제1금속층을 노광, 현상, 식각하여 소정 구조의 게이트(22)를 형성하는 것이다. 상기 제1금속층은 일반적으로 알루미늄층, 구리층, 몰리브덴층 중의 하나 또는 이들의 조합이다.
상기 게이트 절연층(24)은 상기 기판(20) 및 상기 게이트(22) 위에 위치한다. 상기 게이트 절연층(24)은 일반적으로 실리콘 산화물, 실리콘 질화물 중의 하나 또는 이들의 조합을 포함한다.
상기 금속 신호선(26)은 상기 게이트 절연층(24) 위에 위치한다. 상기 금속 신호선(26)의 제조 방법은, 먼저 게이트 절연층(24)에 제2금속층을 증착시키고, 마스크 또는 하프톤 마스크를 통해 제2금속층을 노광, 현상, 식각하여 소정 구조의 금속 신호선(26)을 형성하는 것이다. 상기 제2금속층은 일반적으로 알루미늄층, 구리층, 몰리브덴층 중의 하나 또는 이들의 조합이다.
상기 산화물 반도체층(28)을 형성하기 전에 상기 금속 신호선(26)을 제조함으로써，상기 금속 신호선(26)의 식각 공정으로 인해 산화물 반도체층(28)이 손상되는 것을 방지하며，박막 트랜지스터 기판의 안전성과 균일성을 향상시키고, 생산 수율을 높이며, 산화물 반도체 박막 트랜지스터 기판의 대량 생산 가능성을 증가시킬 수 있다.
상기 산화물 반도체층(28)은 상기 게이트 절연층(24) 위에 위치하며, 상기 금속 신호선(26)의 일측에 위치한다. 상기 산화물 반도체층(28)은 인듐 갈륨 아연 산화물(IGZO) 반도체층이며, 상기 산화물 반도체층(28)과 상기 금속 신호선(26)은 수평 방향으로 서로 겹치지 않는 것이 바람직하다.
상기 패시베이션층(32)은 상기 게이트 절연층(24), 금속 신호선(26) 및 산화물 반도체층(28) 위에 위치한다.
상기 소스/드레인(34)은 상기 금속 신호선(26), 산화물 반도체층(28), 패시베이션층(32) 위에 위치하며, 상기 소스/드레인(34)은 상기 금속 신호선(26)과 전기적으로 연결된다.
상기 픽셀 전극(36)은 상기 패시베이션층(32) 위에 형성되고, 상기 소스/드레인(34)과 직접 연결되며，상기 소스/드레인(34)과 같은 층에 위치하고, 상기 소스/드레인(34)과 픽셀 전극(36)은 동시에 형성된다.
상기 상기 소스/드레인(34)과 픽셀 전극(36)은 모두 투명 전도성 산화물(TCO)로 형성된다. 본 실시예에서, 상기 투명 전도성 산화물(TCO)은 산화 인듐 주석일 수 있다.
본 발명의 박막 트랜지스터 기판의 또 다른 실시예의 구조도인 도 16을 참조하면，본 실시예에서，상기 박막 트랜지스터 기판은 식각 정지층(30)을 더 포함하며，상기 식각 정지층(30)은 상기 산화물 반도체층(28) 위에 위치한다. 상기 식각 정지층(30)은 백 채널 에치측의 산화물 반도체층(28)을 보호하여，상기 소스/드레인(34)의 식각 등의 공정에서 손상되는 것을 방지하기 위한 것이다.
상기 패시베이션층(32)은 상기 식각 정지층(30)의 양측에 위치한다. 상기 패시베이션층(32)과 상기 식각 정지층(30)은 같은 층에 위치하며, 또한 동시에 제조된다. 상기 패시베이션층(32)과 상기 식각 정지층(30)은 동일한 소재로 제조될 수도 있고 다른 소재로 제조될 수도 있다. 본 실시예에서，상기 패시베이션층(32)과 상기 식각 정지층(30)은 동일한 소재로 제조된다.
본 실시예에서，상기 식각 정지층(30)과 패시베이션층(32)을 같은 층에 제조함으로써，한 층의 제조를 줄일 수 있고, 즉 한 차례의 포토리소그래피 공정(성막, 노광, 현상, 식각, 박리 등의 공정 포함)을 줄일 수 있으므로, 생산 원가를 대폭 절감하고, 생산 수율을 향상시킬 수 있다.
결론적으로, 본 발명의 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판은，산화물 반도체층을 금속 신호선 후에 형성하고，또한 소스/드레인을 형성하기 전에 식각 정지층을 제조하며，투명 전도성 산화물(TCO)을 사용하여 종래의 소스/드레인 제조 소재를 대체함으로서, 금속 신호선과 소스/드레인의 식각 공정으로 인해 산화물 반도체층이 손상되는 것을 효과적으로 방지하며，박막 트랜지스터 기판의 안전성과 균일성을 향상시키고, 생산 수율을 높이며, 산화물 반도체 박막 트랜지스터 기판의 대량 생산 가능성을 증가시키고, 또한, 상기 식각 정지층과 패시베이션층을 같은 층에 제조하고，소스 드레인 전극과 픽셀 전극을 같은 층에 제조하여，한 층의 제조를 줄일 수 있고, 한 차례의 포토리소그래피 공정(성막, 노광, 현상, 식각, 박리 등의 공정 포함)을 줄일 수 있으며, 이로써 생산 원가를 대폭 절감하고, 생산 수율을 향상시킬 수 있다.
이상으로, 본 분야의 보통 기술자라면 본 발명의 기술방안과 기술 구상에 따라 각종 상응하는 변경과 변형을 실시할 수 있으며, 이러한 변경과 변형은 모두 본 발명의 청구항의 보호범위에 속하여야 한다.

Claims (14)

  1. 단계 1: 기판을 제공하는 단계;
    단계 2: 기판 위에 소정 구조의 게이트를 형성하는 단계;
    단계 3: 게이트와 기판 위에 게이트 절연층을 형성하는 단계;
    단계 4: 게이트 절연층 위에 소정 구조의 금속 신호선을 형성하는 단계;
    단계 5: 게이트 절연층 위에 소정 구조의 산화물 반도체층을 형성하는 단계;
    단계 6: 게이트 절연층, 금속 신호선, 산화물 반도체층 위에 소정 구조의 패시베이션층을 형성하는 단계;
    단계 7: 상기 금속 신호선, 산화물 반도체층, 패시베이션층 위에 소정 구조의 소스/드레인을 형성함으로써, 박막 트랜지스터 기판을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에 있어서，
    상기 기판은 유리 기판이며;
    상기 산화물 반도체층은 인듐 갈륨 아연 산화물, 인듐 갈륨 산화물, 산화 아연, 산화 알루미늄 또는 산화 주석으로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에 있어서，
    상기 단계 6에서，패시베이션층을 형성하는 동시에 소정 구조의 식각 정지층을 더 형성하며, 상기 식각 정지층은 상기 산화물 반도체층 위에 위치하고, 상기 패시베이션층은 상기 식각 정지층 양측에 위치하며, 상기 패시베이션층과 상기 식각 정지층은 동일한 소재 또는 다른 소재로 제조되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 단계 7에서, 소스/드레인을 형성하는 동시에 픽셀 전극을 더 형성하며， 상기 소스/드레인은 서로 이격된 두 개의 전극 유닛을 구비하고, 상기 픽셀 전극은 패시베이션층 위에 형성되고, 소스/드레인의 두 개의 전극 유닛 중의 하나와 전기적으로 연결되며，상기 소스/드레인과 픽셀 전극은 모두 투명 전도성 산화물로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 투명 전도성 산화물은 산화 인듐 주석인 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  6. 단계 1: 기판을 제공하는 단계;
    단계 2: 기판 위에 소정 구조의 게이트를 형성하는 단계;
    단계 3: 게이트와 기판 위에 게이트 절연층을 형성하는 단계;
    단계 4: 게이트 절연층 위에 소정 구조의 금속 신호선을 형성하는 단계;
    단계 5: 게이트 절연층 위에 소정 구조의 산화물 반도체층을 형성하는 단계;
    단계 6: 게이트 절연층, 금속 신호선, 산화물 반도체층 위에 소정 구조의 패시베이션층을 형성하는 단계;
    단계 7: 상기 금속 신호선, 산화물 반도체층, 패시베이션층 위에 소정 구조의 소스/드레인을 형성함으로써, 박막 트랜지스터 기판을 형성하는 단계; 를 포함하며,
    상기 단계 6에서, 패시베이션층을 형성하는 동시에，소정 구조의 식각 정지층을 더 형성하며，상기 식각 정지층은 상기 산화물 반도체층 위에 위치하고, 상기 패시베이션층은 상기 식각 정지층 양측에 위치하며, 상기 패시베이션층과 상기 식각 정지층은 동일한 소재 또는 다른 소재로 제조되고;
    상기 기판은 유리 기판이며;
    상기 산화물 반도체층은 인듐 갈륨 아연 산화물, 인듐 갈륨 산화물, 산화 아연, 산화 알루미늄 또는 산화 주석으로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 단계 7에서, 소스/드레인을 형성하는 동시에 픽셀 전극을 더 형성하며， 상기 소스/드레인은 서로 이격된 두 개의 전극 유닛을 구비하고, 상기 픽셀 전극은 패시베이션층 위에 형성되고, 소스/드레인의 두 개의 전극유닛 중 하나와 전기적으로 연결되며，상기 소스/드레인과 픽셀 전극은 모두 투명 전도성 산화물로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 투명 전도성 산화물은 산화 인듐 주석인 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020167008559A 2013-11-12 2013-11-18 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 Expired - Fee Related KR101831080B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310562123.XA CN103560112B (zh) 2013-11-12 2013-11-12 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
CN201310562123.X 2013-11-12
PCT/CN2013/087357 WO2015070463A1 (zh) 2013-11-12 2013-11-18 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板

Publications (2)

Publication Number Publication Date
KR20160052624A KR20160052624A (ko) 2016-05-12
KR101831080B1 true KR101831080B1 (ko) 2018-02-21

Family

ID=50014325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167008559A Expired - Fee Related KR101831080B1 (ko) 2013-11-12 2013-11-18 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판

Country Status (5)

Country Link
JP (1) JP6261732B2 (ko)
KR (1) KR101831080B1 (ko)
CN (1) CN103560112B (ko)
GB (1) GB2529987B (ko)
WO (1) WO2015070463A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241298B (zh) * 2014-09-02 2017-11-10 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN107636841B (zh) * 2015-06-05 2020-10-09 夏普株式会社 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN113678261B (zh) * 2019-04-09 2025-02-07 三菱电机株式会社 半导体装置及半导体模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法
JP2013051421A (ja) 2009-12-09 2013-03-14 Sharp Corp 半導体装置
JP5688909B2 (ja) 2009-02-27 2015-03-25 北京京東方光電科技有限公司 Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540279A (ja) * 1991-05-24 1993-02-19 Sanyo Electric Co Ltd 液晶表示装置
JPH0728077A (ja) * 1993-07-15 1995-01-31 Matsushita Electric Ind Co Ltd 表示素子およびその製造方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20070109612A (ko) * 2006-05-12 2007-11-15 엘지.필립스 엘시디 주식회사 폴리실리콘 ｔｆｔ 어레이 기판의 제조방법
JP5139503B2 (ja) * 2010-11-18 2013-02-06 株式会社ジャパンディスプレイイースト 液晶表示装置およびその製造方法
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法
CN202373580U (zh) * 2011-09-27 2012-08-08 北京京东方光电科技有限公司 薄膜晶体管阵列基板及液晶显示器
CN102645808A (zh) * 2012-04-20 2012-08-22 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5688909B2 (ja) 2009-02-27 2015-03-25 北京京東方光電科技有限公司 Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
JP2013051421A (ja) 2009-12-09 2013-03-14 Sharp Corp 半導体装置
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
JP2017500727A (ja) 2017-01-05
JP6261732B2 (ja) 2018-01-17
KR20160052624A (ko) 2016-05-12
GB201600114D0 (en) 2016-02-17
WO2015070463A1 (zh) 2015-05-21
GB2529987B (en) 2020-08-19
CN103560112B (zh) 2015-11-18
CN103560112A (zh) 2014-02-05
GB2529987A (en) 2016-03-09

Similar Documents

Publication Publication Date Title
US9608127B2 (en) Amorphous oxide thin film transistor, method for manufacturing the same, and display panel
CN104362125B (zh) 阵列基板及其制作方法、显示装置
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
CN103730414B (zh) 薄膜晶体管基板的制造方法
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
WO2018176784A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103811503A (zh) 阵列基板及制备方法、显示面板
US10784287B2 (en) TFT substrate and manufacturing method thereof
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN104241299B (zh) 氧化物半导体tft基板的制作方法及结构
CN104022079A (zh) 薄膜晶体管基板的制造方法
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
WO2016026177A1 (zh) Tft基板的制作方法及其结构
CN108922892B (zh) 阵列基板及其制作方法、显示面板
CN103700705B (zh) 一种igzo电晶体制造方法
WO2020019606A1 (zh) Tft阵列基板及其制作方法
CN104157701B (zh) 氧化物半导体tft基板的制作方法及结构
US9082664B2 (en) Method for manufacturing thin-film transistor substrate and thin-film transistor substrate manufactured with same
US9040368B1 (en) Thin film transistor and method of making the same
CN104518033A (zh) 薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20160331

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170720

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180116

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210205

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231124