CN103973103B - 电压转换电路 - Google Patents

Abstract

本发明为一种电压转换电路。电压转换电路包含：一驱动输入节点；一驱动输出节点；一驱动反向器，输入端用于接收一驱动输入信号，输出端输出与该驱动输入信号反向的一驱动反向信号；以及，一第一开关，根据该驱动反向信号而决定导通状态，当该驱动反向信号为低电平时，该第一开关导通并输出该接地电压于该驱动输出节点；以及，当该驱动反向信号为高电平时，该第一开关呈现断路状态并产生一转换电压于该驱动输出节点。

Description

电压转换电路

技术领域

本发明是有关于一种电压转换电路，且特别是有关于一种通过晶体管串迭方式实现的电压转换电路。

背景技术

升压转换器(Boost Converter)的功能是将供应电压提升(boost up)成为较高的转换电压。例如：利用1.8V的供应电压产生3.6V的转换电压。

已知技术搭配系统单芯片(system on chip，简称为SoC)通过升压转换器，将转换电压Vout提供给负载电路时，经常使用外接于印刷电路板(Printed Circuit Board，简称为PCB)的NMOS晶体管。

请参照图1，其是已知技术于系统单芯片外部，提供电压转换电路的示意图。此图式以Vdd代表供应电压，且电压转换电路(升压电路)通过驱动输出节点Sout而输出电压电平为2*Vdd的转换电压。

此处选用的NMOS晶体管，其所能承受的耐压，将连带影响所输出的转换电压的最高电压。

在此图式中，除了系统单芯片1以外的电路，都与系统单芯片一同设置于印刷电路板上。其中，电感(inductor)的一端电连接于供应电压Vdd，另一端则与NMOS晶体管N1的漏极、肖特基二极管(Schottky Diode)的输入端共同电连接于驱动输出节点Sout。肖特基二极管D的输出端电连接于电容C。其中，电容C用于代表外部的负载电容，节点Vc可以电连接至外部的负载。

由图1可以看出，此处的NMOS晶体管将额外占用印刷电路板的空间。

请参见图2，其是已知技术于系统单芯片内部，提供电压转换电路的示意图。为了节省所占用的印刷电路板的空间，此种做法将NMOS晶体管设置于系统单芯片2内。

在设计升压电路时，无论是否将NMOS晶体管设置于系统单芯片2内，NMOS晶体管N2的漏极与源极之间都必须能够承受2*Vdd的跨压。因此，此种做法需要使用高压制程实现可以2*Vdd跨压的NMOS晶体管N2。

随着半导体制程的发展，半导体元件的尺寸越来越小。连带地，半导体元件所能承受的耐压也越来越低。由于系统单芯片2内部的其它电路并不需要使用高电压，如果为了仅占整体功能一小部分的升压转换器而须额外使用高电压的制程，对于系统单芯片而言，此种设计将衍生制造时的困难度，且额外增加高电压制程会增加成本。

根据前述说明可以得知，如何将NMOS晶体管集成于系统单芯片内，并能兼顾于低压制程的制造与生产，仍是设计升压转换器时的两难。

发明内容

本发明的一方面为一种电压转换电路，包含：一驱动输入节点；一驱动输出节点；一驱动反向器，电连接于该驱动输入节点、一供应电压与一接地电压间，其输入端用于接收一驱动输入信号，输出端输出与该驱动输入信号反向的一驱动反向信号；以及，一第一开关，电连接于该驱动输出节点与该供应电压，并通过一控制节点而电连接于该驱动反向器，该第一开关是根据该驱动反向信号而决定导通状态，当该驱动反向信号为低电平时，该第一开关导通并输出该接地电压于该驱动输出节点；以及，当该驱动反向信号为高电平时，该第一开关呈现断路状态并产生一转换电压于该驱动输出节点。

为了对本发明的上述及其它方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下。

附图说明

图1，其是已知技术于系统单芯片外部，提供电压转换电路的示意图。

图2，其是已知技术于系统单芯片内部，提供电压转换电路的示意图。

图3，其是本发明于系统单芯片内部，提供电压转换电路的示意图。

图4，其是本发明的电压转换电路搭配输出级时，输出级的电容电压变化的波形图。

图5，其是本发明利用串迭的晶体管，实现电压转换电路的示意图。

图6A，其是本发明的电压转换电路，在输入信号为高电平时，内部晶体管的导通/关闭状态的示意图。

图6B，其是图6A中，本发明的电压转换电路内部晶体管的各电极导电压的列表。

图7A，其是本发明的电压转换电路，在输入信号为低电平时，内部晶体管的导通/关闭状态的示意图。

图7B，其是图7A中，本发明的电压转换电路内部晶体管的各电极导电压的列表。

图8，其是本发明的电压转换电路，因应脉冲调制信号的电平改变，内部各节点电压变化波型的示意图。

[主要元件标号说明]

系统单芯片 1、2、3、 驱动级 301

缓冲级 303 电压转换电路 30

具体实施方式

为了改善已知技术的缺失，本发明提出利用低耐压的晶体管，以迭加(cascode)的方式实现电压转换电路。根据本发明构想的实施例，此种电压转换电路能够输出电平达2*Vdd的转换电压。

请参见图3，其是本发明于系统单芯片内部，提供电压转换电路的示意图。

在此图式中，由电感L、二极管D、电容C组成的输出级外接于系统单芯片3。

另一方面，电压转换电路30集成于系统单芯片3内，且电压转换电路30包含由驱动反向器INV_drv与第一开关M1组成的驱动级301。其中，驱动反向器INV_drv电连接于驱动输入节点Sdrv_in、供应电压Vdd与接地电压Gnd间；第一开关M1则电连接于驱动输出节点Sout、供应电压Vdd。此外，驱动反向器INV_drv与第一开关M1通过控制节点Sctrl而电连接。

假设第一开关M1为NMOS晶体管，则将其栅极电连结于供应电压Vdd、源极电连接于控制节点Sctrl、漏极电连接于驱动输出节点Sout。

同时，假设二极管D的导通电压为0.45V。

当驱动输入信号为低电平时(例如：Vdrv_in＝接地电压Gnd＝0V)，驱动反向器INV_drv将连带输出高电平(例如：Vctrl＝供应电压Vdd)于控制节点Sctrl。

此时，第一开关M1因为栅极与源极之间的压差为Vdd-Vdd＝0V的缘故而关闭。

当第一开关M1体关闭时，供应电压Vdd仍通过电感L而产生导通电流至驱动输出节点。此时，电容C将因而开始进行充电。此时驱动输出节点的电压约为2*Vdd，而电容电压Vc约等于2*Vdd-0.45。

当驱动输入信号为高电平时(例如：Vdrv_in＝供应电压Vdd)，驱动反向器INV_drv将连带输出低电平(例如：Vctrl＝接地电压Gnd＝0V)于控制节点Sctrl。

此时，第一开关M1因为栅极与源极之间的压差为Vdd-0＝Vdd的缘故而导通。通过第一开关M1的导通，此时供应电压Vdd将通过电感L而产生导通电流，这个导通电流经由第一开关M1与驱动反向器INV_drv而流至接地电压。因此，此时驱动输出节点的电压为0V。

在此同时，电容C会因为驱动输出节点Sout的电压较低的缘故而进行放电。因此，电容电压Vc将由2*Vdd-0.45再略为下降。

图4，其是本发明的电压转换电路搭配输出级时，输出级的电容电压变化的波形图。图式中的线段L1代表电容电压Vc在系统单芯片3刚开机还未进入稳定状态时的电压变化；线段L2则代表电容电压Vc在系统单芯片3进入稳定状态时的电压变化。

假设元件的耐压Vdd为4.2V，由此图式可以看出，电容电压Vc在系统单芯片3还未进入稳定状态时，其电压将由0V逐渐增加至大约8V。

进一步由将线段L2的部分区段放大后，可以看出电容电压Vc会在8.02V与8.04V之间变化。

其中，电容C会在驱动输入信号为低电平时充电(L2a)，此时的电容电压Vc将由8.02V逐步上升至8.04V。另一方面，电容C会在驱动输入信号为高电平时放电(L2b)。此时的电容电压Vc将由8.04V逐步下降至8.02V。

请参见图5，其是本发明利用串迭的晶体管，实现电压转换电路的示意图。此图式说明驱动反向器包含：第二开关M2与第三开关M3。

第二开关M2电连接于驱动输入节点Sdrv_in、供应电压Vdd与第一开关M1。第二开关M2会在驱动输入信号为低电平时导通，进而提供供应电压Vdd予控制节点Sctrl。第三开关M3电连接于驱动输入节点、接地电压与第一开关M1。第三开关M3会在驱动输入信号为高电平时导通，进而提供接地电压Gnd予控制节点Sctrl。

由此图式可以看出，第二开关M2可为PMOS晶体管、第三开关M3可为NMOS晶体管。其中，第二开关M2的栅极电连接于驱动输入节点Sdrv_in、源极电连接于供应电压Vdd、漏极电连接于控制节点Sctrl。第三开关M3的

栅极电连接于驱动输入节点Sdrv_in、源极电连接于接地电压Gnd、漏极电连接于控制节点Sctrl。

此外，第二开关M2的本体电连接于源极、第三开关M3的本体电连接于源极。

请参见图6A，其是本发明的电压转换电路，在输入信号为高电平时，内部晶体管的导通状态的示意图。

在本发明的电压转换电路与输入信号之间，还可进一步提供包含第一缓冲反向器Inv1与第二缓冲反向器Inv2的缓冲级303。第一缓冲反向器Inv1与第二缓冲反向器Inv2均电连接于供应电压Vdd与接地电压Gnd之间。

第一缓冲反向器Inv1的输入端电连接于输入信号Vin，且第一缓冲反向器Inv1用于输出与输入信号Vin反向的反向输入信号Vin1。

第二缓冲反向器的输入端电连接于第一缓冲反向器的输出端，且第二缓冲反向器的输出端电连接于驱动输入节点Sdrv_in。第二缓冲反向器用于收反向输入信号Vin1，并于驱动输入节点Srv_in输出驱动输入信号Vdrv_in。因为经过二度的反向，驱动输入信号Vdrv_in的相位会与输入信号Vin一致。

其中，第二缓冲反向器包含第四开关M4与第五开关M5。第四开关M4电连接于第一缓冲反向器Inv1的输出端点、供应电压Vdd与驱动输入节点Sdrv_in。第四开关M4在反向输入信号Vin1为低电平时导通，进而输出供应电压Vdd于驱动输入节点Sdrv_in。第五开关M5电连接于第一缓冲反向器Inv1的输出端点、接地电压Gnd与驱动输入节点Sdrv_in。第五开关M5在反向输入信号Vin1为高电平时导通，进而输出接地电压Gnd＝0V于驱动输入节点Sdrv_in。

如图所示，第四开关M4可假设为PMOS晶体管，其栅极电连接于第一缓冲反向器Inv1的输出端点、源极电连接于供应电压Vdd、漏极电连接于驱动输入节点Sdrv_in。同理，第五开关M5可假设为NMOS晶体管，其栅极电连接于第一缓冲反向器Inv1的输出端点、源极电连接于接地电压Gnd、漏极电连接于驱动输入节点Sdrv_in。此外，第四开关M4的本体电连接于源极、第五开关M5的本体电连接于源极。

首先假设输入信号Vin为高电平(Vdd)的情形：

当输入信号Vin为高电平时(Vin＝Vdd)，由第一缓冲反向器Inv1输出的反向输入信号Vin1为0V，而第二缓冲反向器则输出Vdd至驱动输入节点Sdrv_in。

如前所述，此时驱动反向器因为第二开关M2断路、第三开关M3呈现导通的缘故而输出0V。连带的，驱动反向器将输出0V至控制节点Sctrl。连带的，第一开关M1因为栅极电压为Vdd、源极电压为0V而导通。

请参见图6B，其是图6A中，本发明的电压转换电路内部晶体管的各电极导电压的列表。

此图式的第一列代表第二开关M2的各个电极之间的电压差；第二列代表第三开关M3的各个电极之间的电压差；以及，第三列代表第一开关M1的各个电极之间的电压差。

其中，第二行代表个别的晶体管的栅极与源极之间的电位差；第三行代表个别的晶体管的栅极与漏极之间的电位差；第四行代表个别的晶体管的漏极与源极之间的电位差。此外，第五行代表个别的晶体管的栅极与本体(body)之间的电位差；第六行代表个别的晶体管的漏极与本体之间的电位差；以及，第七行代表个别的晶体管的本体与源极之间的电位差。

其中，代表第二开关M2的PMOS晶体管、代表第三开关M3的NMOS晶体管、代表第一开关M1的NMOS晶体管，其本体均与源极相连。

因此，图6B第七行的电压差均为0V。以及，这些晶体管的栅极与本体的电压差VGB，均相当于栅极与源极的电压差VGS(VGB＝VGS)，即第二行与第五行所示的电压差相等。再者，这些晶体管的漏极与源极的电压差VDS与漏极与本体的电压差VDB相等(VDS＝VDB)，即，第四行与第六行所示的电压差彼此相等。

承上，当输入信号Vin为高电平(Vdd)时，第二开关M2各个电极彼此间的电压差分别为：VGS＝VGB＝0V；VDS＝VDB＝0V-Vdd＝-Vdd；VGD＝Vdd-0V＝Vdd；以及，VBS＝0V。

当输入信号Vin为高电平(Vdd)时，第三开关M3各个电极彼此间的电压差分别为：VGS＝VGB＝Vdd-0V＝Vdd；VDS＝VDB＝0V-0V＝0V；VGD＝Vdd-0V＝Vdd；以及，VBS＝0V。

当输入信号Vin为高电平(Vdd)时，第一开关M1各个电极彼此间的电压差分别为：VGS＝VGB＝Vdd-0V＝Vdd；VDS＝VDB＝0-0V＝0V；VGD＝Vdd-0V＝Vdd；以及，VBS＝0V。

请参见图7A，其是本发明的电压转换电路，在输入信号为低电平时，内部晶体管的导通/关闭状态的示意图。

接着，说明输入信号Vin为低电平的情形：

当输入信号Vin为低电平0V时，首先通过第一缓冲反向器而输出Vdd，经由第二缓冲反向器Inv2后输出0V。

如前所述，此时驱动反向器将输出Vdd，其中第二开关M2呈现导通、第三开关M3呈现断路。因此，驱动反向器将输出Vdd至M1的源极。连带的，第一开关M1因为栅极电压为Vdd、源极电压为Vdd，因而呈现断路状态。

此时，第一开关M1的漏极与Vout的电压为2*Vdd，而电容电压Vc的电压大约为2*Vdd-0.45V。

请参见图7B，其是图7A中，本发明的电压转换电路内部晶体管的各电极导电压的列表。此处的各行与各列所代表的意义均与图6B相似，因而不再赘述。

承上，当输入信号Vin为低电平(0V)时，第二开关M2各个电极彼此间的电压差分别为：VGS＝VGB＝0V-Vdd＝-Vdd；VDS＝VDB＝Vdd-Vdd＝0V；VGD＝0V-Vdd＝-Vdd；以及，VBS＝0V。

当输入信号Vin为低电平(0V)时，第三开关M3各个电极彼此间的电压差分别为：VGS＝VGB＝0V-0V＝0V；VDS＝VDB＝Vdd-0V＝Vdd；VGD＝0V-Vdd＝-Vdd；以及，VBS＝0V。

当输入信号Vin为低电平(0V)时，第一开关M1各个电极彼此间的电压差分别为：VGS＝VGB＝Vdd-Vdd＝0V；VDS＝VDB＝2*Vdd-Vdd＝Vdd；VGD＝Vdd-2*Vdd＝-Vdd；以及，VBS＝0V。

进一步检视当输入信号改变时，各个开关的各极之间的电压差具有以下关系：

根据图6B、7B的第四列可以看出，对第一开关M1来说，电极之间的压差可能为Vdd、-Vdd、0V。

根据图6B、7B的第二列可以看出，对第二开关M2而言，电极之间的压差可能为-Vdd、0V。

根据图6B、7B的第三列可以看出，对第三开关M3而言，电极之间的压差可能为-Vdd、Vdd、0V。

因此，电压转换电路中的各个晶体管，其不同电极之间的电压差都不会超过Vdd，因此本发明不需要使用耐高压的元件。

在一般的情况下，输入信号Vin会以脉冲调制信号(pulse width modulation，简称为PWM)方式存在。PWM信号具有高电平期间与低电平期间，假设高电平期间的电压为Vdd、低电平期间的电压为0V。关于PWM信号的产生方式与电压变化，并非本发明的核心技术特征，此处不予详述。

请参见图8，其是采用本发明的电压转换电路，因应脉冲调制信号的电平改变，仿真各节点电压变化的波型图。

此图式假设系统单芯片使用的电池来源为锂电池，其所提供的供应电压Vdd为4.2V。

输入信号Vin为高电平时，其电压为4.2V。此时的反向输入信号Vin1为0V、驱动输入信号Vdrv_in为4.2V、控制节点的电压Vctrl为0V。另一方面，驱动输出节点所输出的转换电压Vout为0V。

输入信号Vin为低电平时，其电压为0V。此时的反向输入信号Vin1为4.2V、驱动输入信号Vdrv_in为0V、控制节点的电压Vctrl为4.2V。另一方面，于驱动输出节点输出的转换电压Vout为8V。

换言之，本发明的电压转换电路，仅需利用一般的低压晶体管，便能在驱动输出节点产生介于0V～8.33V(相当于0V～2*Vdd)的转换电压Vout。

附带一提的是，这里的供应电压Vdd并不需要被限定。假设Vdd为1.8V时，可以输出3.6V；若Vdd为4.2V时，大约输出8.4V的输出电压；或者，供应电压Vdd可为其它数值。

本发明提供的电压转换电路主要通过驱动级提供电压转换功能。驱动级内部所包含的第二开关M2、第一开关M1、第三开关M3，其所需承受的最高电压均为Vdd。因此，本发明确实提供了兼容于一般低压制程的做法。是故，本发明确实能兼顾空间与生产成本的需求。

综上所述，虽然本发明已以诸项实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (13)

1.一种电压转换电路，包含：

一驱动输入节点；

一驱动输出节点；

一驱动反向器，电连接于该驱动输入节点、一供应电压与一接地电压间，其输入端用于接收一驱动输入信号，输出端输出与该驱动输入信号反向的一驱动反向信号；以及，

一第一开关，电连接于该驱动输出节点与该供应电压，并通过一控制节点而电连接于该驱动反向器，该第一开关是根据该驱动反向信号而决定导通状态，当该驱动反向信号为低电平时，该第一开关导通并输出该接地电压于该驱动输出节点；以及，当该驱动反向信号为高电平时，该第一开关呈现断路状态并产生一转换电压于该驱动输出节点，

其中该第一开关为NMOS晶体管，其栅极电连结于该供应电压、源极电连接于该控制节点、漏极电连接于该驱动输出节点。

2.根据权利要求1所述的电压转换电路，其中该转换电压为该供应电压的两倍。

3.根据权利要求1所述的电压转换电路，其中该驱动反向器包含：

一第二开关，电连接于该驱动输入节点、该供应电压与该第一开关，其于该驱动输入信号为低电平时导通，进而提供该供应电压予该控制节点；以及，

一第三开关，电连接于该驱动输入节点、该接地电压与该第一开关，其于该驱动输入信号为高电平时导通，进而提供该接地电压予该控制节点。

4.根据权利要求3所述的电压转换电路，其中该第二开关为PMOS晶体管，栅极电连接于该驱动输入节点、源极电连接于该供应电压、漏极电连接于该控制节点。

5.根据权利要求3所述的电压转换电路，其中该第三开关为NMOS晶体管，栅极电连接于该驱动输入节点、源极电连接于该接地电压、漏极电连接于该控制节点。

6.根据权利要求1所述的电压转换电路，其中还包含一缓冲级，包含：

一第一缓冲反向器，输入端电连接于一输入信号，其输出与该输入信号反向的一反向输入信号；以及，

一第二缓冲反向器，电连接于该第一缓冲反向器的输出端与该驱动输入节点，其接收该反向输入信号，并于该驱动输入节点输出该驱动输入信号。

7.根据权利要求6所述的电压转换电路，其中该驱动输入信号是与该输入信号同向、与该反向输入信号反向。

8.根据权利要求6所述的电压转换电路，其中该输入信号为一脉冲调制信号，其高电平等于该供应电压，且其低电平等于该接地电压。

9.根据权利要求6所述的电压转换电路，其中该第二缓冲反向器包含：

一第四开关，电连接于该第一缓冲反向器的输出端点、该供应电压与该驱动输入节点，其于该反向输入信号为低电平时导通，进而输出该供应电压于该驱动输入节点；以及，

一第五开关，电连接于该第一缓冲反向器的输出端点、该接地电压与该驱动输入节点，其于该反向输入信号为高电平时导通，进而输出该接地电压于该驱动输入节点。

10.根据权利要求9所述的电压转换电路，其中该第四开关为PMOS晶体管，其栅极电连接于该第一缓冲反向器的输出端点、源极电连接于该供应电压、漏极电连接于该驱动输入节点；以及，该第五开关为NMOS晶体管，其栅极电连接于该第一缓冲反向器的输出端点、源极电连接于该接地电压、漏极电连接于该驱动输入节点。

11.根据权利要求1所述的电压转换电路，其电连接于一输出级，而该输出级包含：

一电感，第一端电连接于该供应电压，第二端电连接于该驱动输出节点；

一二极管，输入端电连接于该驱动输出节点；以及，

一电容，电连接于该二极管的输出端以及该接地电压之间。

12.根据权利要求11所述的电压转换电路，其中该电压转换电路是集成于一系统单芯片内，该输出级是外接于该系统单芯片。

13.根据权利要求11所述的电压转换电路，其中该电容于该驱动输入信号为低电平时充电，并于该驱动输入信号为高电平时放电。