CN103972293A - 侧墙结构、侧墙结构的制备方法、cmos器件 - Google Patents
侧墙结构、侧墙结构的制备方法、cmos器件 Download PDFInfo
- Publication number
- CN103972293A CN103972293A CN201410217721.8A CN201410217721A CN103972293A CN 103972293 A CN103972293 A CN 103972293A CN 201410217721 A CN201410217721 A CN 201410217721A CN 103972293 A CN103972293 A CN 103972293A
- Authority
- CN
- China
- Prior art keywords
- sidewall
- oxide layer
- side wall
- layer
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 150000004767 nitrides Chemical class 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 13
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical group FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 15
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000005121 nitriding Methods 0.000 abstract 4
- 238000002360 preparation method Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0184—Manufacturing their gate sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出了一种侧墙结构及其制备方法，以及具有此侧墙结构的CMOS器件，通过改进现有的第二侧墙结构，将原有的ON结构的第二侧墙改为ONO结构的第二侧墙，使其中的氮化层的厚度减小；同时，在氮化层上再沉积一层氧化层，是为了确保原有的源/漏离子注入区域不变，从而形成堆叠的ONO结构；经热处理工艺后，由于减薄的氮化层对有源区的应力明显降低，从而减小了其对有源区造成的位错缺陷，减少了元件漏电现象，提高了器件的良率。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种减小VDD漏电效应的侧墙结构及其制备方法，以及包括有该侧墙结构的CMOS器件。
背景技术
在半导体制造工艺进入纳米级后，一般在CMOS器件中都采用侧墙结构，侧墙结构环绕栅极，可以保护多晶硅栅极、定义源漏离子注入区域、防止自对准硅化物造成桥接、以及防止在进行高强度和大剂量的源/漏区注入过于接近沟道而导致发生源/漏穿透(punch through)的问题。
现有的侧墙结构，通常包括第一侧墙和第二侧墙，第一侧墙和第二侧墙均采用绝缘介质材料来制备；其中，第一侧墙可以为氧化硅、氮化硅、氮氧化硅或其堆叠，比如氧化硅和氮化硅组成的复合层(ON)，第二侧墙一般采用氮化层，或氧化层和氮化层组成的复合层(ON)。如图1所示，为现有的一种侧墙结构示意图，其中，1’表示半导体器件衬底，a表示第一侧墙，b表示第二侧墙，2’表示第一侧墙的氧化硅层，3’表示第一侧墙的氮化硅层，4’表示第二侧墙的氧化层，5’表示第二侧墙的氮化层，6’表示栅极。通过调节第二侧墙的厚度，可以确定源/漏离子注入区域到栅极的距离，防止更大剂量的源/漏注入过于接近沟道而导致发生源/漏穿透的问题；并且，随着特征尺寸(CD)的减小，第二侧墙的作用越来越重要。
在形成侧墙结构之后，进行离子注入，然后会经过热激活、以及后续的一系列炉管工艺、CVD工艺等热处理工艺，这些热处理工艺所采用的温度较高，在ON结构的第二侧墙中，氮化层的厚度较大，在经过上述热处理工艺也即是经高温环境后，会对后续形成的有源区产生很大的应力，容易造成有源区的晶格位错缺陷，从而使元件漏电(VDD Leakage，这里，VDD指的是漏极的元件引脚)增大，严重影响芯片的质量。导致这一问题的原因如下：由于氮化层与氧化层的热膨胀系数不同，在热处理工艺中，氮化层固有的本征应力和热膨胀力无法在界面处得到调整，在热过程中，氮化层与氧化层截面处产生的应力会导致有源区出现位错缺陷，严重时甚至会造成晶圆翘曲或破碎。
发明内容
为了克服以上问题，本发明的目的在于：在确保源/漏区域不变的前提下，减小第二侧墙的氮化层经热处理工艺后对有源区产生的应力，从而降低VDDLeakage，提高器件良率。
为了实现上述目的，本发明的技术方案如下：
本发明提供了一种侧墙结构，包括第一侧墙和第二侧墙，其所述第二侧墙包括下氧化层-氮化层-上氧化层形成的ONO结构。
优选地，所述第二侧墙的下氧化层和氮化层的剖面为堆叠的L型，所述上氧化层位于所述氮化层的水平底部上。
优选地，所述第一侧墙为氧化层-氮化层形成的ON结构。
本发明还提供了一种侧墙结构的制备方法，其包括：
步骤S01：提供一个半导体器件衬底，在所述衬底上形成栅极和第一侧墙；
步骤S02：对所述衬底进行预清洗；
步骤S03：在所述衬底上依次沉积下氧化层-氮化层-上氧化层，形成三层膜结构；其中，所述三层膜结构包覆住所述栅极顶部、所述第一侧墙的顶部和侧壁、以及所述衬底表面；
步骤S04：经刻蚀工艺，刻蚀掉位于所述衬底表面的、以及位于所述栅极顶部和所述第一侧墙顶部的所述三层膜结构，保留所述第一侧墙的侧壁表面的所述三层膜结构，从而形成ONO结构的第二侧墙.
优选地，所述步骤S04中，所述第二侧墙的下氧化层和氮化层的剖面为堆叠的L型，所述上氧化层位于所述氮化层的水平底部上。
优选地，采用化学气相沉积法或炉管工艺来沉积所述下氧化层或上氧化层。
优选地，采用炉管工艺来沉积所述氮化层。
优选地，所述步骤S04中，采用高选择比的各向异性干法刻蚀工艺进行刻蚀。
进一步地，所述各向异性干法刻蚀工艺中，刻蚀所述下氧化层或所述上氧化层所采用的气体为氟碳化合物气体。
进一步地，所述各向异性干法刻蚀工艺中，刻蚀所述氮化层所采用的气体包括氟系气体、与O2和N2的混合气体。
进一步地，所述氟系气体包括CF4、SiF4、NF3、C2F6或CHF3中的一种或多种。
优选地，所述预清洗采用的清洗液包含NH4OH、H2O2和H2O，其中，NH4OH:H2O2:H2O的浓度比为1:1.5:50。
本发明又提供了一种CMOS器件，其包括上述的侧墙结构。
本发明的侧墙结构及其制备方法，改进了现有的第二侧墙结构，将原有的ON结构的第二侧墙改为ONO结构的第二侧墙，使其中的氮化层的厚度减小；同时，在氮化层上再沉积一层氧化层，是为了确保原有的源/漏离子注入区域不变，从而形成堆叠的ONO结构；经热处理工艺后，由于减薄的氮化层对有源区的应力明显降低，从而减小了其对有源区造成的位错缺陷，降低了VDDLeakage，提高了CMOS器件的良率。
附图说明
图1为现有的一种侧墙结构示意图
图2为本发明的实施例一的侧墙结构示意图
图3为本发明的实施例二的侧墙结构的制备方法的流程示意图
图4-7为本发明的实施例二的侧墙结构的制备方法的各个步骤所形成的结构示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下将结合具体实施例和附图2-7对本发明的侧墙结构及其制备方法作进一步详细说明。
如前所述，在现有的侧墙结构中，具有ON结构的第二侧墙中，由于氮化层的厚度较大，氮化层与氧化层的热膨胀系数相差很大，在经热处理工艺后，氮化层与有源区的界面处会产生很大的应力，造成有源区的晶格位错缺陷，从而造成元件发生漏电问题；本发明改进了现有的ON结构的第二侧墙，为了减小界面处的应力，将氮化层的厚度减薄；又为了确保源/漏离子注入区域不变，即使为了确保现有的第二侧墙的厚度，则在减薄的氮化层上再沉积一层氧化层，从而形成了ONO结构的第二侧墙。
实施例一
以下结合附图2对本发明的侧墙结构作详细说明。图2为本发明的实施例一的侧墙结构示意图。
请参阅图2，本发明的侧墙结构包括第一侧墙和第二侧墙。
第一侧墙I，位于栅极7侧壁上，第一侧墙I的材料可以为氮化硅、氧化硅、氮氧化硅或其堆叠结构，在本实施例中，第一侧墙I为堆叠的ON结构，具有氧化层2和氮化层3；在第一侧墙I中的氧化层2不仅要作为其氮化层3与半导体衬底、栅极之间的缓冲层，减小氮化层3对半导体衬底和栅极的应力；还可以作为氮化层3刻蚀时候的停止层，从而确保在刻蚀第一侧墙的时候，不会损伤到半导体器件衬底中对应于后续形成有源区的区域。并且，保留一定厚度的氧化层2残留，可以起到控制浅掺杂漏(LDD)离子注入深度从而起到保护有源区的作用。
第二侧墙II，位于第一侧墙I的侧壁上，其包括下氧化层4-氮化层5-上氧化层6形成的ONO结构；在本实施例中，第二侧墙II的下氧化层4和氮化层5的剖面为堆叠的L型，上氧化层6位于氮化层5的水平底部上。在第二侧墙II中的下氧化层4不仅要作为其氮化层5与半导体衬底1、栅极7之间的缓冲层，减小氮化层5对半导体衬底1和栅极7的应力；还可以作为氮化层5刻蚀时候的停止层，从而确保在刻蚀第二侧墙II的时候，不会损伤到半导体器件衬底1中对应于后续形成有源区的区域。并且，保留一定厚度的下氧化层4残留，可以起到控制源/漏区域离子注入深度并起到保护有源区的作用。
第一侧墙I和第二侧墙II的厚度可以根据实际工艺要求设定。如果侧墙的厚度过于大，会增加侧墙的沉积时间和刻蚀时间，从而增加成本。并且，侧墙结构的厚度会影响到CD，进一步影响到器件的响应速度；源/漏离子注入区域与栅极之间的距离d，与沟道长度或栅极关键尺寸有关，因此，第一侧墙I和第二侧墙II的厚度可以根据不同的技术节点来调整。
氮化层5具有较高的密度和强度，可以有效组织水气和钠离子的扩散，是一种理想的栅极侧墙间隔保护材料。本实施例中，氮化层5的成分可以为氮化硅，上氧化层6、下氧化层4的成分可以为氧化硅。
本发明为了减小经热处理工艺后氮化层5对有源区的应力，则将原有的氮化层的厚度减小，从而减小对有源区造成的位错缺陷，提高器件良率。然而需要特别注意的是，第二侧墙II中的氮化层5用来阻挡源/漏区域(IMP)离子注入时离子注入到沟道中而对器件的性能造成影响，因此，该氮化层5的厚度与离子注入的能量有关，应当在保证离子不被注入到沟道中的前提下，尽可能使氮化层55的厚度越小越好，这样，在经热处理工艺后，氮化层5对有源区的应力也随之减小。氮化层5的厚度可以根据源/漏区域离子注入的能量来调节，例如，可以为150-200A。
本发明中，还对第二侧墙II的下氧化层4具有一定的要求。在实际刻蚀第二侧墙II的时候，不可避免会对上氧化层6和氮化层5造成过刻蚀，也即是在对上氧化层6和氮化层5刻蚀完成后，会刻蚀到一些下氧化层4，下氧化层4可以保护其下方的有源区不被刻蚀到而产生损伤。下氧化层4的厚度可以根据实际工艺要求来设定，在本实施例中，可以为40-60A，较佳地，可以为50A。
在确定了下氧化层4和氮化层5的厚度后，上氧化层6的厚度最终决定了整个第二侧墙II的厚度，从而确定了第二侧墙II的CD大小，并定义出源/漏离子注入区域的范围。上氧化层6的厚度可以根据实际工艺要求的第二侧墙II的CD大小进行调整，例如可以为100-250A。
实施例二
以下结合附图3-7，对本发明的侧墙结构的制备方法作进一步说明，其中，图3为本发明的实施例二的侧墙结构的制备方法的流程示意图，图4-7为本发明的实施例二的侧墙结构的制备方法的各个步骤所形成的结构示意图。
本发明的一种侧墙结构的制备方法，其包括以下步骤：
步骤S01：请参阅图4，提供一个半导体器件衬底1，在衬底1上形成栅极7和第一侧墙I；
具体的，半导体器件衬底1可以为单晶硅衬底，在半导体器件衬底1中形成栅极7和第一侧墙I之前，还可以包括形成浅沟槽隔离结构、垫氧层、栅氧层等，此工艺过程为现有工艺，本领域普通技术人员可以知晓其具体工艺过程，本发明在此不再赘述。
本实施例中，所形成的第一侧墙I的结构可以为上述实施例一中的第一侧墙的结构，其包括氧化层2和氮化层3。
步骤S02：请参阅图5，对衬底1进行预清洗；
具体的，这里进行预清洗的目的是：保证衬底1表面的清洁，去除颗粒和有机物等玷污。本实施例中，采用的预清洗方法可以为现有的前道制程中的清洗方法，例如，采用的清洗液用于清洗光刻胶残留、聚合物残留、颗粒等残留，在业界被称为SC1溶液(1号标准清洗液)，其包含有NH4OH、H2O2、和H2O，其中，NH4OH:H2O2:H2O的浓度比为1:1.5:50。清洗温度可以在75-85℃范围内。
步骤S03：请参阅图6，在衬底1上依次沉积下氧化层4-氮化层5-上氧化层6，形成三层膜结构；其中，三层膜结构包覆住栅极7顶部、第一侧墙I的顶部和侧壁、以及衬底1表面；
具体的，本实施例中，下氧化层4的沉积方法可以采用化学气相沉积法或炉管工艺，同样的，上氧化层6的沉积方法也可以采用化学气相沉积法或炉管工艺，氮化层5的沉积方法可以采用炉管工艺，其具体的工艺参数可以根据实际工艺要求来设定，本发明对此不作限制。
步骤S04：请参阅图7，经刻蚀工艺，刻蚀掉位于衬底1表面上的、以及位于栅极7顶部和第一侧墙I顶部的三层膜结构，保留第一侧墙I的侧壁表面的三层膜结构，从而形成ONO结构的第二侧墙II。
具体的，本实施例中，上、下氧化层4和6的成分可以为氧化硅，氮化层5的成分可以为氮化硅；本实施例中，可以采用高选择比的各向异性干法刻蚀工艺进行刻蚀。刻蚀下氧化层4或上氧化层6所采用的气体可以为氟碳化合物气体，比如CF4，C3F8，C4F8。可以采用包括氟系气体、与O2和惰性气体的混合气体来刻蚀氮化层，例如，本实施例中，刻蚀氮化硅层5采用CF4、SiF4、NF3、C2F6或CHF3中的一种或多种、再加上O2和N2的混合气体作为刻蚀气体。当然，在本发明中，还可以采用氟系气体、与O2和其它惰性气体的混合气体，惰性气体比如为氩气。
本实施例中，所形成的第二侧墙II的结构可以为上述实施例一中的第二侧墙结构，第一侧墙I与第二侧墙II的相对位置关系可以为上述实施例一中的位置关系，在此不再赘述。
需要说明的是，在刻蚀第二侧墙II的过程中，首先，刻蚀上氧化层6和氮化层5，在此过程中，不可避免会发生氮化层5过刻蚀而刻蚀到下氧化层4，由此，下氧化层4不仅可以作为氮化层5与衬底1的缓冲层，还可以作为刻蚀氮化层5的停止层，从而保护了下氧化层4下面的衬底1材料不受损伤；然后，刻蚀下氧化层4，在实际刻蚀过程中，也不可避免的会过刻蚀下氧化层4，但可以通过控制时间等参数来控制过刻蚀量，确保过刻蚀量较小而不至于造成衬底1的损伤。
基于上述第二侧墙发挥的作用，本发明还提出一种CMOS器件，其具有本发明的侧墙结构，特别具有本发明的第二侧墙结构，例如，可以具有实施例一所述的侧墙结构及第二侧墙结构。这样，相对于现有侧墙结构形成的CMOS器件，具有本发明的侧墙结构的CMOS器件可以具有更高的良率。
综上所述，本发明的侧墙结构及其制备方法，改进了现有的第二侧墙结构，将原有的ON结构的第二侧墙改为ONO结构的第二侧墙，使其中的氮化层的厚度减小；同时，在氮化层上再沉积一层氧化层，是为了确保原有的源/漏离子注入区域不变，从而形成堆叠的ONO结构；经热处理工艺后，由于减薄的氮化层对有源区的应力明显降低，从而减小了其对有源区造成的位错缺陷，降低了VDD Leakage，提高了具有本发明的侧墙结构的CMOS器件的良率。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (13)
1.一种侧墙结构，包括第一侧墙和第二侧墙，其特征在于，所述第二侧墙包括下氧化层-氮化层-上氧化层形成的ONO结构。
2.根据权利要求1所述的侧墙结构，其特征在于，所述第二侧墙的下氧化层和氮化层的剖面为堆叠的L型，所述上氧化层位于所述氮化层的水平底部上。
3.根据权利要求1所述的侧墙结构，其特征在于，所述第一侧墙为氧化层-氮化层形成的ON结构。
4.一种侧墙结构的制备方法，其特征在于，包括：
步骤S01：提供一个半导体器件衬底，在所述衬底上形成栅极和第一侧墙；
步骤S02：对所述衬底进行预清洗；
步骤S03：在所述衬底上依次沉积下氧化层-氮化层-上氧化层，形成三层膜结构；其中，所述三层膜结构包覆住所述栅极顶部、所述第一侧墙的顶部和侧壁、以及所述衬底表面；
步骤S04：经刻蚀工艺，刻蚀掉位于所述衬底表面的、以及位于所述栅极顶部和所述第一侧墙顶部的所述三层膜结构，保留所述第一侧墙的侧壁表面的所述三层膜结构，从而形成ONO结构的第二侧墙.
5.根据权利要求4所述的方法，其特征在于，所述步骤S04中，所述第二侧墙的下氧化层和氮化层的剖面为堆叠的L型，所述上氧化层位于所述氮化层的水平底部上。
6.根据权利要求4所述的方法，其特征在于，采用化学气相沉积法或炉管工艺来沉积所述下氧化层或上氧化层。
7.根据权利要求4所述的方法，其特征在于，采用炉管工艺来沉积所述氮化层。
8.根据权利要求4所述的方法，其特征在于，所述步骤S04中，采用高选择比的各向异性干法刻蚀工艺进行刻蚀。
9.根据权利要求8所述的方法，其特征在于，所述各向异性干法刻蚀工艺中，刻蚀所述下氧化层或所述上氧化层所采用的气体为氟碳化合物气体。
10.根据权利要求8所述的方法，其特征在于，所述各向异性干法刻蚀工艺中，刻蚀所述氮化层所采用的气体包括氟系气体、与O2和N2的混合气体。
11.根据权利要求10所述的方法，其特征在于，所述氟系气体包括CF4、SiF4、NF3、C2F6或CHF3中的一种或多种。
12.根据权利要求4所述的方法，其特征在于，所述预清洗采用的清洗液包含NH4OH、H2O2和H2O，其中，NH4OH:H2O2:H2O的浓度比为1:1.5:50。
13.一种CMOS器件，其特征在于，包括权利要求1、2或3所述的侧墙结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410217721.8A CN103972293B (zh) | 2014-05-20 | 2014-05-20 | 侧墙结构、侧墙结构的制备方法、cmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410217721.8A CN103972293B (zh) | 2014-05-20 | 2014-05-20 | 侧墙结构、侧墙结构的制备方法、cmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103972293A true CN103972293A (zh) | 2014-08-06 |
| CN103972293B CN103972293B (zh) | 2018-08-28 |
Family
ID=51241586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410217721.8A Active CN103972293B (zh) | 2014-05-20 | 2014-05-20 | 侧墙结构、侧墙结构的制备方法、cmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103972293B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106257622A (zh) * | 2015-06-16 | 2016-12-28 | 原相科技股份有限公司 | 半导体元件及其制造方法 |
| CN109192703A (zh) * | 2018-08-31 | 2019-01-11 | 上海华力微电子有限公司 | 一种双栅极侧墙的形成方法和mos器件 |
| CN110620084A (zh) * | 2019-08-29 | 2019-12-27 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
| CN113725221A (zh) * | 2021-08-30 | 2021-11-30 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
| CN114566432A (zh) * | 2022-04-29 | 2022-05-31 | 合肥新晶集成电路有限公司 | 半导体器件的制作方法以及半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040048438A1 (en) * | 2002-09-10 | 2004-03-11 | Tzu-Kun Ku | Method of forming a metal-oxide semiconductor transistor |
| US20050130432A1 (en) * | 2003-12-11 | 2005-06-16 | Machala Charles F.Iii | Method for improving transistor leakage current uniformity |
| US20060068541A1 (en) * | 2004-09-24 | 2006-03-30 | Chidambaram Pr | Integration scheme to improve NMOS with poly cap while mitigating PMOS degradation |
| US20080061366A1 (en) * | 2006-09-11 | 2008-03-13 | United Microelectronics Corp. | Complementary metal-oxide-semiconductor device and fabricating method thereof |
| US20080258227A1 (en) * | 2007-04-18 | 2008-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained spacer design for protecting high-k gate dielectric |
-
2014
- 2014-05-20 CN CN201410217721.8A patent/CN103972293B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040048438A1 (en) * | 2002-09-10 | 2004-03-11 | Tzu-Kun Ku | Method of forming a metal-oxide semiconductor transistor |
| US20050130432A1 (en) * | 2003-12-11 | 2005-06-16 | Machala Charles F.Iii | Method for improving transistor leakage current uniformity |
| US20060068541A1 (en) * | 2004-09-24 | 2006-03-30 | Chidambaram Pr | Integration scheme to improve NMOS with poly cap while mitigating PMOS degradation |
| US20080061366A1 (en) * | 2006-09-11 | 2008-03-13 | United Microelectronics Corp. | Complementary metal-oxide-semiconductor device and fabricating method thereof |
| US20080258227A1 (en) * | 2007-04-18 | 2008-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained spacer design for protecting high-k gate dielectric |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106257622A (zh) * | 2015-06-16 | 2016-12-28 | 原相科技股份有限公司 | 半导体元件及其制造方法 |
| CN110120340A (zh) * | 2015-06-16 | 2019-08-13 | 原相科技股份有限公司 | 半导体元件及其制造方法 |
| CN110120340B (zh) * | 2015-06-16 | 2024-01-05 | 原相科技股份有限公司 | 半导体元件及其制造方法 |
| CN109192703A (zh) * | 2018-08-31 | 2019-01-11 | 上海华力微电子有限公司 | 一种双栅极侧墙的形成方法和mos器件 |
| CN110620084A (zh) * | 2019-08-29 | 2019-12-27 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
| CN113725221A (zh) * | 2021-08-30 | 2021-11-30 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
| CN113725221B (zh) * | 2021-08-30 | 2024-04-26 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
| CN114566432A (zh) * | 2022-04-29 | 2022-05-31 | 合肥新晶集成电路有限公司 | 半导体器件的制作方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972293B (zh) | 2018-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103972293B (zh) | 侧墙结构、侧墙结构的制备方法、cmos器件 | |
| CN105789129B (zh) | 改善栅极侧墙形貌的方法及半导体器件制造方法 | |
| CN104733314B (zh) | 半导体结构及其形成方法 | |
| CN101770974A (zh) | 浅沟槽隔离结构的制造方法 | |
| US10937661B2 (en) | Method for removing silicon oxide and integrated circuit manufacturing process | |
| CN110164767B (zh) | 半导体器件及其形成方法 | |
| KR100426482B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100597768B1 (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| CN108615731B (zh) | 一种半导体器件及其制造方法 | |
| CN104681490A (zh) | Cmos晶体管的形成方法 | |
| US20080153273A1 (en) | Method for manufacturing a semiconductor device having improved across chip implant uniformity | |
| CN104795362B (zh) | 一种制作半导体器件的方法 | |
| CN106856189B (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| CN104779148B (zh) | 一种制作半导体器件的方法 | |
| CN116364657A (zh) | 半导体结构的制备方法 | |
| CN109300844B (zh) | 鳍式晶体管及其形成方法 | |
| CN103681333B (zh) | 一种半导体器件的制造方法 | |
| US10879305B2 (en) | Image sensor | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| KR20060068104A (ko) | 박막트랜지스터 제조 방법 | |
| CN1322565C (zh) | 包括有薄氧化物内衬的半导体装置及其制法 | |
| CN107180764B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105845569B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN110797261B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |