CN113725221B - 闪存器件的制造方法 - Google Patents
闪存器件的制造方法 Download PDFInfo
- Publication number
- CN113725221B CN113725221B CN202111006983.6A CN202111006983A CN113725221B CN 113725221 B CN113725221 B CN 113725221B CN 202111006983 A CN202111006983 A CN 202111006983A CN 113725221 B CN113725221 B CN 113725221B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- floating gate
- flash memory
- ashing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000004380 ashing Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 47
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000001301 oxygen Substances 0.000 claims abstract description 21
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 21
- 229920000642 polymer Polymers 0.000 claims abstract description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000001257 hydrogen Substances 0.000 claims abstract description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 18
- 239000007789 gas Substances 0.000 claims abstract description 11
- 238000003860 storage Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 13
- 210000004027 cell Anatomy 0.000 description 69
- 230000000694 effects Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 210000000352 storage cell Anatomy 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种闪存器件的制造方法，包括：提供一衬底，衬底包括存储单元区及逻辑单元区，存储单元区及逻辑单元区的衬底上形成有浮栅层，在存储单元区的浮栅层上形成有闪存单元结构；形成侧墙层及第一氧化层；执行灰化工艺去除聚合物，形成第二氧化层，第一氧化层及第二氧化层的厚度和为76埃～80埃，工艺气体包括氧气、氢气及氮气；蚀刻逻辑单元区的浮栅层以暴露衬底。利用灰化工艺中额外通入的氢气和氮气形成第二氧化层并与第一氧化层的厚度和为76埃～80埃，利用该厚度的第一氧化层及第二氧化层可在蚀刻浮栅层时既留有一定的缓冲余量不至于产生凹坑缺陷又不至于产生残留缺陷，从而提高蚀刻浮栅层的均匀性。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种闪存器件的制造方法。
背景技术
闪存元件由于具有可多次进行数据的存入、读取、擦除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种挥发性存储器元件。
如图1a所示，衬底10’包括存储单元区AA’及逻辑单元区BB’，存储单元区AA’上形成有闪存单元结构21’，闪存单元结构21’的侧壁覆盖有侧墙层22’。如图1b所示，在对逻辑单元区BB’上暴露的浮栅层11’进行蚀刻时，容易出现衬底边缘的逻辑单元区BB1’和衬底中间的逻辑单元区BB2’的浮栅层11’的蚀刻效果不均匀的现象。例如当整体蚀刻强度较大，衬底中间的逻辑单元区BB2’的浮栅层11’被完整去除，而衬底边缘的逻辑单元区BB1’的浮栅层11’被过度蚀刻而出现表面凹坑缺陷111’(silicon pitting)，当整体蚀刻强度较小，衬底边缘的逻辑单元区BB1’的浮栅层11’被完整去除时，而衬底中间的逻辑单元区BB2’的浮栅层11’难以被完整去除而出现浮栅残留缺陷112’(stringer defect)。
发明内容
本发明的目的在于提供一种闪存器件的制造方法，以提高蚀刻去除浮栅层的均匀性。
为解决上述技术问题，本发明提供一种闪存器件的制造方法，包括：提供一衬底，所述衬底包括存储单元区及逻辑单元区，所述存储单元区及所述逻辑单元区的衬底上形成有浮栅层，在所述存储单元区的浮栅层上形成有闪存单元结构；形成侧墙层及第一氧化层，所述侧墙层覆盖所述闪存单元结构的侧表面，所述第一氧化层覆盖所述逻辑单元区的浮栅层，所述存储单元区及所述逻辑单元区上积聚有聚合物；执行灰化工艺去除所述聚合物，于所述浮栅层的表面形成第二氧化层，所述第一氧化层及所述第二氧化层的厚度和为76埃～80埃，所述灰化工艺的工艺气体包括氧气、氢气及氮气；以及，以所述闪存结构单元为掩模，蚀刻所述第一氧化层、所述第二氧化层及所述浮栅层以暴露所述衬底，所述闪存单元结构下方的浮栅层为所述闪存器件的浮栅。
可选的，执行灰化工艺去除所述聚合物，并形成所述第二氧化层的方法包括：执行第一灰化工艺以去除部分所述聚合物，并形成部分所述第二氧化层，所述第一灰化工艺的工艺气体包括氧气；以及，执行第二灰化工艺以去除剩余所述聚合物，并形成剩余部分的所述第二氧化层，所述第二灰化工艺的工艺气体包括氧气、氮气及氢气。
可选的，执行所述第一灰化工艺及所述第二灰化工艺的时间比例为1：2～2：1。
可选的，执行所述第一灰化工艺及所述第二灰化工艺的时间和为40秒～50秒。
可选的，所述第一灰化工艺及所述第二灰化工艺中的工艺温度为100℃～200℃。
可选的，所述第一灰化工艺及所述第二灰化工艺中的氧气的流量为2000sccm～4000sccm。
可选的，所述第二灰化工艺中的氧气的流量为2000sccm～4000sccm，所述第二灰化工艺中氢气和氮气的流量和为100sccm～200sccm。
可选的，形成所述侧墙层及所述第一氧化层的方法包括：依次形成缓冲层及侧墙材料层，所述缓冲层覆盖所述闪存单元结构的外壁以及所述逻辑单元区的浮栅层上，所述侧墙材料层覆盖所述缓冲层；蚀刻所述侧墙材料层，以去除位于所述逻辑单元区的浮栅层上及所述闪存单元结构的顶壁上的侧墙材料层以及部分所述缓冲层，以剩余的位于所述闪存单元结构的侧壁上的侧墙材料层及缓冲层为所述侧墙层，以所述逻辑单元区的浮栅层上剩余的缓冲层为所述第一氧化层。
可选的，所述侧墙材料层的材质为氮化硅。
可选的，执行所述灰化工艺后湿法清洗所述衬底。
综上所述，本发明提供的闪存器件的制造方法具有如下有益效果：利用灰化工艺中额外通入的氢气和氮气形成的第二氧化层以与第一氧化层的厚度和为76埃～80埃，该第一氧化层及第二氧化层覆盖于浮栅层的表面，利用该厚度的第一氧化层及第二氧化层可在蚀刻浮栅层时既留有一定的缓冲余量，缓冲蚀刻浮栅层时的速度差异，不至于在部分区域形成表面凹坑缺陷，而又另部分区域不至于产生浮栅残留缺陷，从而提高蚀刻浮栅层的均匀性。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1a及图1b为现有制造闪存器件中形成蚀刻浮栅层的示意图；
图2为本申请实施例提供的闪存器件的制造方法的流程图；
图3a至图3e为本申请实施例提供的闪存器件的制造方法的相应步骤对应的结构示意图。
图1a及图1b中：
10’-衬底；AA’-存储单元区；BB’-逻辑单元区；BB1’-衬底边缘的逻辑单元区；BB2’-衬底中间的逻辑单元区；11’-浮栅层；111’-表面凹坑缺陷；112’-浮栅残留缺陷；
12’-浅沟槽隔离；21’-闪存单元结构；22’-侧墙层。
图3a至图3e中：
10-衬底；AA-存储单元区；BB-逻辑单元区；11-浮栅层；12-浅沟槽隔离；
21-闪存单元结构；22-侧墙层；22a-缓冲层；22b-侧墙材料层；
23-聚合物；30-氧化层；31-第一氧化层；32-第二氧化层。
具体实施方式
在现有技术中，如图1a所示，在浮栅层11’(例如为多晶硅)的表面上形成有一层较薄的氧化层(图中未示出)，氧化层的厚度例如为70埃左右，氧化层可阻挡正常环境中的氧进入浮栅层11’消耗硅。如图1b所示，在蚀刻浮栅层11’的过程中，需先蚀刻去除氧化层，再去除浮栅层11’。由于衬底边缘的逻辑单元区BB1’之外无浮栅层11’，导致衬底边缘的逻辑单元区BB1’的浮栅层11’相对衬底中间的逻辑单元区BB2’的浮栅层11’的蚀刻强度(速度)相对较高，于是出现衬底边缘的逻辑单元区BB1’的浮栅层11’与衬底中间的逻辑单元区BB2’的浮栅层11’的蚀刻效果不均匀的现象，类似负载效应的效果。但经试验发现，衬底10’表面上的氧化层却并没有上述负载效应，相反，合适厚度氧化层的存在还能在一定程度上减轻上述蚀刻浮栅层11’时的负载效应。
基于发明人的上述研究，本发明实施例提供一种闪存器件的制造方法，在形成侧墙层后的灰化工艺中，除通入氧气外，还通入氮气和氢气以增加氧原子的活性，使得浮栅层表面的氧化层的厚度增厚合适的厚度，以达到减轻后续的浮栅层蚀刻的负载效应，使得衬底上的浮栅层蚀刻更为均匀。
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图2为本申请实施例提供的闪存器件的制造方法的流程图。
如图2所示，本实施例提供的闪存器件的制造方法，包括：
S01：提供一衬底，所述衬底包括存储单元区及逻辑单元区，所述存储单元区及所述逻辑单元区的衬底上形成有浮栅层，在所述存储单元区的浮栅层上形成有闪存单元结构；
S02：形成侧墙层及第一氧化层，所述侧墙层覆盖所述闪存单元结构的侧表面，所述第一氧化层覆盖所述逻辑单元区的浮栅层，所述存储单元区及所述逻辑单元区上积聚有聚合物；
S03：执行灰化工艺去除所述聚合物，于所述浮栅层的表面形成第二氧化层，所述第一氧化层及所述第二氧化层的厚度和为76埃～80埃，所述灰化工艺的工艺气体包括氧气、氢气及氮气；以及
S04：以所述闪存结构单元为掩模，蚀刻所述第一氧化层、所述第二氧化层及所述浮栅层以暴露所述衬底，所述闪存单元结构下方的浮栅层为所述闪存器件的浮栅。
图3a至图3e为本实施提供的闪存器件的制造方法的相应步骤对应的结构示意图，接下来，将结合图3a至图3e对所述闪存器件的制造方法进行详细说明。
请参照图3a，执行步骤S01，提供一衬底10，衬底10包括存储单元区AA及逻辑单元区BB，存储单元区AA及逻辑单元区BB的衬底10上形成有浮栅层11，在存储单元区AA的浮栅层11上形成有闪存单元结构21。
其中，衬底10可以为硅基半导体或绝缘体上硅(SOI)衬底，本实施例中衬底10的材料以硅为例加以说明。衬底10表面可以形成有外延层(图中未示出)，本实施例中的闪存器件均形成于外延层上。
存储单元区AA及逻辑单元区BB的衬底10上依次形成有浮栅氧化层及浮栅层11。浮栅氧化层可作为闪存器件的隧穿氧化层，浮栅氧化层可例如为ONO结构，浮栅层11可作为闪存器件的电荷存储层，浮栅层11的材质可例如为多晶硅。存储单元区AA用于形成闪存器件的闪存单元，逻辑单元区BB用于形成实现闪存器件的选择、控制、升压等功能单元。闪存单元结构21形成于存储单元区AA，且凸出浮栅层11的表面，可包括控制栅氧化层、控制栅层及擦除栅层。逻辑单元上还形成有浅沟槽隔离12(STI)，浅沟槽隔离12凸出于浮栅层11的表面。
请参照图3b，执行步骤S02，依次形成缓冲层22a及侧墙材料层22b，缓冲层22a覆盖闪存单元结构21的外壁及逻辑单元区BB的浮栅层11上，侧墙材料层22b覆盖缓冲层22a。其中，侧墙材料层22b用于形成后续的侧墙层22，侧墙材料层22b的材料可例如为氮化硅，其厚度可为200埃～400埃。缓冲层22a可作为侧墙材料层22b的应力缓冲层22a，以及蚀刻停止层，例如为氧化硅，其厚度可为70埃～120埃。
请参照图3c，蚀刻侧墙材料层22b及缓冲层22a，去除位于逻辑单元区BB的浮栅层11上及闪存单元结构21的顶壁上的侧墙材料层22b以及部分缓冲层22a，以剩余的位于闪存单元结构21的侧壁上的侧墙材料层22b及缓冲层22a为侧墙层22，以逻辑单元区BB的浮栅层11上剩余的缓冲层为第一氧化层31。应理解，在上述干法蚀刻的过程中，形成有聚合物23(polymer)，聚合物23附着于侧墙层22的表面、逻辑单元的第一氧化层31的表面，以及浅沟槽隔离12的侧壁。
请参照图3d，执行步骤S03，执行灰化工艺去除聚合物23，并氧化部分所述浮栅层11以形成第二氧化层32，灰化工艺的工艺气体包括氧气、氢气及氮气。其中，以第一氧化层31及第二氧化层32为氧化层30，氧化层30的厚度(第一氧化层31及第二氧化层32的厚度和)为76埃～80埃。相比于现有技术中厚度为70埃左右的氧化层，本实施例中增厚6埃～10埃的氧化层30可以提高蚀刻浮栅层11的均匀性，减轻负载效应对蚀刻浮栅层11时均匀性的影响。经发明人试验发现，若增厚的氧化层30的厚度过薄，则增厚氧化层30的效果难以体现，而当增厚的氧化层30的厚度过厚，例如大于10埃时，则对浮栅层11的蚀刻会产生其他不良影响。
本实施例中，灰化工艺可为等离子体灰化工艺，并将灰化工艺分为多步(至少两步)执行，以进一步精准控制该氧化层30厚度，具体如下：
执行第一灰化工艺，执行第一灰化工艺以去除部分聚合物23，并形成部分厚度的第二氧化层32，第一灰化工艺的工艺气体包括氧气；执行第二灰化工艺以去除剩余聚合物23，并形成剩余厚度的第二氧化层32，第二灰化工艺的工艺气体包括氧气、氮气及氢气。其中，第一灰化工艺及第二灰化工艺的工艺温度在100℃～200℃，以降低灰化工艺的热预算；第一灰化工艺及第二灰化工艺中的氧气的流量为2000sccm～4000sccm，第二灰化工艺中氢气和氮气的流量和100sccm～300sccm，以免通入的氢气和氮气过量稀释氧气而降低实际的第二氧化层32形成速率以及降低灰化聚合物23的速率。
实际中，在执行第一灰化工艺的过程中所形成的部分第二氧化层32以及第一氧化层31将阻挡剩余的第二氧化层32的继续形成，因此，在相对确定工艺条件下，无论第一氧化层的厚度或厚或薄都将使得最终所形成部分氧化层(包括第一氧化层31及部分第二氧化层32)的厚度难以超过70埃，而在执行第二灰化工艺的过程中通入的氢气可与氧气作用形成更多的羟基和氧原子，通入的氮气也可催化氧气解离形成氧原子，并且氮气还可进一步增加氧原子的活性，从而在执行第二灰化工艺的过程中产生有较多的具有活性的氧原子。当形成的部分氧化层的厚度不再增加时，活性较强的氧原子可以隧穿过部分氧化层，继续形成剩余厚度的第二氧化层32，以使得氧化层30的厚度精确控制在76埃～80埃。由此，可通过第一灰化工艺与第二灰化工艺所执行的时间以及相应的时间比例以控制所形成的第二氧化层32的厚度，例如在本实施例中，执行第一灰化工艺与第二灰化工艺的时间比例为1：2～2：1，以较佳的实现氧化层30的厚度为76埃～80埃。该第二氧化层32的厚度相比相同条件下不包括氢气和氮气的氧化层的厚度增厚了6埃～10埃。当然，执行第一灰化工艺与第二灰化工艺一共所需时间则可根据待去除的聚合物23的量而定，例如执行第一灰化工艺与第二灰化工艺的时间和为40秒～50秒。
在执行灰化工艺后，还可对衬底10执行湿法清洗以进一步清洁衬底10的表面。
请参照图3e，执行步骤S04，以闪存单元结构21为掩模，蚀刻逻辑单元区BB的氧化层30及浮栅层11以暴露衬底10，以闪存单元结构21下剩余的浮栅层11为闪存器件的浮栅。
上述适当增厚的氧化层30，可在蚀刻浮栅层11时提供一定的蚀刻余量，不至于在蚀刻相对较强的区域形成表面凹坑缺陷，同时又不至于在蚀刻相对较弱的区域形成浮栅残留缺陷。实际中，蚀刻浮栅层11的过程可分为多步进行，例如包括预蚀刻以去除表面的氧化层、主蚀刻以去除绝大部分的浮栅、过蚀刻以确保无浮栅残留，本领域的技术人员在理解上述氧化层30的作用后，可通过有限次的试验获得较均匀的蚀刻效果。
当然，本实施例所举例的闪存器件的制造方法还包括后续的其他工艺制程，例如逻辑单元区的逻辑单元的形成、互连工艺的形成，在本申请其他实施例中也还包括其他相应的工艺步骤，但上述步骤的形成采用本领域常用的方法形成，在此不再赘述。
综上所述，本发明提供的闪存器件的制造方法具有如下有益效果：利用灰化工艺中额外通入的氢气和氮气形成的第二氧化层以与第一氧化层的厚度和为76埃～80埃，该第一氧化层及第二氧化层覆盖于浮栅层的表面，利用该厚度的第一氧化层及第二氧化层可在蚀刻浮栅层时既留有一定的缓冲余量，缓冲蚀刻浮栅层时的速度差异，不至于在部分区域形成表面凹坑缺陷，而又另部分区域不至于产生浮栅残留缺陷，从而提高蚀刻浮栅层的均匀性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种闪存器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底包括存储单元区及逻辑单元区，所述存储单元区及所述逻辑单元区的衬底上形成有浮栅层，在所述存储单元区的浮栅层上形成有闪存单元结构；
形成侧墙层及第一氧化层，所述侧墙层覆盖所述闪存单元结构的侧表面，所述第一氧化层覆盖所述逻辑单元区的浮栅层，所述存储单元区及所述逻辑单元区上积聚有聚合物；
执行灰化工艺去除所述聚合物，并于所述浮栅层的表面形成第二氧化层，所述第一氧化层及所述第二氧化层的厚度和为76埃ˉ80埃，所述灰化工艺的工艺气体包括氧气、氢气及氮气；以及，
以所述闪存单元结构为掩模，蚀刻所述第一氧化层、所述第二氧化层及所述浮栅层以暴露所述衬底，所述闪存单元结构下方的浮栅层为所述闪存器件的浮栅。
2.根据权利要求1所述的闪存器件的制造方法，其特征在于，执行灰化工艺去除所述聚合物，并形成所述第二氧化层的方法包括：
执行第一灰化工艺以去除部分所述聚合物，并形成部分所述第二氧化层，所述第一灰化工艺的工艺气体包括氧气；以及，
执行第二灰化工艺以去除剩余所述聚合物，并形成剩余部分的所述第二氧化层，所述第二灰化工艺的工艺气体包括氧气、氮气及氢气。
3.根据权利要求2所述的闪存器件的制造方法，其特征在于，执行所述第一灰化工艺及所述第二灰化工艺的时间比例为1：2ˉ2：1。
4.根据权利要求3所述的闪存器件的制造方法，其特征在于，执行所述第一灰化工艺及所述第二灰化工艺的时间和为40秒ˉ50秒。
5.根据权利要求2至4中任一项所述的闪存器件的制造方法，其特征在于，所述第一灰化工艺及所述第二灰化工艺中的工艺温度为100℃ˉ200℃。
6.根据权利要求2至4中任一项所述的闪存器件的制造方法，其特征在于，所述第一灰化工艺及所述第二灰化工艺中的氧气的流量为2000sccmˉ4000sccm。
7.根据权利要求2至4中任一项所述的闪存器件的制造方法，其特征在于，所述第二灰化工艺中的氧气的流量为2000sccmˉ4000sccm，所述第二灰化工艺中氢气和氮气的流量和为100sccmˉ200sccm。
8.根据权利要求1所述的闪存器件的制造方法，其特征在于，形成所述侧墙层及所述第一氧化层的方法包括：
依次形成缓冲层及侧墙材料层，所述缓冲层覆盖所述闪存单元结构的外壁以及所述逻辑单元区的浮栅层上，所述侧墙材料层覆盖所述缓冲层；
蚀刻所述侧墙材料层，以去除位于所述逻辑单元区的浮栅层上及所述闪存单元结构的顶壁上的侧墙材料层以及部分所述缓冲层，以剩余的位于所述闪存单元结构的侧壁上的侧墙材料层及缓冲层为所述侧墙层，以所述逻辑单元区的浮栅层上剩余的缓冲层为所述第一氧化层。
9.根据权利要求8所述的闪存器件的制造方法，其特征在于，所述侧墙材料层的材质为氮化硅。
10.根据权利要求8所述的闪存器件的制造方法，其特征在于，执行所述灰化工艺后湿法清洗所述衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111006983.6A CN113725221B (zh) | 2021-08-30 | 2021-08-30 | 闪存器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111006983.6A CN113725221B (zh) | 2021-08-30 | 2021-08-30 | 闪存器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113725221A CN113725221A (zh) | 2021-11-30 |
| CN113725221B true CN113725221B (zh) | 2024-04-26 |
Family
ID=78679288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111006983.6A Active CN113725221B (zh) | 2021-08-30 | 2021-08-30 | 闪存器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113725221B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115101527A (zh) * | 2022-06-29 | 2022-09-23 | 上海华虹宏力半导体制造有限公司 | 存储器件的制造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814155A (en) * | 1996-06-26 | 1998-09-29 | Vlsi Technology, Inc. | Plasma ashing enhancement |
| CN1358328A (zh) * | 2000-01-19 | 2002-07-10 | 皇家菲利浦电子有限公司 | 用氧化物还原腐蚀清除残留物的方法 |
| CN102110651A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN103972293A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 侧墙结构、侧墙结构的制备方法、cmos器件 |
| CN104517849A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的形成方法 |
| CN104752359A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 存储器件及其形成方法 |
| CN106356374A (zh) * | 2015-07-13 | 2017-01-25 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器及其制作方法 |
| CN108206160A (zh) * | 2016-12-20 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108615731A (zh) * | 2016-12-09 | 2018-10-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN109994486A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6834656B2 (en) * | 2001-05-23 | 2004-12-28 | Axcelis Technology, Inc. | Plasma process for removing polymer and residues from substrates |
| US20060199370A1 (en) * | 2005-03-01 | 2006-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of in-situ ash strip to eliminate memory effect and reduce wafer damage |
| JP2009170554A (ja) * | 2008-01-11 | 2009-07-30 | Panasonic Corp | 半導体装置の製造方法 |
-
2021
- 2021-08-30 CN CN202111006983.6A patent/CN113725221B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814155A (en) * | 1996-06-26 | 1998-09-29 | Vlsi Technology, Inc. | Plasma ashing enhancement |
| CN1358328A (zh) * | 2000-01-19 | 2002-07-10 | 皇家菲利浦电子有限公司 | 用氧化物还原腐蚀清除残留物的方法 |
| CN102110651A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN104517849A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的形成方法 |
| CN104752359A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 存储器件及其形成方法 |
| CN103972293A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 侧墙结构、侧墙结构的制备方法、cmos器件 |
| CN106356374A (zh) * | 2015-07-13 | 2017-01-25 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器及其制作方法 |
| CN108615731A (zh) * | 2016-12-09 | 2018-10-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN108206160A (zh) * | 2016-12-20 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN109994486A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113725221A (zh) | 2021-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI235484B (en) | Flash memory cell and method of manufacturing the same | |
| CN109659237B (zh) | 闪存器件的形成方法 | |
| CN104979295A (zh) | 嵌入式分栅闪存器件的制造方法 | |
| CN113725221B (zh) | 闪存器件的制造方法 | |
| US10784117B2 (en) | Defect relieving method for floating gate, and semiconductor structure | |
| CN112820649B (zh) | 一种分栅快闪存储器及其制备方法 | |
| CN100499025C (zh) | 用于存储器单元的sonos结构腐蚀工艺 | |
| JP4901221B2 (ja) | 半導体装置の製造方法 | |
| TW202117845A (zh) | 製造半導體結構的方法 | |
| CN100440484C (zh) | 制造快闪存储器件的方法 | |
| CN100539083C (zh) | 闪存器件的制造方法 | |
| JP3544622B2 (ja) | 二重酸化膜の形成方法 | |
| US7202170B2 (en) | Method of improving etching profile of floating gates for flash memory devices | |
| CN111681961A (zh) | 半导体器件的制造方法 | |
| CN105448803B (zh) | 一种提高闪存单元有效沟道宽度的方法 | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| CN112713149B (zh) | 一种半导体器件及形成方法 | |
| CN105826270A (zh) | 闪存的形成方法 | |
| CN114743979A (zh) | 一种半导体结构的制备方法 | |
| JP3523048B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN109003901B (zh) | 半导体器件的制造方法 | |
| CN106158656A (zh) | 半导体结构的形成方法 | |
| CN112750789B (zh) | 分栅快闪存储器及其制备方法 | |
| CN109786383A (zh) | 半导体器件及其形成方法和半导体结构 | |
| CN108565249B (zh) | 闪存侧墙的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |