[go: up one dir, main page]

CN103972276A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103972276A
CN103972276A CN201410045198.5A CN201410045198A CN103972276A CN 103972276 A CN103972276 A CN 103972276A CN 201410045198 A CN201410045198 A CN 201410045198A CN 103972276 A CN103972276 A CN 103972276A
Authority
CN
China
Prior art keywords
electrode
ultrasonic wave
junction surface
plate electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410045198.5A
Other languages
English (en)
Other versions
CN103972276B (zh
Inventor
石桥秀俊
山口义弘
吉松直树
古贺英浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103972276A publication Critical patent/CN103972276A/zh
Application granted granted Critical
Publication of CN103972276B publication Critical patent/CN103972276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供一种接合部的可靠性高的直接引线接合构造的半导体装置及其制造方法。本发明的半导体装置具有：多个半导体芯片（5）；板电极（7），其配置在多个半导体芯片（5）上，对多个半导体芯片（5）进行连接；以及电极（17），其配置在板电极（7）上。电极（17）具有凸出部和间断的多个接合部（17a），其中，该多个接合部（17a）与板电极（7）接合，该凸出部以立起状从多个接合部（17a）凸出。凸出部具有与接合部（17a）平行且与外部电极超声波接合的超声波接合部（17b）。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置的电极构造及其制造方法。
背景技术
作为功率用半导体装置的功率MOSFET（Metal OxideSemiconductor Field Effect Transistor）或IGBT（Insulated Gate BipolarTransistor）等的封装件，从制造成本或生产率等角度出发，大多由传递成型的树脂封装形成。
在专利文献1中，公开了一种考虑到装置小型化和配线便利性，而使直立设置在封装树脂表面上的电极露出的技术。另外，在专利文献2中公开了下述技术：在传递成型的半导体装置中，通过代替经由接合线将发射极电极和引线端子连接，而使用使两个电极直接连接的直接引线接合方式，从而减少功率损耗。另外，公开了使直立设置在板电极上而接合的电极柱露在外部的技术。
专利文献1：日本专利第5012772号公报
专利文献2：日本特开2012－74543号公报
特别是在使用SiC芯片的半导体装置中，正在进行实现在与现有的IGBT相比较高的大于或等于175℃下动作的开发。如果要求专利文献2中所示的半导体装置进行上述的高温动作，则希望外部电极通过超声波接合进行接合而不使用软钎焊接合。
但是，在使用超声波接合方式的情况下，接合时产生的热量传递至露在外部的电极柱根部的接合部，可能发生接合部熔融。而且，也可能由于超声波振动而在接合部处发生开裂等损坏。特别是配置在直接引线上的发射极侧（源极侧）的电极，与接合在散热板等散热构造体上的集电极侧（漏极侧）电极相比，接合时的热量不易扩散，损坏的可能性高。
发明内容
本发明鉴于上述问题而提出，本发明的目的在于提供一种接合部可靠性高的直接引线接合构造的半导体装置及其制造方法。
本发明的第1半导体装置具有：多个半导体芯片；板电极，其配置在多个半导体芯片上，对多个半导体芯片进行连接；以及电极，其配置在板电极上，电极具有凸出部和间断的多个接合部，其中，该多个接合部与板电极接合，该凸出部以立起状从多个接合部凸出，凸出部具有与接合部平行且与外部电极超声波接合的超声波接合部。
另外，本发明的第2半导体装置具有多个半导体芯片和配置在多个半导体芯片上的板电极，板电极具有：多个接合板部，它们与多个半导体芯片接合，对该多个半导体芯片进行连接；以及凸出部，其以立起状从接合板部凸出设置，与接合板部平行地配置，凸出部与外部电极超声波接合。
本发明的第1半导体装置的制造方法具有：（a）通过在多个半导体芯片上接合板电极而对多个半导体芯片进行连接的工序；（b）将具有凸出部和间断的多个接合部的电极配置在板电极上，使多个接合部与板电极接合的工序，其中，该凸出部以立起状从接合部凸出，具有与多个接合部平行的超声波接合部；（c）以使超声波接合部的与接合部相反那一侧的表面露出的方式，使用封装树脂对半导体芯片、板电极及电极进行封装的工序；以及（d）将外部电极超声波接合在超声波接合部的与接合部相反那一侧的表面上的工序。
本发明的第2半导体装置的制造方法具有：（a）将具有凸出部和多个接合板部的板电极配置在多个半导体芯片上，使接合板部与半导体芯片接合的工序，其中，该凸出部以立起状从接合板部凸出，具有与接合板部平行的超声波接合部；（b）以使超声波接合部的与接合板部相反那一侧的表面露出的方式，使用封装树脂对半导体芯片及板电极进行封装的工序；以及（c）将外部电极超声波接合在超声波接合部的与接合部相反那一侧的表面上的工序。
发明的效果
本发明的第1半导体装置具有：多个半导体芯片；板电极，其配置在多个半导体芯片上，对多个半导体芯片进行连接；以及电极，其配置在板电极上，电极具有凸出部和间断的多个接合部，其中，该多个接合部与板电极接合，该凸出部以立起状从多个接合部凸出设置，与多个接合部平行地配置，凸出部与外部电极超声波接合。由于电极在大于或等于2处与板电极接合，因此，超声波接合时的振动和热量被分散至各接合部，不易发生熔融和开裂。
另外，本发明的第2半导体装置具有多个半导体芯片和配置在多个半导体芯片上的板电极，板电极具有：多个接合板部，它们与多个半导体芯片接合，对该多个半导体芯片进行连接；以及凸出部，其以立起状从接合板部凸出设置，与接合板部平行地配置，凸出部与外部电极超声波接合。由于板电极与多个半导体芯片接合，因此，超声波接合时的振动和热量被分散至各接合部，不易发生熔融和开裂。
本发明的第1半导体装置的制造方法具有：（a）通过在多个半导体芯片上接合板电极而对多个半导体芯片进行连接的工序；（b）将具有凸出部和间断的多个接合部的电极配置在板电极上，使多个接合部与板电极接合的工序，其中，该凸出部以立起状从接合部凸出，具有与多个接合部平行的超声波接合部；（c）以使超声波接合部的与接合部相反那一侧的表面露出的方式，使用封装树脂对半导体芯片、板电极及电极进行封装的工序；以及（d）将外部电极超声波接合在超声波接合部的与接合部相反那一侧的表面上的工序。由于电极在多处与板电极接合，因此，超声波接合时的振动和热量被分散至各接合部，能够制造不易发生熔融和开裂的半导体装置。
本发明的第2半导体装置的制造方法具有：（a）将具有凸出部和多个接合板部的板电极配置在多个半导体芯片上，使接合板部与半导体芯片接合的工序，其中，该凸出部以立起状从接合板部凸出，具有与接合板部平行的超声波接合部；（b）以使超声波接合部的与接合板部相反那一侧的表面露出的方式，使用封装树脂对半导体芯片及板电极进行封装的工序；以及（c）将外部电极超声波接合在超声波接合部的与接合部相反那一侧的表面上的工序。由于板电极与多个半导体芯片接合，因此，超声波接合时的振动和热量被分散至各接合部，能够制造不易发生熔融和开裂的半导体装置。
附图说明
图1是实施方式1所涉及的半导体装置的剖视图。
图2是实施方式1的变形例所涉及的半导体装置的剖视图。
图3是实施方式2所涉及的半导体装置的剖视图。
图4是实施方式2的变形例所涉及的板电极的斜视图。
图5是实施方式2的变形例所涉及的半导体装置的剖视图。
图6是实施方式3所涉及的半导体装置的剖视图。
图7是表示实施方式3所涉及的半导体装置的制造方法的剖视图。
图8是表示实施方式3的变形例所涉及的半导体装置的制造方法的剖视图。
图9是前提技术所涉及的半导体装置的斜视图。
标号的说明
1基座板、2绝缘层、3散热板、4、6、9、11、18接合材料、5半导体芯片、7板电极、7a接合板部、7b、17b超声波接合部、7c、17c导电部、8控制用驱动基板、10、12电极柱、13嵌入部件、14封装树脂、15、16外部电极、17、23电极、17a接合部、19a、19b工具、100至106半导体装置。
具体实施方式
<A.前提技术>
图9是表示本发明的前提技术所涉及的半导体装置100的构造的斜视图。半导体装置100具有基座板1、绝缘层2、散热板3、半导体芯片5、板电极7、控制用驱动基板8、以及电极柱10、12。基座板1由铜或AlSiC等热传导率高的金属构成。在基座板1上设置绝缘层2，在绝缘层2上设置散热板3。使用焊料等接合材料4在散热板3上进行半导体芯片5的芯片接合。使用焊料或银等接合材料6将板电极7连接在半导体芯片5上。使用焊料或银等接合材料9将电极柱10连接在板电极7上。另外，通过接合材料11将电极柱12连接在散热板3上。
在散热板3上另外搭载用于进行IGBT栅极驱动的控制用驱动基板8。虽未图示，但控制用驱动基板8通过铝线等导体与半导体芯片的栅极焊盘或发射极（源极）焊盘连接。发射极中继端子或栅极中继端子等连接在控制用驱动基板8上，控制用驱动基板8经由这些端子与印刷基板连接。通过外部信号而由控制用驱动基板8对半导体芯片5进行控制。
上述结构形成嵌入部件13，通过传递成型而由封装树脂14封装。其中，电极柱10、12的表面从封装树脂14露出，通过软钎焊接合或超声波接合等而分别与外部电极15、16连接。
在额定电流大于或等于一百安左右的大容量且要求在高温下动作的半导体装置中，优选在外部电极15、16与电极柱10、12的连接中使用超声波接合方式等的金属接合。但是，对于超声波接合方式，接合时产生的热量被传递至电极柱10、12，可能会使根部的接合材料9、11熔融。并且在超声波接合中振动也进行传递，因此也可能使接合材料9、11发生开裂等损坏。特别是配置在板电极7上的电极柱10，与接合在散热板3上的电极柱12相比，由于接合时的热量不易扩散，因此接合材料容易损坏。
因此，本发明通过对嵌入部件13和具有与外部电极接合的接合面的电极之间的连接部位进行改进，从而能够抑制与嵌入部件13接合的接合材料因与外部电极进行超声波接合而损坏。
<B.实施方式1>
<B－1.结构>
图1是表示实施方式1所涉及的半导体装置101的结构的剖视图。半导体装置101具有基座板1、绝缘层2、散热板3、半导体芯片5、板电极7、控制用驱动基板（未图示）、电极17、以及外部电极15。基座板1由铜或AlSiC等热传导率高的金属构成。在基座板1上设置绝缘层2，在绝缘层2上设置散热板3。使用焊料等接合材料4在散热板3上进行半导体芯片5的芯片接合。使用焊料或银等接合材料6将板电极7连接在半导体芯片5上。
使用接合材料18将电极17连接在板电极7上。电极17通过对Cu或Al进行弯曲加工或拉深加工等而制作，具有凸出部和相对于板电极7的间断的多个接合部17a，其中，凸出部以立起状从接合部17a凸出。此外，此处所谓的“间断”是指俯视观察时，接合部17a彼此不连续而是以离散的方式配置的状态。凸出部具有与接合部17a平行的超声波接合部17b、和使超声波接合部17b与接合部17a相连的导电部17c。图1中示出与接合部17a垂直的导电部17c，但导电部17c与接合部17a之间的角度是任意的。
在散热板3上搭载进行IGBT栅极驱动的控制用驱动基板。虽未图示，但控制用驱动基板通过铝线等导体而与半导体芯片5的栅极焊盘或发射极（源极）焊盘连接。发射极中继端子或栅极中继端子等连接在控制用驱动基板上，控制用驱动基板经由上述端子与印刷基板连接。能够通过外部信号而由控制用驱动基板对半导体芯片5进行控制。
另外，通过接合材料而使电极（未图示）连接在散热板3上。该电极也可以与电极17同样地，具有与散热板3接合的多个接合部。
上述结构形成嵌入部件13，通过传递成型而使用封装树脂14进行封装。这时，连接在散热板3上的电极（未图示）的上表面及超声波接合部17b的上表面与传递模具的上模（未图示）进行面接触，获得良好的密封性。使外部电极15与从封装树脂14露出的电极17的超声波接合部17b和散热板3上的电极（未图示）超声波接合。外部电极15具有与驱动装置的母线杆相连的连接部，半导体装置101形成为驱动装置的驱动电路的一部分。
由于电极17具有相对于板电极7的多个接合部17a，因此，与外部电极15超声波接合时的热量和振动被分散至多个接合部17a，减轻电极17和板电极7对接合材料18造成的损伤。另外，如果电极17中使超声波接合部17b和接合部17a相连的导电部17c，以与超声波接合工具的振动方向正交的方式配置，则能够抑制由超声波振动引起的应力集中在接合部17a和导电部17c的边界处，减轻对接合材料18造成的损伤。
<B－2.变形例>
图2是表示实施方式1的变形例所涉及的半导体装置102的结构的剖视图。除了使电极17的导电部17c形成为台阶弯曲形状以外，半导体装置102的结构与半导体装置101相同。通过使导电部17c形成为台阶弯曲形状，从而由超声波接合时的振动引起的应力和热量集中在台阶弯曲形状的角部，因此使得接合部17a的应力得到缓和。此外，台阶弯曲形状中的台阶数是任意的。
<B－3.效果>
实施方式1的半导体装置101、102具有：多个半导体芯片5；板电极7，其配置在多个半导体芯片5上，对多个半导体芯片5进行连接；以及电极17，其配置在板电极7上，电极17具有凸出部和间断的多个接合部17a，其中，凸出部以立起状从多个接合部17a凸出，多个接合部17a与板电极7接合，凸出部具有与多个接合部17a平行且与外部电极15超声波接合的超声波接合部。由于电极17在大于或等于2处与板电极7接合，因此超声波接合时的振动和热量被分散至各接合部17a，不易发生接合部件的熔融和开裂。
另外，半导体装置101、102还具有封装树脂14，该封装树脂14对电极17的一部分、半导体芯片5、及板电极7进行封装，电极17的超声波接合部17b从封装树脂14中露出。因此，能够使外部电极15与超声波接合部17b超声波接合。
另外，对于电极17的凸出部，接合部17a和超声波接合部17b之间的导电部17c具有台阶弯曲形状。因此，由超声波接合时的振动引起的应力和热量、或合模时的应力被分散至台阶弯曲形状的角部，因此不易发生接合材料18的熔融和开裂。
<C.实施方式2>
<C－1.结构>
图3是表示实施方式2所涉及的半导体装置103的结构的剖视图。在实施方式1中设置了与外部电极15超声波接合的电极17，但在实施方式2中，省略电极17而使外部电极15与板电极7超声波接合。因此，半导体装置103的板电极7具有：接合板部7a，其与多个半导体芯片5接合；以及凸出部，其以立起状从接合板部7a凸出。板电极7的凸出部具有：超声波接合部7b，其与接合板部7a平行，与外部电极15超声波接合；以及导电部7c，其将超声波接合部7b与接合板部7a连结。板电极7的上述形状是通过Cu或Al的弯曲加工或拉深加工而形成的。除了代替电极17而使板电极7与外部电极15超声波接合以外，半导体装置103的结构与实施方式1的半导体装置101相同，因此省略说明。
包含有基座板1、绝缘层2、散热板3、半导体芯片5、板电极7的嵌入部件13，通过传递成型而使用封装树脂14进行封装。这时，板电极7的超声波接合部7b和散热板3上的电极（未图示）的上表面与传递模具的上模（未图示）进行面接触，获得良好的密封性。使外部电极15与从封装树脂14露出的板电极7的超声波接合部7b和散热板3上的电极（未图示）的上表面超声波接合。
通过使外部电极15与板电极7超声波接合，从而能够省略现有的板电极7与露出在封装树脂14外部的电极17之间的接合部。在使外部电极15与板电极7的超声波接合部7b超声波接合时，虽然将振动和热量施加给板电极7，但由于振动和热量被分散至多个接合板部7a，因此能够减轻对接合材料6造成的损伤，抑制开裂和熔融。
另外，如果导电部7c以与超声波接合工具的振动方向正交的方式配置，则能够抑制由超声波振动引起的应力集中在接合板部7a和导电部7c的边界处。
<C－2.变形例>
图4是表示实施方式2的变形例所涉及的半导体装置104的板电极7的构造的斜视图。在本变形例中，板电极7的凸出部是将接合板部7a的端部弯折为大致S字状而形成的。大致S字状的上部形成为与接合板部7a平行的超声波接合部7b。超声波接合部7b从封装树脂14露出，与外部电极15超声波接合。在这里，所谓大致S字状是指具有底部和与底部平行的上部（超声波接合部7b），利用以低于90°的仰角从底部延伸的导电部7c将底部和上部连结的形状。此外，也可以配置为，使导电部7c与超声波接合的振动方向正交。
通过使超声波接合部7b形成为大致S字状，从而能够缓和由超声波接合时的应力、振动、热量引起的接合材料6的损伤，缓和传递成型情况下的合模时的应力。
图5是表示半导体装置104的构造的剖视图。在图5中示出的板电极7上形成有散热部7d，该散热部7d与超声波接合部7b的不与板电极7相连的端部相连，并被封装在封装树脂14中。通过散热部7d，除了促进来自于板电极7的散热以外，通过使与封装树脂14密接的密接面积增加，从而能够获得良好的超声波接合性。
<C－3.效果>
实施方式2的半导体装置103、104具有板电极7和多个半导体芯片5，其中，板电极7配置在多个半导体芯片5上，板电极7具有：接合板部7a，其与多个半导体芯片5接合，对该多个半导体芯片5进行连接；以及凸出部，其以立起状从接合板部7a凸出，凸出部具有与接合板部7a平行且与外部电极15超声波接合的超声波接合部7b。通过不使用现有的设置在板电极7上的用于与外部电极15接合的电极17，而在板电极7上设置用于与外部电极15接合的超声波接合部7b，从而解决在电极17与板电极7上的接合部位产生的由于超声波接合时的热量和振动造成损坏的问题。板电极7通过接合材料6与多个半导体芯片5接合，但由于超声波接合时在板电极7处产生的振动和热量分散至上述多个接合部位，因此能够抑制接合材料6的损坏。
另外，半导体装置103、104还具有对板电极7的一部分及半导体芯片5进行封装的封装树脂14，板电极7的超声波接合部7b的与接合板部7a相反那一侧的表面从封装树脂14露出。由此，能够使外部电极15与超声波接合部7b的从封装树脂14露出的露出面超声波接合。
另外，板电极7中的所述立起状为大致S字状。通过使板电极7的凸出部形成为大致S字状，从而能够缓和传递成型工序的合模应力，能够缓和板电极7和半导体芯片5对接合材料6造成的损伤。另外，还能够缓和使外部电极15与超声波接合部7b超声波接合时的振动。另外，能够通过增加导电部7c的长度而提高散热性能，缓和由于在超声波接合时产生的热量对接合部造成的损伤。
另外，板电极7具有散热部7d，该散热部7d与超声波接合部7b的端部相连，而不与接合板部7a相连。通过从散热部7d向封装树脂14散热，从而能够提高板电极7的散热性能。另外，由于使板电极7与封装树脂14之间的接触面积增加，因此能够通过锚固效应而抑制超声波接合中的被接合体（板电极7）的振动，提高超声波接合性。
<D.实施方式3>
<D－1.超声波接合方法>
图6是表示实施方式3所涉及的半导体装置105的构造的剖视图。半导体装置105与实施方式1的半导体装置101相比的不同点在于，不仅是电极17的超声波接合部17b的表面，导电部17c的一部分也从封装树脂14露出。其它结构与半导体装置101相同，因此省略说明。
2个导电部17c均垂直于超声波接合部17b，隔着超声波接合部17b相对。如图7所示，使工具19a、19b与2个导电部17c接触，由上述两个工具19a、19b一边朝向图中箭头所示的与导电部17c正交的方向即超声波接合部17b侧加压，一边进行超声波接合。
电极17以由工具19a、19b夹持的状态被固定，因此能够抑制由超声波接合引起的振动，抑制与板电极7接合的接合材料18的损坏。另外，由于能够将超声波接合时产生的热量传递给工具19a、19b，因此能够抑制接合材料18的熔融。
工具19a、19b优选通过与超声波接合工具22相同的装置驱动，能够使用凸轮机构等对电极23施加压力。
另外，例如在仅使用工具19a从一侧对电极17施加压力的情况下，也能够获得因使电极17固定而得到的上述效果。
另外，通过在工具19a、19b的与电极17接触的接触面上设置多个凸起形状，或者实施表面粗糙化处理，从而能够增大与电极17的摩擦力，稳固地固定电极17。
另外，通过在工具19a、19b的与电极17接触的接触面上设置热传导率高的硅橡胶，从而能够吸收电极17的振动，并且提高电极17与工具19a、19b的密接性，减小接触热阻。
<D－2.变形例>
在图6、7中，示出了对于实施方式1的半导体装置101，在使用工具19a、19b固定的状态下进行超声波接合的方式，但只要是与外部电极15接合的接合部件具有垂直于超声波接合面的彼此相对的一对侧面的形状，都能够使工具19a、19b与该一对侧面接触而将接合部件固定。因此，电极17具有台阶弯曲部的半导体装置102、和实施方式2的半导体装置103也能够使用本实施方式。
另外，如图8中示出的半导体装置106所示，用于与外部电极15连接的电极23也可以是长方体形状。对于半导体装置106的结构，除了电极23是长方体形状且与板电极接合的接合部为1处之外，其它结构与实施方式1的半导体装置101相同。由于电极23与板电极之间的接合部是1处，因此存在在超声波接合时该接合部由于振动或热量而损坏的问题。但是，通过利用与电极23的侧面23b、23c接触的工具19a、19b沿着图中箭头方向施加压力，从而使电极23固定，因此能够抑制由超声波接合引起的振动，抑制与板电极7接合的接合部的损坏。另外，由于能够将超声波接合时产生的热量传递给工具19a、19b，因此能够抑制接合部的熔融。
<D－3.效果>
实施方式3的半导体装置的制造方法包括：（a）通过使板电极7接合在多个半导体芯片5上而对多个半导体芯片5进行连接的工序；（b）将具有凸出部和间断的多个接合部17a的电极17配置在板电极7上，使接合部17a与板电极7接合的工序，其中，该凸出部以立起状从接合部17a凸出，具有与接合部17a平行的超声波接合部17b；（c）以使得超声波接合部17b的与接合部17a相反那一侧的表面露出的方式，使用封装树脂14对半导体芯片5、板电极7、及电极17进行封装的工序；以及（d）使外部电极15超声波接合在超声波接合部17b的与接合部17a相反那一侧的表面上的工序。由于电极17在多处与板电极7接合，因此超声波接合时的振动和热量被分散至各接合部17a，能够制造不易发生熔融和开裂的半导体装置。
另外，电极17的凸出部具有一对侧面，这一对侧面垂直于超声波接合部17b的与接合部17a相反那一侧的表面，工序（c）是以使一对侧面各自的至少一部分露出的方式，使用封装树脂14对半导体芯片5、板电极7、及电极17进行封装的工序，工序（d）是一边利用工具19a、19b（加压部件）从两侧对从封装树脂14露出的一对侧面进行夹持并施加压力，一边进行超声波接合的工序。通过使电极17在由工具19a、19b夹持的状态下被固定，从而能够抑制由超声波接合引起的振动，抑制与板电极7接合的接合材料18的损坏。另外，由于能够将超声波接合时产生的热量传递给工具19a、19b，因而能够抑制接合材料18的熔融。
另外，由于工具19a、19b在与所述一对侧面接触的接触面上具有硅橡胶，因此能够吸收电极23的振动，并提高电极23与工具19a、19b的密接性，减小接触热阻。
实施方式3的其它半导体装置的制造方法包括：（a）将具有凸出部和多个接合板部7a的板电极7配置在多个半导体芯片5上，使接合板部7a与半导体芯片5接合的工序，其中，该凸出部以立起状从接合板部7a凸出，具有与接合板部7a平行的超声波接合部7b；（b）以使超声波接合部7b的与接合板部7a相反那一侧的表面露出的方式，使用封装树脂14对半导体芯片5及板电极7进行封装的工序；以及（c）使外部电极15超声波接合在超声波接合部7b的与接合板部7a相反那一侧的表面上的工序。电极17在多处与板电极7接合，因此超声波接合时的振动和热量被分散至各接合部17a，能够制造不易发生熔融和开裂的半导体装置。
另外，板电极7的凸出部具有一对侧面，该一对侧面垂直于超声波接合部7b的与接合板部7a相反那一侧的表面，工序（b）是以使一对侧面各自的至少一部分露出的方式，使用封装树脂14对半导体芯片5及板电极7进行封装的工序，工序（c）是一边由工具19a、19b（加压部件）从两侧对从封装树脂14露出的一对侧面进行夹持并施加压力，一边进行超声波接合的工序。通过使板电极7在由工具19a、19b夹持的状态下被固定，从而能够抑制由超声波接合引起的振动，抑制与半导体芯片5接合的接合材料6的损坏。另外，由于能够将超声波接合时产生的热量传递给工具19a、19b，因此能够抑制接合材料6的熔融。
另外，工具19a、19b在与所述一对侧面接触的接触面上具有硅橡胶，因此能够吸收板电极7的振动，并且提高板电极7与工具19a、19b的密接性，减小接触热阻。
此外，本发明能够在其发明范围内对各实施方式进行自由组合，或者对各实施方式适当地进行变形、省略。

Claims (13)

1.一种半导体装置，其具有：
多个半导体芯片；
板电极，其配置在所述多个半导体芯片上，对所述多个半导体芯片进行连接；以及
电极，其配置在所述板电极上，
所述电极具有凸出部和间断的多个接合部，其中，该多个接合部与所述板电极接合，该凸出部以立起状从所述多个接合部凸出，
所述凸出部具有与所述接合部平行且与外部电极超声波接合的超声波接合部。
2.根据权利要求1所述的半导体装置，其中，
该半导体装置还具有封装树脂，该封装树脂对所述电极的一部分、所述半导体芯片、及所述板电极进行封装，
所述电极的超声波接合部从所述封装树脂露出。
3.根据权利要求1或2所述的半导体装置，其中，
所述电极的凸出部在所述接合部与所述超声波接合部之间具有台阶弯曲形状。
4.一种半导体装置，其具有：
多个半导体芯片；以及
板电极，其配置在所述多个半导体芯片上，
所述板电极具有：接合板部，其与所述多个半导体芯片接合，对该多个半导体芯片进行连接；以及凸出部，其以立起状从所述接合板部凸出，
所述凸出部具有与所述接合板部平行且与外部电极超声波接合的超声波接合部。
5.根据权利要求4所述的半导体装置，其中，
该半导体装置还具有封装树脂，该封装树脂对所述板电极的一部分及所述半导体芯片进行封装，
所述板电极的超声波接合部的与所述接合板部相反那一侧的表面从所述封装树脂露出。
6.根据权利要求4或5所述的半导体装置，其中，
所述板电极中的所述立起状为大致S字状。
7.根据权利要求5所述的半导体装置，其中，
所述板电极还具有散热部，该散热部与所述超声波接合部的端部相连，而不与所述接合板部相连。
8.一种半导体装置的制造方法，其具有：
（a）通过在多个半导体芯片上接合板电极而对所述多个半导体芯片进行连接的工序；
（b）将具有凸出部和间断的多个接合部的电极配置在所述板电极上，使所述接合部与所述板电极接合的工序，其中，该凸出部以立起状从所述接合部凸出，具有与所述接合部平行的超声波接合部；
（c）以使所述超声波接合部的与所述接合部相反那一侧的表面露出的方式，使用封装树脂对所述半导体芯片、所述板电极及所述电极进行封装的工序；以及
（d）将外部电极超声波接合在所述超声波接合部的与所述接合部相反那一侧的表面上的工序。
9.根据权利要求8所述的半导体装置的制造方法，其中，
所述电极的凸出部具有垂直于所述超声波接合部的与所述接合部相反那一侧的表面的一对侧面，
所述工序（c）是以使所述一对侧面各自的至少一部分露出的方式，使用封装树脂对所述半导体芯片、所述板电极、及所述电极进行封装的工序，
所述工序（d）是一边利用加压部件从两侧对从所述封装树脂露出的所述一对侧面进行夹持并施加压力，一边进行所述超声波接合的工序。
10.根据权利要求9所述的半导体装置的制造方法，其中，
所述加压部件在与所述一对侧面接触的接触面上具有硅橡胶。
11.一种半导体装置的制造方法，其具有：
（a）将具有凸出部和多个接合板部的板电极配置在多个半导体芯片上，使所述接合板部与所述半导体芯片接合的工序，其中，该凸出部以立起状从所述接合板部凸出，具有与所述接合板部平行的超声波接合部；
（b）以使所述超声波接合部的与所述接合板部相反那一侧的表面露出的方式，使用封装树脂对所述半导体芯片及所述板电极进行封装的工序；以及
（c）将外部电极超声波接合在所述超声波接合部的与所述接合板部相反那一侧的表面上的工序。
12.根据权利要求11所述的半导体装置的制造方法，其中，
所述板电极的凸出部具有垂直于所述超声波接合部的与所述接合板部相反那一侧的表面的一对侧面，
所述工序（b）是以使所述一对侧面各自的至少一部分露出的方式，使用封装树脂对所述半导体芯片及所述板电极进行封装的工序，
所述工序（c）是一边利用加压部件从两侧对从所述封装树脂露出的所述一对侧面进行夹持并施加压力，一边进行所述超声波接合的工序。
13.根据权利要求12所述的半导体装置的制造方法，其中，
所述加压部件在与所述一对侧面接触的接触面上具有硅橡胶。
CN201410045198.5A 2013-02-06 2014-02-07 半导体装置及其制造方法 Active CN103972276B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013021030A JP6230238B2 (ja) 2013-02-06 2013-02-06 半導体装置及びその製造方法
JP2013-021030 2013-02-06

Publications (2)

Publication Number Publication Date
CN103972276A true CN103972276A (zh) 2014-08-06
CN103972276B CN103972276B (zh) 2018-09-11

Family

ID=51206145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410045198.5A Active CN103972276B (zh) 2013-02-06 2014-02-07 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9735100B2 (zh)
JP (1) JP6230238B2 (zh)
CN (1) CN103972276B (zh)
DE (1) DE102013225135B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952877A (zh) * 2014-10-16 2017-07-14 三菱电机株式会社 半导体装置
CN107180806A (zh) * 2016-03-09 2017-09-19 赛米控电子股份有限公司 具有壳体的功率半导体模块
CN107527892A (zh) * 2016-06-22 2017-12-29 富士电机株式会社 半导体装置及半导体装置的制造方法
CN111052325A (zh) * 2017-09-04 2020-04-21 三菱电机株式会社 半导体模块以及电力转换装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP6192561B2 (ja) * 2014-02-17 2017-09-06 三菱電機株式会社 電力用半導体装置
DE102017110504A1 (de) * 2017-05-15 2018-11-15 He System Electronic Gmbh & Co. Kg Verbindungselement sowie Anordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232189A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
JP2008010618A (ja) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp 電力用半導体装置
US20090209065A1 (en) * 2008-02-14 2009-08-20 Hideo Nishiuchi Method of manufacturing semiconductor device and ultrasonic bonding apparatus
JP2010147053A (ja) * 2008-12-16 2010-07-01 Fuji Electric Systems Co Ltd 半導体装置
CN102237347A (zh) * 2010-04-21 2011-11-09 三菱电机株式会社 功率块以及使用该功率块的功率半导体模块

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS512772A (en) 1974-06-27 1976-01-10 Matsushita Electric Works Ltd Goseijushihifukukinzokubanno seizoho
JP2665169B2 (ja) 1994-10-24 1997-10-22 ローム株式会社 半導体装置およびその製造方法
US5666003A (en) 1994-10-24 1997-09-09 Rohm Co. Ltd. Packaged semiconductor device incorporating heat sink plate
JP2000232187A (ja) 1999-02-12 2000-08-22 Mitsui High Tec Inc リードフレームの製造方法
JP2004363295A (ja) 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置
JP4599929B2 (ja) 2004-08-03 2010-12-15 富士電機システムズ株式会社 電力用半導体装置の製造方法
JP4507941B2 (ja) 2005-03-28 2010-07-21 パナソニック電工株式会社 超音波接合装置の製造方法
JP4620566B2 (ja) 2005-10-07 2011-01-26 三菱電機株式会社 半導体装置およびその製造方法
JP5103863B2 (ja) 2006-10-16 2012-12-19 富士電機株式会社 半導体装置
JP5098951B2 (ja) 2008-10-22 2012-12-12 富士電機株式会社 半導体装置
JP5012772B2 (ja) 2008-11-28 2012-08-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP5369798B2 (ja) * 2009-03-18 2013-12-18 富士電機株式会社 半導体装置およびその製造方法
JP5368357B2 (ja) 2010-04-01 2013-12-18 三菱電機株式会社 電極部材およびこれを用いた半導体装置
KR101204539B1 (ko) 2010-08-27 2012-11-23 삼성전기주식회사 에너지 저장 장치의 전극 제조용 도핑 장치 및 이를 이용한 전극 제조 방법
JP5414644B2 (ja) 2010-09-29 2014-02-12 三菱電機株式会社 半導体装置
JP2012142466A (ja) * 2011-01-04 2012-07-26 Mitsubishi Electric Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232189A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
JP2008010618A (ja) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp 電力用半導体装置
US20090209065A1 (en) * 2008-02-14 2009-08-20 Hideo Nishiuchi Method of manufacturing semiconductor device and ultrasonic bonding apparatus
JP2010147053A (ja) * 2008-12-16 2010-07-01 Fuji Electric Systems Co Ltd 半導体装置
CN102237347A (zh) * 2010-04-21 2011-11-09 三菱电机株式会社 功率块以及使用该功率块的功率半导体模块

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952877A (zh) * 2014-10-16 2017-07-14 三菱电机株式会社 半导体装置
CN106952877B (zh) * 2014-10-16 2021-01-01 三菱电机株式会社 半导体装置
CN107180806A (zh) * 2016-03-09 2017-09-19 赛米控电子股份有限公司 具有壳体的功率半导体模块
CN107180806B (zh) * 2016-03-09 2021-02-05 赛米控电子股份有限公司 具有壳体的功率半导体模块
CN107527892A (zh) * 2016-06-22 2017-12-29 富士电机株式会社 半导体装置及半导体装置的制造方法
CN111052325A (zh) * 2017-09-04 2020-04-21 三菱电机株式会社 半导体模块以及电力转换装置
CN111052325B (zh) * 2017-09-04 2024-03-08 三菱电机株式会社 半导体模块以及电力转换装置

Also Published As

Publication number Publication date
US20140217569A1 (en) 2014-08-07
CN103972276B (zh) 2018-09-11
DE102013225135B4 (de) 2019-03-28
JP2014154611A (ja) 2014-08-25
JP6230238B2 (ja) 2017-11-15
US9735100B2 (en) 2017-08-15
DE102013225135A1 (de) 2014-08-07

Similar Documents

Publication Publication Date Title
CN103972276A (zh) 半导体装置及其制造方法
JP4459883B2 (ja) 半導体装置
US9673118B2 (en) Power module and method of manufacturing power module
US9468087B1 (en) Power module with improved cooling and method for making
US9054040B2 (en) Multi-die package with separate inter-die interconnects
US9966344B2 (en) Semiconductor device with separated main terminals
EP1986234A3 (en) Power semiconductor module for inverter circuit system
CN108231613B (zh) 将电子芯片与连接器主体互连并使连接器主体成形的通用过程
JP7260278B2 (ja) 半導体サブアセンブリー及び半導体パワーモジュール
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
US9362240B2 (en) Electronic device
CN111816572A (zh) 芯片封装及其形成方法、半导体器件及其形成方法、半导体装置及其形成方法、三相系统
JP2015176871A (ja) 半導体装置及びその製造方法
CN104851843A (zh) 电力用半导体装置
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP2018098282A (ja) 半導体装置
KR20180120598A (ko) 반도체 장치 및 그 제조 방법
JP2015023226A (ja) ワイドギャップ半導体装置
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
US20130256920A1 (en) Semiconductor device
JP7188049B2 (ja) 半導体装置
US8519546B2 (en) Stacked multi-die electronic device with interposed electrically conductive strap
CN111952272A (zh) 半导体封装和形成半导体封装的方法
CN103828041B (zh) 半导体装置
US11764187B2 (en) Semiconductor packages, and methods for forming semiconductor packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant