[go: up one dir, main page]

JP4620566B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4620566B2
JP4620566B2 JP2005294245A JP2005294245A JP4620566B2 JP 4620566 B2 JP4620566 B2 JP 4620566B2 JP 2005294245 A JP2005294245 A JP 2005294245A JP 2005294245 A JP2005294245 A JP 2005294245A JP 4620566 B2 JP4620566 B2 JP 4620566B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
heat sink
gravity
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005294245A
Other languages
English (en)
Other versions
JP2007103810A (ja
Inventor
進吾 須藤
直樹 吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005294245A priority Critical patent/JP4620566B2/ja
Publication of JP2007103810A publication Critical patent/JP2007103810A/ja
Application granted granted Critical
Publication of JP4620566B2 publication Critical patent/JP4620566B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、リードが重心調整機能を有する半導体装置およびその製造方法に関する。
半導体装置では、内部に樹脂封止された半導体素子から電気信号を外部に取り出すために、引き出し電極が設けられている。半導体装置の信頼性や電気的特性等を考慮して、種々の引き出し電極構造が提案されている。例えば、大電流を流す電力用の半導体装置では、引き出し電極として、半導体素子の表面に板状のリードを接合する構造が提案されている(例えば、特許文献1参照)。
特開2000−114445号公報
しかしながら、かかる半導体装置では、半導体素子の表面にリードを固定するとともにリードの端部に電極端子を固定する必要があり、半導体素子に固定されたリードと、電極端子となる外部のリードフレームとの位置関係が限定されていた。また、複雑な回路構成を有する半導体装置を作製するためには、半導体素子の表面にリードを固定する場合に、リードを所定の位置に保持する必要があり、製造工程が複雑となっていた。
そこで、本発明は、重心調整機能を備えたリードを用いることにより、製造工程を簡略化した電力用の半導体装置およびその製造方法の提供を目的とする。
本発明は、互いに対向する表面と裏面とを備えたブロック状の放熱板と、放熱板の表面に固定された互いに対向する表面と裏面とを備えた半導体素子と、半導体素子の表面の接合領域に接合材で固定されたリードと、リードに取り付けられた電極端子とを含む半導体装置であって、リードに重心調整部材が固着され、重力方向が放熱板裏面法線方向にある場合に、リードと重心調整部材との重心が、半導体素子上にあることを特徴とする半導体装置である。

また、本発明は、互いに対向する表面と裏面とを備えた放熱板を準備する工程と、放熱板の表面に互いに対向する表面と裏面とを備えた半導体素子を固定する工程と、半導体素子の表面の接合領域に、リードを固定する固定工程と、リードに電極端子を取り付ける工程と含み、固定工程が、接合領域に半田材を配置し、半田材にリードが接するようにリードを自立させた状態で半田材を溶かし、接合領域にリードを固定する工程であることを特徴とする半導体装置の製造方法でもある。
本発明によれば、半導体素子の表面にリード自立させた状態で固定できるため、半導体装置の生産性や歩留まりが向上するとともに、半導体装置の設計の自由度が向上し、複雑な回路を容易に得ることが可能となる。
実施の形態1.
図1は、全体が100で表される、本発明の実施の形態1にかかる電力用の半導体装置の断面図であり、図2は、半導体装置100のIGBT2近傍の斜視図(樹脂筐体8を除く)である。
電力用の半導体装置100は、例えば縦50mm、横30mm、厚さ3mmのCuブロック1を含む。Cuブロック1表面には、例えば、厚さ0.4mm、縦、横15mmのIGBT(絶縁ゲートバイポーラトランジスタ)2が、例えば、厚さ0.15mmのSn−Ag−Cu系のはんだ3により接合されている。Cuブロック1は、IGBT2の放熱効果を高めるとともに、裏面配線の役割も兼ねる。
IGBT2の表面の接合領域には、例えば、IGBT2との接合部が縦13mm×横10mmの矩形形状で、厚さが0.2mmのCuリード4が、例えば厚さ0.2mmのSn−Ag−Cu系のはんだ5により接合されている。Cuリード4とCuブロック1との間は、十分な絶縁距離を設ける必要があるため、Cuリード4は屈曲部4B(図3参照)でIGBT2の表面に対して垂直方向に曲げられて、IGBT2の表面から約1.5mmの間隔を有するようになっている。
なお、接合に用いるCuリード4は、厚みを薄くした方が、温度サイクルが加わった場合にははんだ5のクラックなどが発生しにくく、信頼性が向上する。
Cuリード4には、Cuリード4がIGBT2の接合領域上に自立する(固定しなくても傾かずに静止する)ように、IGBT2上に位置する端部に重心調整部4Aが設けられている。図3に示すように、重心調整部4Aは、例えば、リード成形時の曲げ加工においてCuリード4の端部を折り曲げて形成される。
重心調整部4Aは、図3に示す4Bを支点として、Cuリード4が、自重による回転モーメントで倒ないように作製される。換言すれば、Cuリード4の重心を通る直線が、接合領域と垂直に交わるようになっている。なお、屈曲部4Bは、Cuリード4とIGBT2との接合部の、引き出し方向の端部である。
Cuブロック1、Cuリード4には、それぞれ電極端子6A、6BがAgペースト等で固着され、半導体装置外部との電流の入出力を行う。IGBT2のゲート電極(図示せず)には、Alワイヤ7を用いて、電極端子6Cが接続される。
電極端子6BとCuリード4との接合部においては、Cuリード4が電極端子6Bより放熱板1側になるように、Cuリード4と電極端子6Bとが重ねられて接合される。
Cuブロック1等は、フィラーが混入されたエポキシ樹脂等からなる樹脂筐体8に封止される。
なお、Cuリード1の裏面には、樹脂筐体8よりもフィラーの添加量の多い、熱伝導率の高い絶縁シート9が固着されている。
次に、半導体装置の製造方法について簡単に説明する。
まず、Cuブロック1を準備する。約280℃に加熱されたCuブロック1上にIGBT2の面積とほぼ同サイズにプリフォームされた板状はんだを載置する。以下のはんだ工程は、還元雰囲気炉中を通過するトンネル炉によって行われる。
次に、溶融したはんだの上に、第二の主電極にあたるコレクタ電極(図示せず)がCuブロック1上に接続するように、IGBT2を載置する。
次に、IGBT2の第一の主電極にあたるエミッタ電極(接合領域:図示せず)上に、プリフォームされた板状はんだを載置して溶融させ、更に、溶融したはんだの上からCuリード4を載置する。
なお、IGBT2の第一の主電極(接合領域)上には、予め、はんだとの濡れ性を良くするために、例えば無電解メッキ法等により厚さ5μm程度のNi膜を形成しておくことが好ましい。
ここで、図3のCuリード4の断面図に示すように、Cuリード4には、Cuリード4がIGBT2上に自立する(固定しなくても傾かずに静止する)ように、IGBT2上に位置する端部に重心調整部4Aが設けられている。図3に示すように、重心調整部4Aは、例えば、リード成形時の曲げ加工においてCuリード4の端部を折り曲げて形成される。
重心調整部4Aは、図3に示す屈曲部4Bを支点として、Cuリード4が、自重による回転モーメントで倒ないように作製される。なお、4Bは、Cuリード4とIGBT2とが接合される部分の、引き出し方向の端部である。
図4は、全体が120で表される、半導体装置100のIGBT2近傍の斜視図(樹脂筐体8を除く)である。図4の構造では、重心調整部4Aは、2つの折り曲げ部から形成される。必要な重心の位置や重さに応じて、図2、4に示す重心調整部4Aの構造が使い分けられる。
なお、後述するように、IGBT2の制御配線にはAlワイヤ配線が設けられるため、重心調整部4Aは、制御電極に重ならないように形成される。
かかる工程の後、全体を冷却してはんだ付を完了する。IGBT2に対するCuリード4の位置合わせは、プリフォームされたはんだが溶融してCuリード4にぬれ力が働くことにより、セルフアライメントにより十分な位置合わせが行われる。
IGBT2に対するCuリード4のはんだ付が完了した後、内部電極や外部電極を構成するリードフレーム(図示せず)を上から重ねて、Cuブロック1やCuリード4とリードフレームとの接合を行う。接合には、はんだの融点以下で接合できるAgペースト等の導電性接着剤が用いられる。
最後に、Cuブロック1等をトランスファーモールド法により封止し、樹脂筐体8を形成する。更に、リードフレームをプレス金型等により切断し、曲げることにより電極端子6A、6B、6Cを形成する。この結果、Cuブロック1、Cuリード4には、それぞれ電極端子6A、6Bが固着され、半導体装置外部との電流の入出力を行うようになる。IGBT2のゲート電極(図示せず)には、例えばAlワイヤ7を用いて、電極端子6Cが接続される。
なお、Cuブロック1の筐体外部に接する部分には、樹脂筐体8よりもフィラーの添加量を増やした、熱伝導率の高い絶縁シート9が固着されている。
以上の工程で、本実施の形態にかかる電力用の半導体装置100が完成する。
本実施の形態1では、半導体素子としてIGBTを例に述べたが、代わりに、パワートランジスタであるMOSFETなどを使用しても構わない。
また、はんだ材として、Sn−Ag系のはんだを例示したが、Au−Si系、Sn−Pb系など、通常、電気的接合部に用いられる他のはんだ材料やAg入りエポキシ樹脂などの導電性接着剤を用いても構わない。特に、導電性接着剤を用いた場合は、Cuリード4に対して、はんだの濡れ力ほどの保持力を有しないため、本実施の形態のように、Cuリード4が自立する構成としないと、Cuリード4をIGBT2の上に固定する工程が困難となる。
また、はんだの濡れ性の良い金属膜として、メッキ法により形成したNi膜を例示したが、スパッタリング法により形成したNi/Auの積層膜等も使用できる。このように、表面がNi、Ag、Au、Pd、Cu等、はんだがぬれを生じる金属であれば、金属膜として使用可能である。
本実施の形態にかかる電力用の半導体装置100では、Cuリード4が重心調整部4Aを有し、IGBT(半導体素子)2上に自立する(固定しなくても傾かずに静止する)ため、IGBT(半導体素子)2上へのCuリード4の接合工程で、スペーサやおもりでCuリード4を傾かないように固定する必要がない。
特に、Cuリード4を支持するためにスペーサを用いた場合、はんだ付をするための昇温、降温工程ではスペーサも含めて加熱、冷却されるため、温度上昇、温度降下に時間を要していた。これに対して、本実施の形態ではスペーサを使用しないため、スペーサの取り付け時間も含め、約30%の時間短縮が可能となった。
また、放熱板であるCuブロック1とCuリード4との間隙は、スペーサの高さで固定されるため、はんだ量が少ない場合などは、Cuリード4が浮いた状態で搭載され、はんだ付面積が減少したり、はんだ付できずにオープンになったりすることがあった。これに対して、本実施の形態では、スペーサを使用しないため、良好なはんだ付けが可能となる。
更に、Cuリード4を支持するスペーサを用いる必要が無いため、はんだ付けにおける生産性が向上し、従来の約1.5倍の量の生産が可能となる。
また、Cuリード4の曲げ精度が、接合部に律則した0.05mmではなく、半導体素子(IGBT2)や放熱板(Cuブロック1)との絶縁距離に律則するため、0.2mmとすることが可能となり、Cuリード4のコストを約20%削減することが可能となった。
また、半導体装置100内の回路構成は、放熱板(Cuブロック1)、半導体素子(IGBT2)、リードだけであり、はんだ付けされた要素を組み合わせてリードフレームを選択するだけで、大電流装置やインバータ回路に用いられる2素子並列の2IN1モジュール、6素子並列の6IN1モジュールを形成することができる。
また、本実施の形態で示された構造、接合プロセスを用いることによって、リードフレームを放熱板やリードの上から重ねて接合するだけで、複雑な回路を容易に形成することが可能である。
更に、本実施の形態にかかる半導体装置100では、短時間に大きな発熱がある場合や、Cuリード4自体の発熱に対して、樹脂筐体8への放熱を促進し、温度変化の少ない信頼性の高い半導体装置を得ることができる。
実施の形態2.
図5は、全体が200で表される、本発明の実施の形態2にかかる電力用の半導体装置の断面図である。図5中、図1と同一符合は、同一又は相当箇所を示す。
本実施の形態2にかかる半導体装置200では、Cuリード4の端部が、Cuブロック1の表面から約5mm突出した端部(図5では、右方向に突出)を有する。
Cuリード4に電極端子6A−6Cを接続する工程では、リードフレームをCuリード4の上から搭載し、例えば上下から接合部に50MPa程度の圧力を加えて超音波を印加し、超音波接合によって接続する。
本実施の形態にかかる半導体装置200では、Cuリード4の端部が、Cuブロック1の表面端部から約5mm突出しているため、Cuリード4と電極端子6Bとの接合部に容易に圧力を加えることができる。
従って、リードの高さやフレームの高さのばらつきが大きい場合でも、フレームを十分変形させることができ、また治具などによってCuリードを支持できるため、接合部オープン等の接合不良を低減することが可能となる。
また、数MPaの加圧力を必要とする抵抗溶接、抵抗ロウ付け、超音波接合など複数の接合方法から適した方法を選択することが可能となる。このため、例えば、100A以下の使用電流の小さい半導体装置においてはスポット溶接を、300Aを超えるような使用電流の大きい半導体においては、接続面積を拡大させることが可能な抵抗ロウ付けなどを、適宜使用することができる。
このように、本実施の形態にかかる半導体装置200では、接合部形状、接合方式の選択肢が広がるため、フレーム設計の自由度が向上し、多数の半導体素子を組み合わせた半導体装置を形成する場合には、回路の作製が容易となる。
実施の形態3.
図6は、全体が300で表される、本発明の実施の形態3にかかる電力用の半導体装置の断面図である。図7は、電力用の半導体装置300のIGBT2近傍の斜視図である。図6、7中、図1、2と同一符合は、同一又は相当箇所を示す。
半導体装置300では、Cuリード4の、IGBT2上のエミッタ電極(図示せず)と接合される面と対向する面に、例えば、縦1mm、横4mm、高さ8mmのタングステンの重心調整部材10が、例えばAgロウ付けなどによって予め固着されている。かかる重心調整部材10を有することにより、Cuリード4が自立するようになっている。
ここで、重心調整部材10は、Cuリード4上の接合面全面に固着されていても良いが、タングステンなどは高価な材料であるため、リードが自立する必要最低限の重量のタングステンを使用することが、製造コスト削減の観点から好ましい。
なお、より小さい部品によってリードの自立を実現するためには、例えばモリブデンや上述のタングステンのような、比重がCuと同等以上の物質を用いるのが好ましい。また、重心調整部材10は導電材料に限らず、絶縁体であっても構わない。
以上の実施の形態1〜3では、リード材料としてCuを例として挙げて説明したが、比重の小さなAlを用いることで、重心調整部材10の小型、薄型化が可能となる。
例えば、図8は、発熱の大きいIGBT2からのCuリード4の配線を2方向に分割することによって、IGBT2の電流密度、発熱を分散する構造である。このようなリード構造の場合には、リードの重心位置を調整するような部分を、リードの曲げ成形によって形成することは、リード全体の高さが曲げ高さの3倍以上になるため極めて困難であるが、重心調整部材10を取り付ける場合は、取り付け位置の選択が比較的に自由に行える。例えば、図8に示すように、接合部と対向する領域に重心調整部材10を設置しても構わないし、図9に示すように、配線部に設置しても構わない。
このように、本実施の形態3にかかる半導体装置300では、Cuリードの変形のみではCuリードの重心位置を調整できないような、薄型パッケージの半導体装置を作製することが可能となる。
実施の形態4.
図10は、本実施の形態4にかかる電力用半導体装置のIGBT2近傍の斜視図である。図10中、図1と同一符合は、同一又は相当箇所を示す。
始めに、Cuブロック1、IGBT2、およびIGBT2の接合領域上に自立するように両端が展開された(両端が延びた)Cuリード4を、各接合領域の形状に合わせてプリフォームされたはんだシート(図示せず)を介して積層する。はんだ付けの方法としては、実施の形態1に示したような、トンネル炉を用いた積層はんだ付を用いる。
この際、IGBT2の制御電極上を覆うCuリード4の側面には、長さ2mm、幅2mmの切欠き4Cが設けられている。
はんだ付けが完了した後、図11に示すように、Cuリード4の制御電極を覆っているCuリード4の端部を、反対側の端部に向かって折り曲げ、重なったCuリード4同士を、例えば超音波接合によって固着する。
その後、内部電極および外部電極を構成するリードフレーム(図示せず)を上から重ねて、はんだ融点以下で接続できるAgペーストのような導電性接着剤等により、リードフレームとCuリード4とを電気的に接続する。
このような製造方法により作製される電力用の半導体装置では、展開された状態で自立するCuリード4を用いることにより、スペーサや重りを必要としないことは前述の実施の形態1などで示したものと同様である。ここでは、更に、Cuリード4を重ねて接合するため、IGBT2などからの電流経路の断面積を略2倍にすることができる。
IGBT2上での温度サイクル信頼性を向上させるためにCuリード4を薄くした場合、配線部の電気抵抗が増大する。これに対して、本実施の形態にかかる半導体装置では信頼性を向上させ、かつ配線抵抗の低い半導体装置を作製することが可能となる。
本発明の実施の形態1にかかる電力用半導体装置の断面図である。 本発明の実施の形態1にかかる電力用半導体装置の部分斜視図である。 本発明の実施の形態1にかかる電力用半導体装置に用いるCuリードの断面図である。 本発明の実施の形態1にかかる他の電力用半導体装置の部分斜視図である。 本発明の実施の形態2にかかる電力用半導体装置の断面図である。 本発明の実施の形態3にかかる電力用半導体装置の断面図である。 本発明の実施の形態3にかかる電力用半導体装置の部分斜視図である。 本発明の実施の形態3にかかる他の電力用半導体装置の部分斜視図である。 本発明の実施の形態3にかかる他の電力用半導体装置の部分斜視図である。 本発明の実施の形態4にかかる電力用半導体装置の部分斜視図である。 本発明の実施の形態4にかかる電力用半導体装置の部分斜視図である。
符号の説明
1 Cuブロック、2 IGBT、3 はんだ、4 Cuリード、4A 重心調整部、4B 支点、4C 切欠、5 はんだ、6A、6B、6C 電極端子、7 Alワイヤ、8 樹脂筐体、9 樹脂シート、10 重心調整部材、100 半導体装置。

Claims (6)

  1. 互いに対向する表面と裏面とを備えたブロック状の放熱板と、
    該放熱板の表面に固定された互いに対向する表面と裏面とを備えた半導体素子と、
    該半導体素子の表面の接合領域に接合材で固定されたリードと、
    該リードに取り付けられた電極端子とを含む半導体装置であって、
    該リードに重心調整部材が固着され、重力方向が放熱板裏面法線方向にある場合に、該リードと該重心調整部材との重心が、半導体素子上にあることを特徴とする半導体装置。
  2. 互いに対向する表面と裏面とを備えたブロック状の放熱板と、
    該放熱板の表面に固定された互いに対向する表面と裏面とを備えた半導体素子と、
    該半導体素子の表面の接合領域に接合材で固定されたリードと、
    該リードに取り付けられた電極端子とを含む半導体装置であって、
    該リードは、重力方向が放熱板裏面法線方向にある場合に、該リードの重心が半導体素子上になるように逆方向に延びたリードの一方を、他方に接続するように折り曲げてなることを特徴とする半導体装置。
  3. 上記電極端子と上記リードとの接合部において、該リードが該電極端子より上記放熱板側になるように、該リードと該電極端子とが重ねられたことを特徴とする請求項1または2に記載の半導体装置。
  4. 上記リードは、上記放熱板の表面と略平行に延び、該放熱板の端部を超えて外方に延びた外方端部を有し、該外方端部に上記電極端子が取り付けられたことを特徴とする請求項1または2に記載の半導体装置。
  5. 互いに対向する表面と裏面とを備えた放熱板を準備する工程と、
    該放熱板の表面に互いに対向する表面と裏面とを備えた半導体素子を固定する工程と、
    該半導体素子の表面の接合領域に、リードを固定する固定工程と、
    該リードに電極端子を取り付ける工程と含み、
    該固定工程が、該接合領域に半田材を配置し、該半田材に該リードが接するように該リードを自立させた状態で該半田材を溶かし、該接合領域に該リードを固定する工程であることを特徴とする半導体装置の製造方法。
  6. 上記固定工程後に、上記接合領域を挟んで違いに逆方向に延びた上記リードの一方を他方に接続するように折り曲げる工程を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
JP2005294245A 2005-10-07 2005-10-07 半導体装置およびその製造方法 Active JP4620566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005294245A JP4620566B2 (ja) 2005-10-07 2005-10-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294245A JP4620566B2 (ja) 2005-10-07 2005-10-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007103810A JP2007103810A (ja) 2007-04-19
JP4620566B2 true JP4620566B2 (ja) 2011-01-26

Family

ID=38030432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294245A Active JP4620566B2 (ja) 2005-10-07 2005-10-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4620566B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516321B2 (en) 2015-11-10 2019-12-24 Mitsubishi Electric Corporation AC power generator

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4666185B2 (ja) * 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
JP5817589B2 (ja) * 2012-02-28 2015-11-18 株式会社豊田自動織機 半導体装置およびその製造方法
JP5418654B2 (ja) * 2012-10-09 2014-02-19 富士電機株式会社 半導体装置
JP6230238B2 (ja) 2013-02-06 2017-11-15 三菱電機株式会社 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174747A (ja) * 1989-09-20 1991-07-29 Fuji Electric Co Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174747A (ja) * 1989-09-20 1991-07-29 Fuji Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516321B2 (en) 2015-11-10 2019-12-24 Mitsubishi Electric Corporation AC power generator

Also Published As

Publication number Publication date
JP2007103810A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
JP4499577B2 (ja) 半導体装置
JP4438489B2 (ja) 半導体装置
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
JP6602480B2 (ja) 半導体装置
JP3601432B2 (ja) 半導体装置
JP5090088B2 (ja) 半導体装置およびその製造方法
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP4940743B2 (ja) 半導体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
CN101060090B (zh) 半导体装置的制造方法
JPWO2015111691A1 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
CN115274465A (zh) 电力用半导体装置
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP2013016525A (ja) パワー半導体モジュールおよびその製造方法
JP2008117825A (ja) パワー半導体デバイス
JP2015076562A (ja) パワーモジュール
JP2005094842A (ja) インバータ装置及びその製造方法
JP2008258547A (ja) 半導体装置およびその製造方法
JP2005167075A (ja) 半導体装置
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP6919392B2 (ja) 半導体モジュール
JP2001274177A (ja) 半導体装置及びその製造方法
JP5233853B2 (ja) 半導体装置
JP2007059860A (ja) 半導体パッケージ及び半導体モジュール
JP2000183222A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4620566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250