[go: up one dir, main page]

CN103762174A - 一种薄膜晶体管的制备方法 - Google Patents

一种薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN103762174A
CN103762174A CN201110461865.4A CN201110461865A CN103762174A CN 103762174 A CN103762174 A CN 103762174A CN 201110461865 A CN201110461865 A CN 201110461865A CN 103762174 A CN103762174 A CN 103762174A
Authority
CN
China
Prior art keywords
preparation
photoresist
temperature oxide
polysilicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110461865.4A
Other languages
English (en)
Inventor
赵淑云
郭海成
王文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Original Assignee
GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd filed Critical GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Priority to CN201110461865.4A priority Critical patent/CN103762174A/zh
Publication of CN103762174A publication Critical patent/CN103762174A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种薄膜晶体管的制备方法，包括：1)在准分子激光退火的多晶硅薄膜上沉积低温氧化层和非晶Si层；2)旋涂光刻胶；3)对光刻胶曝光，形成条状图案；4)离子注入；5)剥离光刻胶，蚀刻掉非晶Si和低温氧化层；6)刻蚀步骤5)得到的多晶硅薄膜，形成有源岛；7)用氧等离子除去光刻胶；8)去除自然氧化层，然后用LPCVD法沉积低温氧化物作为栅极绝缘层，再形成栅电极；9)对P型沟道和N型沟道TFT分别掺入硼和磷，作为源极和漏极；10)沉积低温氧化物隔离层并同时激活掺杂物，打开接触孔，形成接触导线并图案化。

Description

一种薄膜晶体管的制备方法
技术领域
本发明涉及多晶硅技术，更具体地涉及一种多晶硅薄膜晶体管的制备方法。
背景技术
在传统的有源矩阵显示领域，TFT通常是用非晶硅(a-Si)材料做成的。这主要是因为其在大面积玻璃底板上的低处理温度和低制造成本。最近多晶硅用于高分辨率的液晶显示器(LCD)和有源有机电致发光显示器(AMOLED)。多晶硅还有着在玻璃基板上集成电路的优点。此外，多晶硅具有较大像素开口率的可能性，提高了光能利用效率并且减少了LC和底部发光OLED显示器的功耗。众所周知，多晶硅TFT更适合用于驱动OLED像素，不仅因为OLED是电流驱动设备，a-Si TFT有驱动OLED的长期可靠性问题，而且也是因为非晶硅电子迁移率较小，需要大的W/L的比例，以提供足够的OLED像素驱动电流。因此，对于高清晰度显示器，高品质多晶硅TFT是必不可少的。
为了实现有源矩阵TFT显示板的工业化生产，需要非常高的多晶硅薄膜的质量。它需要满足在大面积的玻璃基板上低温处理，低成本的制造，制造工艺稳定，高性能，器件性能的高均匀性和高可靠性。
高温多晶硅技术可以用来实现高性能的TFT，但它不能被应用在商业面板中使用的普通玻璃基板。在这种情况下，必须使用低温多晶硅(LTPS)。有三个主要的LTPS技术：(1)在600℃下退火很长一段时间的固相结晶(SPC)；(2)准分子激光结晶、退火(ELC/ELA)或快速加热退火；(3)金属诱导结晶(MIC)。ELC可以产生最佳效果，但受限于高的设备投资和维护成本，而且玻璃基板的尺寸也难以进一步增加。SPC是最便宜的技术，但需要在600℃下退火24小时左右才结晶。MIC的缺点是金属污染和TFT器件的非均匀性。从而，还没有任何一种技术能够满足所有上述的低成本和高性能的要求。
所有的多晶硅薄膜材料的共同点是，薄膜上的晶粒的结晶方向的大小和形状在本质上是随机分布。当这种多晶硅薄膜被用做TFT的有源层，TFT的电学特性受限于沟道中出现的晶界。晶粒的分布是随机的，使得整个基板的TFT的电学特性不均匀。正是这种电学特性分布离散的问题，使得最终的显示出现如mura的缺陷和非均匀的亮度。
发明内容
为克服上述缺陷，本申请提出一种新的方法来改善以上的TFT特性，包括ELA、SPC和MIC技术。通过掺杂多晶硅线，本征的多晶硅是由掺杂的平行线，称之为搭桥晶粒结构(BG)进行连接。
本发明提供一种薄膜晶体管的制备方法，包括：
1)在准分子激光退火的多晶硅薄膜上沉积低温氧化层和非晶Si层；
2)旋涂光刻胶；
3)对光刻胶曝光，形成条状图案；
4)离子注入；
5)剥离光刻胶，蚀刻掉非晶Si和低温氧化层；
6)刻蚀步骤5)得到的多晶硅薄膜，形成有源岛；
7)用氧等离子除去光刻胶；
8)去除自然氧化层，然后用LPCVD法沉积低温氧化物作为栅极绝缘层，再形成栅电极；
9)对P型沟道和N型沟道TFT分别掺入硼和磷，作为源极和漏极；
10)沉积低温氧化物隔离层并同时激活掺杂物，打开接触孔，形成接触导线并图案化。
根据本发明提供的制备方法，其中步骤1)中的低温氧化层的厚度为50nm，非晶Si层的厚度为50nm。
根据本发明提供的制备方法，其中步骤2)中的光刻胶的厚度为700纳米，旋涂光刻胶后以90℃加热1分钟。
根据本发明提供的制备方法，其中步骤3)中，曝光光源的波长为365nm。
根据本发明提供的制备方法，其中步骤3)中，所述条状图案为宽度和间距均为0.5微米的平行线。
根据本发明提供的制备方法，其中步骤8)中，LPCVD法沉积低温氧化物的温度为425摄氏度，低温氧化物的厚度为70nm。
根据本发明提供的制备方法，其中步骤8)中，沉积300nm的钛并图案化为栅电极。
根据本发明提供的制备方法，其中步骤9)中，掺入硼和磷的剂量为4×1015/cm2。
根据本发明提供的制备方法，其中步骤10)中，低温氧化物隔离层的厚度为500nm。
使用这种BG多晶硅层作为有源层，保证电流垂直流过平行线TFT设计，晶界的影响可以减少。阈值电压，开关比率，器件迁移率，整个基板的均匀性，亚阈值斜率和器件的可靠性这些重要的特性都可以使用现在的这种技术得到改进。这些改进，同时也可以使得成本较低，价格更为低廉，使高性能的LTPS TFT成为现实。
附图说明
以下参照附图对本发明实施例作进一步说明，其中：
图1a和图1b分别为低温多晶硅薄膜和对应的势垒分布的示意图；
图2a和图2b分别为搭桥晶粒多晶硅薄膜和对应的势垒分布的示意图；
图3为形成BG线结构的横截面示意图；
图4为以PR1075形成的周期为1μm的BG线图案的SEM图片；
图5为劳埃德干涉示意图；
图6为使用LIL形成BG线的横截面示意图；
图7为通过LIL系统实现的正胶片的SEM图片；
图8为通过LIL系统实现的负胶片的SEM图片；
图9为NIL过程示意图，图9a为压膜，图9b为脱模；
图10a和10b为Vds＝-0.1V和Vds＝-5V时，ELA TFT和不同掺杂剂量的BG-ELA TFT以Vgs为函数的转移特性曲线；
图11a和11b分别为当Vds＝-0.1V和Vds＝-5V，以Vgs为函数，不同的掺杂量BG-ELA TFT与一般的ELA TFT的输出电流比(γ)图；
图12a和12b为均匀分布的100个TFTs表现出的GIDL和Vth差异性；
图13a和13b分别为以Vgs为函数的非BG结构与BG结构的n-型ELA TFTs转移特性曲线，和以Vgs为函数的非BG结构与BG结构的n-型ELA TFTs的输出电流比(γ)；
图14为典型SR-MILC多晶硅TFT的特征曲线，表现出漏电流随Vds的增大而增大；
图15为关态下横向电场分布仿真结果；
图16a为BG结构TFT的横截面示意图和图16b为多栅结构TFT横截面示意图；
图17为在高栅漏电压下1栅、2栅、4栅结构，普通SR-MILC多晶硅TFTs的漏电流；
图18a、b和c分别为W/L＝20μm/12μm为的单栅、BG多晶硅和4栅的TFTs的布局；
图19在w和l固定为：w/l＝1时，单栅、多栅和BG TFTs活性区域消耗的函数。
具体实施方式
通常情况下，多晶硅由两个部分组成，一种是单一的晶粒区域，另一种是晶界。晶粒内的导电特性几乎是相同的，而跨晶界的传导较差，这会导致整体的迁移率的损失和阈值电压的增加。多晶硅薄膜的薄膜晶体管(TFT)的有源通道通常由这样的多晶硅薄膜组成。随意性和变化的导电特性不利于显示性能和画面质量。典型的多晶硅结构图如图1a所示，低温多晶硅薄膜包括晶粒和晶粒的边界。相邻的晶粒之间有明显的晶界。通常情况下，晶粒的长度是在几十纳米，到几微米大小之间，被认为是一个单一的晶体。晶界处通常分布有很多错位，堆栈故障和悬挂键缺陷。由于不同的制备方法，低温多晶硅薄膜内的晶粒可能是随机分布或呈方向性分布的。
在晶界存在严重缺陷，将引起高势垒，如在图1b所示。势垒(或斜势垒的垂直分量)垂直方向的载流子传输会影响到初始状态和载流能力。这种低温多晶硅薄膜制备的薄膜晶体管阈值电压，场效应迁移率都受限于晶界势垒。起连结作用的晶粒边界应用于TFT时，也会在高的反向栅极电压下，造成较大的漏电流。
搭桥晶粒(BG)的多晶硅技术是在TFT的有源层，通过使用平行导电带或线连接晶粒的技术。形成导电带或垂直方向的电流流过的晶粒的跨越线，可以大大提高TFT的性能。这些跨越线可以减少结晶晶界的影响，如在图2(b)项所示。这种结构被定义为搭桥晶粒(BG)的结构。
所述“搭桥”是由平行的高掺杂的线条组成，我们称之为BG线。多晶硅薄膜上形成的BG线应狭窄，彼此非常接近。该线的宽度和间距应与晶粒的大小类似。导电线不应互相接触，并应涵盖整个多晶硅薄膜以便以后处理。BG线的主要功能是在晶粒之间垂直于电流的流动方向架桥。因此，电流沿着这些线路流动不再是一个重要问题。
图2a为所示的搭桥晶粒结构的多晶硅薄膜示意图。导电线垂直于电流的流动方向。这些导电线可用p或n型掺杂半导体掺杂离子形成。掺杂量可以调整，以创建导电通道，通常在1012/cm2到1016/cm2范围。掺杂的模式可以用各种的方法进行，如简单的光刻，激光干涉，或纳米压印光刻技术等。
实施例1
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法，包括：
1)在多晶硅薄膜表面旋涂一层PR 1075光刻胶，PR光刻胶旋涂之后，样品被加热到90度进行软烤，加热时间为1分钟，软烤的目的是为了减少光刻胶的溶剂，从～20％到～5％，同时释放诱导旋涂薄膜的应力，软烤后，使用ASM PAS5000步进光刻机在波长为365nm光下对光刻胶进行曝光，在110°℃烧烤1分钟之后，然后样品被浸泡到FHD-530秒进行显影处理，显露在光下的光刻胶溶解在溶解液里，并没有接触到光的部分是保持原样，从而使BG线图形转移到光刻胶上(如图3所示)，形成周期为1μm的BG线图案(其SEM照片如图4所示)；
2)在120℃硬烤后，样品被送到CF3000里进行离子注入。
NFF(The Nanoelectronics Fabrication Facility纳米电子制造工厂)的ASML 5000型的步进光刻机，比率为5比1，这保证了最小线宽和最小间隔为0.5μm。因此，最低的线周期限制在1μm。
本实施例通过光刻生成BG图案和离子注入两个步骤，得到了由单个重复周期为1μm的掺杂多晶硅平行线组成的BG线。
在其他实施例中，也可以在非晶硅上先形成BG线后再将非晶硅结晶成多晶硅，即BG线可以形成在结晶前或后。
这种先在非晶硅上掺杂形成BG线再结晶的方法，与先把非晶硅结晶，再在多晶硅上形成BG线的方法相比，至少具有以下优点：当在非晶硅上进行P型掺杂，退火时更能促进非晶硅的结晶；由于掺杂物质在非晶硅结晶时会进行扩散，利用这点，可以更好地控制掺杂区与非掺杂区的比例，进一步地缩小存在于非掺杂区的晶界的几率，同时降低短路的风险；再有，由于退火工艺是在掺杂之后，在把非晶硅结晶化的同时也把掺杂物激活了。
实施例2
BG线图案也可以用激光干涉光刻技术(LIL)来实现，这是容易在大面积基板实现，而不需要一个掩膜版。激光干涉光刻技术(LIL)是在一个较大的区域基板上制造周期性的和准周期性图案的首选方法。
使用基于如图5所示的劳埃德干涉的装置。正规图案是由干涉激光束和反射激光束构成。由于第二束激光束是由一面非常接近基板的镜子形成，这样的设置与一个真正的双光束干涉设置相比，其对振动不太敏感。干涉图案的周期，以及在基板上的抗蚀层光栅记录，是由公式P＝λ/(2sinθ)决定。使用363.8nm的光源，300纳米至1000纳米的周期，是可以很容易调出的。
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法，包括：
1)在多晶硅薄膜上旋涂一层280nm的防反射涂层(ARC)并在175℃下硬烤，然后于ARC层上旋涂
Figure BSA00000653993000061
厚的PR 1075光刻胶，把样品放到90度环境加热1mins，然后把光刻胶放在LIL系统中进行曝光，如对于PR1075光刻胶，选
Figure BSA00000653993000062
光能，曝光后在110℃烧烤1分钟，然后样品被浸泡到FHD-530秒进行显影处理，从而使BG线图形转移到光刻胶上，其截面结构示意图如图6所示；
2)在120℃硬烤后，样品被送到CF3000离子注入系统进行BG离子注入，经过BG离子注入后，PR胶在氧等离子体温度在100℃环境下30min剥夺去除。
本实施例得到的多晶硅薄膜可以被称为BG-poly-Si，可以作为TFT有源层使用。
图7为使用LIL系统的正胶的SEM照片。应该指出，使用正性光刻胶形成光栅图案通常的PR线比沟槽狭窄，如图7所示。在这种情况下，离子注入和激活后，由于注入横向蔓延的现象和在激活过程中的扩散等原因，邻近BG线太容易发生短路。
要解决这个问题，经LIL系统曝光后，可在氨气环境下90℃加热30分钟。然后样品被推进暴露在200mJ/cm2能源的UV光环境。最后，经过处理后，正胶变为负胶，显影后如图8所示，能够使后续形成的BG线间距增大，防止由于注入横向蔓延的现象和在激活过程中的扩散等原因使邻近的BG线短路。
本实施例通过激光干涉光刻技术(LIL)生成BG图案和离子注入两个步骤，得到了由重复周期为300纳米至1000纳米的掺杂多晶硅平行线组成的BG线。
在其他实施例中，也可以在非晶硅上先形成BG线后再将非晶硅结晶成多晶硅，即BG线可以形成结晶前或后。
实施例3
另一种能够实现了小尺寸的BG线图案的方式是纳米压印光刻(NIL)技术。NIL是一个简单的光刻工艺，具有成本低，高量产和高分辨率。它是通过在抗蚀剂上的印记的机械变形和后续工序来形成图案化。抗蚀剂的印记通常是由一个单体或聚合物制剂经过印制在热或紫外光固化过程中形成的。
NIL的原理如图9所示，将有着纳米尺度的起伏形状表面的硬模具压入在基板上聚合物材料，从而在聚合物材料上形成高低起伏的厚度对比。薄薄的聚合物材料的残积层是有意留模具突起部分的底下，作为柔软的缓冲层，以防止硬模具直接影响到基板，同时也有效保护模具表面细腻的纳米尺度的起伏形状表面以及设备表面。经过NIL处理之后，使BG形图案转移到基板上，然后再进行BG离子注入。
实施例4
本实施例提供一种薄膜晶体管的制造方法，在准分子激光退火(ELA)多晶硅上形成BG线，然后利用该多晶硅制成TFT。
与现有的低温多晶硅技术相比，ELA提供最好的质量，以及表现出最高的TFT特性。
本实施例提供的薄膜晶体管的制造方法包括：
1)在玻璃基板上的ELA 4英寸多晶硅薄膜上沉积一层50nm的LTO层和一层50纳米的a-Si层，以减少从基板的反射光；
2)旋涂700纳米厚的PR 1075光刻胶，然后加热到90℃为1分钟；
3)光刻胶在曝光步进ASM PAS5000以波长为365nm的光曝光，形成BG线图案，BG线图案为宽度和间距均为0.5微米的平行线；
4)硬烤后，样品被送到CF3000，进行离子注入；
5)剥离PR胶，蚀刻掉a-Si和LTO层；
6)以AME8110活性离子蚀刻机干刻该部分掺杂BG-ELA多晶硅薄膜，形成有源岛；
7)用氧等离子除去光刻胶；
8)用1％HF去除自然氧化层，然后用LPCVD法在425℃沉积70nm的低温氧化物(LTO)作为栅极绝缘层，沉积300nm的钛并图案化为栅电极；
9)对P型沟道和N型沟道TFT分别以剂量4×1015/cm2掺入硼和磷，作为源极和漏极；
10)沉积一层500nm的LTO隔离层并同时激活掺杂物，打开接触孔，溅射700nm的铝-1％硅作为接触导线并图案化，接触导线的烧结是在420度FGA混合气体环境进行30分钟。
图10所示为当Vds＝-0.1V和Vds＝-5V时，ELA TFT和不同掺杂剂量的BG-ELA TFT以Vgs为函数的转移特性曲线。P型-通道ELA的非BG和不同掺杂剂量BG的多晶硅薄膜晶体管的电气参数列于表
Figure BSA00000653993000081
当Vds＝-0.1V，随着掺杂量的增加最小漏电流减小。但是，当掺杂剂量2E15/cm2，最低的漏电流变大。另外，当BG掺杂剂量为2E15/cm2时，亚阈值摆幅(S)增加0.953V/decade。当BG掺杂量变小，为1E14/cm2与5E14/cm2时，亚阈值摆幅(S)分别为0.56V/decade和0.6/decade，这是比原来的ELA TFT要小。这意味着，BG掺杂量关系到多晶硅薄膜的质量。通常情况下，基于MIC的多晶硅薄膜包含有更多的晶粒边界和缺陷。BG的掺杂可以填补一些陷阱，因此，最低的漏电流，亚阈值摆幅和BG TFT的Vth可以减少。然而，当掺杂剂量去到更高，邻近BG线路可能会发生短路，主要是由于在热处理过程中注入分布和横向扩散引起的。在一定的注入能量下更高的剂量会引起较大的横向扩散范围。这就是说，当掺杂剂量是2E15/cm2，沟道内的ELA多晶硅就会程现出正光电导性。因此，漏电流以及亚阈值摆幅都会变得较大。如果是基于MIC多晶硅薄膜，则具有更高的缺陷密度，将这些“硼”会受制于边界或在陷于边界处，并没有贡献自由载流子。因此对BG线掺杂较高的剂量，如2E15/cm2，仍然会有一个非常小的漏电流和亚阈值摆幅，可参见图10。
如图10(b)所示，当Vds＝-5V，TFT在较高的电压下反向偏置，较高的BG掺杂量会导致更低的漏电流。这是因为，较高的BG掺杂剂量，在BG-TFT通道线的掺杂多晶硅和非掺杂多晶硅之间程现出更高的的势垒高度。因此，漏电流变小。
图11(a)及(b)所示为，当Vds＝-0.1V和Vds＝-5V，以Vgs为函数，不同的掺杂量BG-ELA TFT与正常的ELA TFT的输出电流比(γ)图。我们可以发现，掺杂剂量2E15/cm2给人最大的改进是在亚阈值区(2区)，但在反向区域(1区)也有比较大的比。5E14/cm2掺杂剂量在第2区域呈现第二大电流比率和在反向区域(1区)呈现最小电流比，这意味着在这一区域的漏电流最小。BG结构改变了BG-TFT的有效通道长度。为了更好地研究BG的效果，根据BG结构对沟道的调节，需对BG-ELA TFTs的IV曲线进行处理。在这里，我们假设，无论是否为BG结构，ELA-poly-Si的场效应迁移率在开态时保持不变。所以对不同掺杂量的BG-TFTs的最大场效应迁移率进行计算，并显示于表
Figure BSA00000653993000091
中。BG-TFTs的最大场效应迁移率在所有的情况下都增加了30％。
因此，对BG掺杂5E14/cm2剂量，提供了最好的TFT性能，最低的漏电流，最小的Vth绝对值和亚阈值摆幅(S)，最高的开/关比。
表1非BG与不同掺杂量BG结构的P型ELA多晶硅TFT电学参数
Figure BSA00000653993000092
图12显示了P型沟道的一般ELA TFT和BG-ELA TFT的Vth和GIDL差异。测定的数据为均匀分布在超过4英寸的玻璃晶圆上的100个TFT。很显然，有着BG结构的TFT显示的GIDL比正常ELA的TFT低得多，从而BG-ELATFT的GIDL的均一性得以大大提高。同时，与一般的ELA TFT相比，BG-ELA TFT也展示出更小的Vth变化，以及Vth的绝对值。
B：N型沟道BG-ELA TFT
图13(a)所示的为当Vds＝-0.1V和Vds＝-5V时，N型沟道BG结构与非BG结构ELA多晶硅薄膜晶体管的转移特性曲线。图14所示的是以Vgs为函数，N型沟道BG结构与非BG结构ELA多晶硅薄膜晶体管的输出电流比(γ)。
一个显著的改进是GIDL。BG TFT的漏电流是1.25pA/μm，这是一般的ELATFT在Vgs＝-10V和Vds＝5V时的大约1/170。如图13(a)所示，当Vds＝5V，ELA的TFT显示了明显的漏电流和GIDL，而BG-ELA TFT的GIDL则明显受到抑制，特别是较高的反栅极偏置时。如图14所示，γ显着下降～5×10-3。从上面的对比，我们可以看到，随着BG结构的应用，大部分的TFT参数显着得到改善。
对于所有的多晶硅TFTs的一个重要的问题是较大的关态电流。在以往文献中提出多晶硅TFTs的多种漏电流机制。从源极到漏极的空间电荷限流，载体经由靠近漏极耗尽区的晶界陷阱的热辐射，在耗尽区的场致热发射，寄生双极效应，漏极耗尽区的碰撞电离和耗尽区的带带隧道，是这些机制的一些解释。值得注意的是，多晶硅TFTs增大的关态电流主要与两个因素有关。第一个原因是因为加在栅极和漏极间的电压致使漏极的区域的高电场。当多晶硅TFTs在高反向栅电压和高漏电压时都偏向于关态区域，对于漏电流有较大影响的是在漏极区域将会形成高电场及一些场致增强生成机制。如图14所示，当Vds增加，漏电流显著提高。第二个原因是漏极附近的晶界陷阱密度。多晶硅后续退火和等离子钝化是两个用于降低晶界密度较好的方法，同时，可以减少漏电流。
一个降低漏电的重要而且简单的途径是采用多栅结构。如图16(a)所示，以BG多晶硅作为有源通道的TFT横截面示意图，如图16(b)所示为多栅结构。因为通过多栅结构对漏电压的分割，可以降低漏极交界处的峰值电场。通常，可以通过多栅结构抑制漏电流。相同的解释也适用于BG多晶硅TFTs，也就是在通道内一系列的掺杂多晶硅和本征多晶硅。在掺杂BG线内的漂移电压可以减小漏极附近的峰值电场。使用ATLAS 2-D器件模拟器评价BG-TFT和传统TFT的反向栅极偏置电场。图15展示的是沿着TFT沟道的场分布。BG TFT里的BG结构可以减少峰值电场。能够降低由在漏极附近的峰值电场激励的漏电流。
同多栅多晶硅TFTs相比BG多晶硅TFT还具有如下优点：
A：节约有源区域
它们都可以降低因在漏极区域的高电场引起的漏电流。如图17所示，相同的W/L＝20μm/12μm但栅极数目不同的SR-MILC多晶硅TFTs的漏电流。显而易见，可以通过增加栅极数目来降低漏电流。然而，在高栅漏电压下即使四栅TFT仍展现出明显的漏电流。也就是说，为了有效的抑制漏电流，栅极数目必须大于4。正如我们所知，在工业生产中，最小的栅极长度受曝光机精度所限制，对于多晶硅TFT结构，通常不会小于3μm。
如前面所述，BG多晶硅TFT对开态电流的改进不仅因为通过掺杂的BG线减少有效沟道长度，而且通过BG结构减少晶界缺陷。如果考虑沟道长度的调节，一个W/L＝10μm/12μm的BG-TFT可以提供与普通结构的W/L＝20μm/12μm的TFT相同甚至更大的电流。如图18所示，对于一个4栅的多晶硅TFT，假设电路设计特征尺寸为5μm，分离栅极必须消耗20μm×21μm的有源区域。如图19所示，W或L的增加，多栅结构将会消耗额外的有源区域。所以，相较于普通的单栅TFT多栅结构会增加活动区域的消耗，而BG结构的TFT只需要普通单栅TFT的一半区域。这意味着多栅多晶硅TFT需要更多“有效”有源区域，将会降低多晶硅TFT LCD或底发射OLED的开口率，这将牺牲一些重要的性能对于多晶硅TFTs与非晶硅TFT相比。它不能应用于高分辨率和“低能耗”的显示器。
B：TFT性能的改进
为了得到很大改进的多晶硅TFTs，BG线间间距需要缩小至多晶硅晶粒尺寸大小，通常小于1μm。它可以通过激光干涉光刻和纳米压印光刻技术实现。然而，对于多栅结构，最小的栅极长度受限于光刻机固有精度对于在LTPS-TFT工厂的大面积曝光的最大精度为3μm。这意味着多栅结构不能达到实现改进的需要但是BG结构可以。
尽管参照上述的实施例已对本发明作出具体描述，但是对于本领域的普通技术人员来说，以上实施例仅用以描述本发明的技术方案而非对本技术方法进行限制，本发明在应用上可以延伸为其他的修改、变化、应用和实施例，并且因此认为所有这样的修改、变化、应用、实施例都在本发明的精神和教导范围内。

Claims (9)

1.一种薄膜晶体管的制备方法，包括：
1)在准分子激光退火的多晶硅薄膜上沉积低温氧化层和非晶Si层；
2)旋涂光刻胶；
3)对光刻胶曝光，形成条状图案；
4)离子注入；
5)剥离光刻胶，蚀刻掉非晶Si和低温氧化层；
6)刻蚀步骤5)得到的多晶硅薄膜，形成有源岛；
7)用氧等离子除去光刻胶；
8)去除自然氧化层，然后用LPCVD法沉积低温氧化物作为栅极绝缘层，再形成栅电极；
9)对P型沟道和N型沟道TFT分别掺入硼和磷，作为源极和漏极；
10)沉积低温氧化物隔离层并同时激活掺杂物，打开接触孔，形成接触导线并图案化。
2.根据权利要求1所述的制备方法，其中步骤1)中的低温氧化层的厚度为50nm，非晶Si层的厚度为50nm。
3.根据权利要求1所述的制备方法，其中步骤2)中的光刻胶的厚度为700纳米，旋涂光刻胶后以90℃加热1分钟。
4.根据权利要求1所述的制备方法，其中步骤3)中，曝光光源的波长为365nm。
5.根据权利要求1所述的制备方法，其中步骤3)中，所述条状图案为宽度和间距均为0.5微米的平行线。
6.根据权利要求1所述的制备方法，其中步骤8)中，LPCVD法沉积低温氧化物的温度为425摄氏度，低温氧化物的厚度为70nm。
7.根据权利要求1所述的制备方法，其中步骤8)中，沉积300nm的钛并图案化为栅电极。
8.根据权利要求1所述的制备方法，其中步骤9)中，掺入硼和磷的剂量为4×1015/cm2。
9.根据权利要求1所述的制备方法，其中步骤10)中，低温氧化物隔离层的厚度为500nm。
CN201110461865.4A 2011-08-23 2011-12-31 一种薄膜晶体管的制备方法 Pending CN103762174A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110461865.4A CN103762174A (zh) 2011-08-23 2011-12-31 一种薄膜晶体管的制备方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201110243267 2011-08-23
CN201110243267.X 2011-08-23
CN201110256340.7 2011-09-01
CN201110256340 2011-09-01
CN201110461865.4A CN103762174A (zh) 2011-08-23 2011-12-31 一种薄膜晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN103762174A true CN103762174A (zh) 2014-04-30

Family

ID=46702891

Family Applications (17)

Application Number Title Priority Date Filing Date
CN2011103519844A Pending CN102956499A (zh) 2011-08-23 2011-11-09 多晶硅薄膜的制备方法
CN2011103519859A Pending CN102956710A (zh) 2011-08-23 2011-11-09 掩膜金属诱导晶化的多晶硅薄膜晶体管
CN2011103520076A Pending CN102956500A (zh) 2011-08-23 2011-11-09 多晶硅薄膜晶体管的制备方法
CN201120440884.4U Expired - Fee Related CN202405261U (zh) 2011-08-23 2011-11-09 一种掩膜金属诱导晶化的多晶硅薄膜
CN201110351983XA Pending CN102956678A (zh) 2011-08-23 2011-11-09 多晶硅薄膜
CN201110461873.9A Pending CN103779209A (zh) 2011-08-23 2011-12-31 一种多晶硅薄膜晶体管的制备方法
CN201110461863.5A Pending CN103762172A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201120577247.1U Expired - Fee Related CN202405260U (zh) 2011-08-23 2011-12-31 一种有源矩阵显示器
CN201110461865.4A Pending CN103762174A (zh) 2011-08-23 2011-12-31 一种薄膜晶体管的制备方法
CN201110461875.8A Pending CN103779420A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜晶体管
CN201110461884.7A Pending CN103779391A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜及其制备方法
CN201110461881.3A Pending CN103762175A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201110461883.2A Pending CN103762176A (zh) 2011-08-23 2011-12-31 一种制备具有搭桥晶粒结构的多晶硅薄膜的方法
CN201110461864.XA Pending CN103762173A (zh) 2011-08-23 2011-12-31 一种制备多晶硅薄膜的方法
CN2012100512443A Pending CN102956648A (zh) 2011-08-23 2012-03-01 一种液晶显示器的有源矩阵背板
CN2012100512458A Pending CN102956549A (zh) 2011-08-23 2012-03-01 一种场序彩色液晶显示器的有源矩阵背板的制造方法
CN2012100513018A Pending CN102955307A (zh) 2011-08-23 2012-03-01 基于多晶硅薄膜晶体管的场序彩色液晶显示器

Family Applications Before (8)

Application Number Title Priority Date Filing Date
CN2011103519844A Pending CN102956499A (zh) 2011-08-23 2011-11-09 多晶硅薄膜的制备方法
CN2011103519859A Pending CN102956710A (zh) 2011-08-23 2011-11-09 掩膜金属诱导晶化的多晶硅薄膜晶体管
CN2011103520076A Pending CN102956500A (zh) 2011-08-23 2011-11-09 多晶硅薄膜晶体管的制备方法
CN201120440884.4U Expired - Fee Related CN202405261U (zh) 2011-08-23 2011-11-09 一种掩膜金属诱导晶化的多晶硅薄膜
CN201110351983XA Pending CN102956678A (zh) 2011-08-23 2011-11-09 多晶硅薄膜
CN201110461873.9A Pending CN103779209A (zh) 2011-08-23 2011-12-31 一种多晶硅薄膜晶体管的制备方法
CN201110461863.5A Pending CN103762172A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201120577247.1U Expired - Fee Related CN202405260U (zh) 2011-08-23 2011-12-31 一种有源矩阵显示器

Family Applications After (8)

Application Number Title Priority Date Filing Date
CN201110461875.8A Pending CN103779420A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜晶体管
CN201110461884.7A Pending CN103779391A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜及其制备方法
CN201110461881.3A Pending CN103762175A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201110461883.2A Pending CN103762176A (zh) 2011-08-23 2011-12-31 一种制备具有搭桥晶粒结构的多晶硅薄膜的方法
CN201110461864.XA Pending CN103762173A (zh) 2011-08-23 2011-12-31 一种制备多晶硅薄膜的方法
CN2012100512443A Pending CN102956648A (zh) 2011-08-23 2012-03-01 一种液晶显示器的有源矩阵背板
CN2012100512458A Pending CN102956549A (zh) 2011-08-23 2012-03-01 一种场序彩色液晶显示器的有源矩阵背板的制造方法
CN2012100513018A Pending CN102955307A (zh) 2011-08-23 2012-03-01 基于多晶硅薄膜晶体管的场序彩色液晶显示器

Country Status (1)

Country Link
CN (17) CN102956499A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328506A (zh) * 2016-08-31 2017-01-11 上海华力微电子有限公司 降低离子注入层光刻胶剥离风险的方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN103235439B (zh) * 2013-04-08 2015-08-12 北京京东方光电科技有限公司 一种对盒基板及制备方法、触摸屏、显示装置
CN104282546A (zh) * 2013-07-08 2015-01-14 上海和辉光电有限公司 一种提高多晶硅层均匀性的方法
CN103700688B (zh) * 2013-12-23 2016-03-30 京东方科技集团股份有限公司 彩膜基板及其制作方法、显示装置
CN103700698B (zh) 2013-12-30 2016-06-15 北京京东方光电科技有限公司 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板
US9793361B2 (en) 2014-09-10 2017-10-17 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
CN104241395B (zh) * 2014-09-10 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、以及显示装置
CN105514023B (zh) * 2014-09-22 2018-07-24 上海和辉光电有限公司 一种接触孔界面处理方法
CN104505340B (zh) * 2014-11-28 2017-12-26 信利（惠州）智能显示有限公司 一种低温多晶硅薄膜的制备方法
CN106033707A (zh) * 2015-03-10 2016-10-19 上海和辉光电有限公司 一种多晶硅膜制备方法
CN105575974B (zh) * 2015-12-14 2018-08-14 深圳市华星光电技术有限公司 低温多晶硅tft背板的制作方法
CN106298802B (zh) * 2016-08-16 2019-05-07 武汉华星光电技术有限公司 一种ltps阵列基板及制造方法、显示面板
CN106601873B (zh) * 2016-12-16 2018-06-29 苏州腾晖光伏技术有限公司 一种用于czts薄膜的旋涂装置及制备czts电池的方法
AU2017391778B2 (en) * 2017-01-04 2022-09-29 Shih-Hsien Tseng Pixel unit structure and manufacturing method thereof
CN106876479B (zh) * 2017-04-19 2020-03-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
CN109742028B (zh) * 2018-12-25 2021-04-02 惠科股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板
DE102019100312A1 (de) * 2019-01-08 2020-07-09 Parcan NanoTech Co. Ltd. Substrat für eine kontrollierte lonenimplantation und Verfahren zur Herstellung eines Substrats für eine kontrollierte lonenimplantation
CN112736087B (zh) * 2019-10-10 2024-03-05 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN110660869A (zh) * 2019-10-27 2020-01-07 南京飞芯电子科技有限公司 一种增强型场效应晶体管的形成方法
CN112563197B (zh) * 2020-11-24 2022-03-22 惠科股份有限公司 一种主动开关及其制作方法和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354800A (ja) * 1998-06-04 1999-12-24 Hitachi Ltd 薄膜トランジスタ及びその形成方法並びに液晶表示装置
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
US6903372B1 (en) * 1999-10-29 2005-06-07 Hitachi, Ltd. Semiconductor device, method of making the same and liquid crystal display device
CN101681930A (zh) * 2007-06-22 2010-03-24 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管
CN101814438A (zh) * 2010-05-17 2010-08-25 广东中显科技有限公司 基于横向诱导晶化多晶硅薄膜的薄膜晶体管的制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5783047A (en) * 1980-11-10 1982-05-24 Matsushita Electric Ind Co Ltd Polycrystalline semiconductor resistor
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JPH06104438A (ja) * 1992-09-22 1994-04-15 Casio Comput Co Ltd 薄膜トランジスタ
JPH08139335A (ja) * 1994-11-14 1996-05-31 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6108058A (en) * 1997-04-30 2000-08-22 Tohoku Techno-Brains Corporation Field sequential Pi cell LCD with compensator
JP4436469B2 (ja) * 1998-09-30 2010-03-24 三洋電機株式会社 半導体装置
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
JP3873811B2 (ja) * 2002-05-15 2007-01-31 日本電気株式会社 半導体装置の製造方法
KR100930362B1 (ko) * 2002-11-04 2009-12-08 엘지디스플레이 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR100577795B1 (ko) * 2003-12-30 2006-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘막 형성방법
TWI266427B (en) * 2004-06-01 2006-11-11 Yamanashi Tlo Co Ltd Field-effect transistor and method of manufacturing same
TWI241027B (en) * 2004-09-30 2005-10-01 Ind Tech Res Inst Method of preparing electronic device
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
US8013957B2 (en) * 2005-05-21 2011-09-06 The Hong Kong University Of Science And Technology Transflective liquid crystal device and method of manufacturing the same
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors
JP5295529B2 (ja) * 2007-08-13 2013-09-18 株式会社ジャパンディスプレイ 半導体装置
CN101834138A (zh) * 2010-02-09 2010-09-15 广东中显科技有限公司 一种晶化薄膜的晶体管器件的制备方法
CN101834211A (zh) * 2010-02-09 2010-09-15 广东中显科技有限公司 一种基于金属诱导的多晶硅薄膜
CN101819999A (zh) * 2010-05-17 2010-09-01 广东中显科技有限公司 一种用于横向诱导晶化低温多晶硅薄膜的多层膜结构
CN101853784B (zh) * 2010-05-17 2012-07-04 广东中显科技有限公司 一种横向诱导晶化低温多晶硅薄膜的方法
CN102129962A (zh) * 2010-10-28 2011-07-20 广东中显科技有限公司 一种可调控的金属诱导多晶硅薄膜制造方法
CN102082098A (zh) * 2010-12-15 2011-06-01 四川虹视显示技术有限公司 生产低温多晶硅薄膜晶体管的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354800A (ja) * 1998-06-04 1999-12-24 Hitachi Ltd 薄膜トランジスタ及びその形成方法並びに液晶表示装置
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
US6903372B1 (en) * 1999-10-29 2005-06-07 Hitachi, Ltd. Semiconductor device, method of making the same and liquid crystal display device
CN101681930A (zh) * 2007-06-22 2010-03-24 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管
CN101814438A (zh) * 2010-05-17 2010-08-25 广东中显科技有限公司 基于横向诱导晶化多晶硅薄膜的薄膜晶体管的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328506A (zh) * 2016-08-31 2017-01-11 上海华力微电子有限公司 降低离子注入层光刻胶剥离风险的方法
CN106328506B (zh) * 2016-08-31 2020-04-10 上海华力微电子有限公司 降低离子注入层光刻胶剥离风险的方法

Also Published As

Publication number Publication date
CN103762172A (zh) 2014-04-30
CN103762175A (zh) 2014-04-30
CN102955307A (zh) 2013-03-06
CN103779420A (zh) 2014-05-07
CN103762176A (zh) 2014-04-30
CN102956678A (zh) 2013-03-06
CN102956549A (zh) 2013-03-06
CN102956500A (zh) 2013-03-06
CN103779391A (zh) 2014-05-07
CN102956499A (zh) 2013-03-06
CN102956710A (zh) 2013-03-06
CN102956648A (zh) 2013-03-06
CN202405260U (zh) 2012-08-29
CN202405261U (zh) 2012-08-29
CN103779209A (zh) 2014-05-07
CN103762173A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
CN103762174A (zh) 一种薄膜晶体管的制备方法
US8426865B2 (en) Polycrystalline silicon thin film transistors with bridged-grain structures
CN104282696B (zh) 一种阵列基板及其制作方法、显示装置
CN105702623B (zh) Tft阵列基板的制作方法
CN101656233B (zh) 薄膜晶体管基板的制造方法
CN105097841B (zh) Tft基板的制作方法及tft基板
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN105304500B (zh) N型tft的制作方法
CN104576399B (zh) 一种薄膜晶体管及其制造方法
CN104538458A (zh) 一种显示装置、阵列基板、薄膜晶体管及其制作方法
CN106847703A (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
CN107170759A (zh) 一种阵列基板及其制作方法、显示装置
CN103000531A (zh) 一种用于低温多晶硅薄膜晶体管的制造方法
CN103367456B (zh) 薄膜晶体管及其制造方法
US10340365B2 (en) Method of manufacturing a thin film transistor
US20180069099A1 (en) Manufacture method of n type thin film transistor
CN104505404A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104465509A (zh) 一种oled显示器件阵列基板及其制备方法
CN106952963B (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
US20190221672A1 (en) Low temperature polysilicon thin film transistor and preparation method thereof
CN103762167A (zh) 一种搭桥晶粒多晶硅薄膜晶体管及其制造方法
CN101728436A (zh) 薄膜晶体管元件及其制作方法
CN103762165A (zh) 搭桥晶粒多晶硅薄膜晶体管的简化制造方法
CN103762168A (zh) 底栅薄膜晶体管的制造方法
CN107256869A (zh) 一种阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140430