[go: up one dir, main page]

CN103681861B - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN103681861B
CN103681861B CN201310389348.XA CN201310389348A CN103681861B CN 103681861 B CN103681861 B CN 103681861B CN 201310389348 A CN201310389348 A CN 201310389348A CN 103681861 B CN103681861 B CN 103681861B
Authority
CN
China
Prior art keywords
region
doped region
doped
conductivity type
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310389348.XA
Other languages
English (en)
Other versions
CN103681861A (zh
Inventor
陈柏安
许健
杨绍明
艾姆·迪伊姆·斯迪奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW101131784A external-priority patent/TWI467766B/zh
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN103681861A publication Critical patent/CN103681861A/zh
Application granted granted Critical
Publication of CN103681861B publication Critical patent/CN103681861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例提供一种半导体元件及其制造方法，包括漏极区、源极区、通道区以及复合掺杂区。漏极区具有第一导电型，位于基底中。源极区具有第一导电型，位于基底中，环绕于漏极区周围。通道区位于源极区与漏极区之间的基底中。复合掺杂区包括顶掺杂区与补偿掺杂区。顶掺杂区具有第二导电型，其掺杂浓度自接近通道区至接近漏极区处递减，位于通道区与漏极区之间的基底中。补偿掺杂区具有第一导电型，位于顶掺杂区中，补偿顶掺杂区。

Description

半导体元件及其制造方法
技术领域
本发明是涉及半导体领域，尤指一种半导体元件及其制造方法。
背景技术
超高压元件在操作时必须具有高击穿电压（breakdown voltage）以及低的开启电阻（on-state resistance，Ron），以减少功率损耗。为能提供较高电流并维持足够大的击穿电压，目前已发展出阵列式的结构。在交流-直流电产品的布局中，通过阵列结构可以减少布局面积并且提升元件的效能。
发明内容
本发明实施例提供一种半导体元件及半导体元件的制造方法，其可以降低开启电阻，提升元件的击穿电压。
本发明实施例提出一种半导体元件，包括漏极区、源极区、通道区、栅极以及复合掺杂区。漏极区，具有第一导电型，位于基底中。源极区具有第一导电型，位于基底中，环绕于漏极区周围。通道区位于源极区与漏极区之间的部分基底中。栅极，覆盖通道区与部份基底上。复合掺杂区，位于通道区与漏极区之间的基底中。复合掺杂区包括顶掺杂区与补偿掺杂区。顶掺杂区具有第二导电型，位于通道区与漏极区之间的基底中，顶掺杂区的掺杂浓度自接近通道区至接近漏极区处的浓度递减。补偿掺杂区具有第一导电型，位于顶掺杂区中，补偿顶掺杂区。
本发明实施例另提出一种半导体元件的制造方法，包括形成具有第二导电型的顶掺杂区。形成具有第一导电型的补偿掺杂区，补偿掺杂区位于顶掺杂区中。于顶掺杂区的第一侧形成漏极区，漏极区具有第一导电型。于顶掺杂区的第二侧形成源极区，源极区具有第一导电型并环绕于漏极区周围，源极区与漏极区之间的部分该基底中具有通道区。顶掺杂区的掺杂浓度自接近通道区至接近漏极区处的浓度递减。
本发明实施例再提出一种金属氧化物半导体场效应晶体管，包括漏极区、源极区、栅极、栅介电层、补偿掺杂区以及顶掺杂区。漏极区，具有第一导电型，位于基底中。源极区，具有第一导电型，位于基底中，环绕于漏极区周围。栅极，位于源极区与漏极区之间的基底之上。栅介电层，位于栅极与基底之间。补偿掺杂区，具有第一导电型，位于源极区与漏极区之间的基底中。顶掺杂区，具有第二导电型，位于补偿掺杂区下方，具有掺杂浓度梯度，自接近源极处至接近漏极区处的浓度递减。
本发明实施例另又提出一种半导体元件的制造方法，包括形成N型掺杂层于基底中。于预定形成漏极区与通道区之间的N型掺杂层中形成P型的顶掺杂区。于顶掺杂区中植入N型掺杂以于顶掺杂区中形成补偿掺杂区。于N型掺杂层中形成N型的漏极区。于通道区的一侧形成源极区，源极区具有N型导电型。
本发明实施例再提出一种半导体元件的制造方法，包括于基底上形成第一图案化的罩幕层，第一图案化的罩幕层具有多数个第一开口。以第一图案化的罩幕层为罩幕，进行第一离子植入工艺，以形成顶掺杂区。移除第一图案化的罩幕层。于基底上形成第二图案化的罩幕层，第二图案化的罩幕层具有第二开口，裸露出顶掺杂区。以第二图案化的罩幕层为罩幕，进行第二离子植入工艺，于顶掺杂区中形成补偿掺杂区。移除第二图案化的罩幕层。于补偿掺杂区的第一侧形成漏极区，漏极区具有第一导电型。于补偿掺杂区第二侧形成源极区，源极区具有第一导电型并环绕于漏极区周围。补偿掺杂区具有第一导电型。顶掺杂区具有第二导电型，具有掺杂浓度梯度，自接近源极区处至接近漏极区处的浓度递减。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A为依照本发明第一实施例所绘示的一种金属氧化物半导体场效应晶体管的上视图。
图1B为依照本发明第一实施例所绘示的一种金属氧化物半导体场效应晶体管的部分上视图，其省略了栅极与隔离结构。
图1C是绘示图1A中I-I切线的一种示范实施例的金属氧化物半导体场效应晶体管的剖面示意图。
图1D是绘示图1A中I-I切线的另一示范实施例的金属氧化物半导体场效应晶体管的剖面示意图。
图2A为依照本发明另一实施例所绘示的一种金属氧化物半导体场效应晶体管的上视图。
图2B为依照本发明又一实施例所绘示的一种金属氧化物半导体场效应晶体管的上视图。
图3A至3E是绘示图1A中I-I切线的制造流程的剖面示意图。
图4A为依照本发明第二实施例所绘示的一种金属氧化物半导体场效应晶体管的上视图。
图4B为依照本发明第二实施例所绘示的一种金属氧化物半导体场效应晶体管的部分上视图，其省略了栅极与隔离结构。
图4C绘示图4A中II-II切线的一种示范实施例的一种金属氧化物半导体场效应晶体管的剖面示意图。
图5A为依照本发明另一实施例所绘示的一种金属氧化物半导体场效应晶体管的上视图。
图5B为依照本发明又一实施例所绘示的一种金属氧化物半导体场效应晶体管的上视图。
图6A至6E是绘示图4A中II-II切线的制造流程的剖面示意图。
附图标记
10：基底 24：隔离结构
10a：半导体基底 26：第五掺杂区
10b：外延层 28：第四掺杂区
12：第一掺杂区 30：第二掺杂区
14、14’、75：补偿掺杂区 32：第三掺杂区
15、74：顶掺杂区 34、36：浓掺杂区
16：栅极 42：第六掺杂区
17、77：复合掺杂区 44：第七掺杂区
18：栅介电层 46：第八掺杂区
19：通道区 50：垫氧化层
20：漏极区 52、56、62、82：图案化的罩幕层
20a：起始部 54、58、63、84、88：开口
20b：连接部 60、94：重叠区域
20c：底部 64、90：掺杂区
22：源极区
100a、100b、100c、100d、200a、200b、200c：金属氧化物半导体场效应晶体管
I、II、III、IV：电流路径
具体实施方式
图1A为依照本发明第一实施例所绘示的一种金属氧化物半导体场效应晶体管的上视图。图1B为依照本发明第一实施例所绘示的一种金属氧化物半导体场效应晶体管的部分上视图，其省略了栅极与隔离结构。图1C是绘示图1A中I-I切线的一种示范实施例的金属氧化物半导体场效应晶体管的剖面示意图。
在以下的实施例中，第一导电型可以是P型或N型；第二导电型与第一导电型相反，可以是N型或P型。在本实施例中，可以第一导电型为N型；第二导电型为P型为例来实施，但，本发明并不以此为限。
请参照图1A、图1B与图1C，本发明一实施例的金属氧化物半导体场效应晶体管100a包括栅极16、栅介电层18、源极区22、漏极区20以及复合掺杂区17。在另一实施例中，上述金属氧化物半导体场效应晶体管100a可以还包括第一掺杂区12、第二掺杂区30、第三掺杂区32、第四掺杂区28以及浓掺杂区34、36。
基底10可以是半导体基底，例如是硅基底。基底10中可以是具有P型掺杂或N型掺杂。P型掺杂可以是IIIA族离子，例如是硼离子。N型掺杂可以是VA族离子例如是砷离子或是磷离子。在本发明另一实施例中，基底10也可以包括半导体基底10a以及位于其上方的外延层10b。在此实施例中，半导体基底10a可为P型基底，外延层10b可为N型外延层（N-epi）。
第一掺杂区12（例如第一N型井区）具有第一导电型，位于基底10中。复合掺杂区17、第四掺杂区（例如第二N型井区）28、浓掺杂区36与漏极区20可位于第一掺杂区12中。第四掺杂区28具有第一导电型，与复合掺杂区17相邻。第四掺杂区28的掺杂浓度高于第一掺杂区12。浓掺杂区36具有第一导电型，位于第四掺杂区28内。浓掺杂区36的掺杂浓度可高于第四掺杂区28，用以降低串联电阻，提升击穿电压。
漏极区20具有第一导电型，位于浓掺杂区36之中。漏极区20的掺杂浓度高于浓掺杂区36。在此实施例中，漏极区20投影至基底10表面的形状例如是呈至少一U型（如图1A与1B所示）。在另一实施例中，漏极区20投影至基底10表面的形状可以是由两个U型或更多个U型所构成，或其他形状（未绘示）。在此实施例中，漏极区20可以分为起始部20a、连接部20b以及底部20c。在本实施例中，起始部20a与底部20c的转角都是以弧形来表示，然而，本发明实施例并不限于此。起始部20a可为一半圆，也可为其他的弧形，例如是四分之一圆、八分之一圆等不同构造，在此不加赘述。在另一实施例中，起始部20a也可以为一矩形。
第二掺杂区（例如可为HVNW）30具有第一导电型，位于基底10中。第三掺杂区（例如P型井区）32、浓掺杂区34以及源极区22位于第二掺杂区30中。第三掺杂区32具有第二导电型，位于第二掺杂区30之中。浓掺杂区34具有第一导电型，位于第三掺杂区32中，用以降低串联电阻，提升击穿电压。
栅极16位于源极区22与漏极区20之间的的基底10上。更具体地说，在一实施例中，栅极16从源极区22起，向漏极区20方向延伸，覆盖通道区19、基底10、第一掺杂区12以及部分的复合掺杂区17。在另一实施例中，栅极16从源极区22起，覆盖浓掺杂区34、第三掺杂区32、第二掺杂区30、基底10、第一掺杂区12以及部分复合掺杂区17。栅极16为导电材质例如金属、多晶硅、掺杂多晶硅、多晶硅化金属或其组合而成的堆叠层。在一实施例中，栅极16与复合掺杂区17之间以隔离结构（或称为飘移隔离结构）24相隔。通过栅极16覆盖部分隔离结构24的架构，可使漏极区20与源极区22之间所形成的电场中最大电场强度的位置往隔离结构24下方偏移，而非落在栅介电层18下方，避免厚度较薄的栅介电层18被过强的电场击穿。隔离结构24例如是局部热氧化隔离结构，其材质为绝缘材料，例如是氧化硅。栅介电层18位于栅极16与基底10之间。栅介电层18的材质例如为氧化硅或其他介电材料。
源极区22具有第一导电型，位于浓掺杂区34之中。源极区22的掺杂浓度高于浓掺杂区34。源极区22环绕于漏极区20周围（如图1A与1B所示）。更具体地说，源极区22环绕于复合掺杂区17的外围。源极区22与漏极区20之间的栅极16下方具有通道区19。
复合掺杂区17，位于通道区19与漏极区20之间的第一掺杂区12中。在本实施例中，复合掺杂区17包括顶掺杂区15以及补偿掺杂区14。
顶掺杂区15具有第二导电型，位于通道区19与漏极区20之间的第一掺杂区12中，与第四掺杂区28相邻。在本实施例中，顶掺杂区15为线性掺杂区，具有掺杂浓度梯度，自接近通道区19处至接近漏极区20处浓度递减，或者可说是自接近源极区22处至接近漏极区20处浓度递减。亦即，顶掺杂区15的掺杂浓度梯度呈线性。亦即，顶掺杂区15自通道区19至漏极区20深度渐减，顶掺杂区15的底部的轮廓大致呈线性。
补偿掺杂区14具有第一导电型，位于顶掺杂区15中。更具体地说，补偿掺杂区14位于通道区19处与漏极区20之间的顶掺杂区15之中，且栅极16覆盖在部分的补偿掺杂区14及部分的顶掺杂区15之上。在本实施例中，补偿掺杂区14可为具有均匀掺杂浓度的块状区。由于顶掺杂区15与补偿掺杂区14具有相反的导电型掺杂，因此，补偿掺杂区14的掺杂可补偿顶掺杂区15的掺杂。经掺杂后，复合掺杂区17表面的浓度从接近通道区19处至接近漏极区20处的掺杂浓度实质上大致均匀。在一实施例中，补偿掺杂区14的掺杂可以完全补偿部分顶掺杂区15的掺杂，且可使该复合掺杂区17中的补偿掺杂区14对部分的顶掺杂区15进行补偿后，其他未经补偿（即未与补偿掺杂区14重叠）之处的顶掺杂区15仍具有第二导电型，且具有一掺杂浓度梯度，自接近通道区19处至接近漏极区20处浓度递减。在这个实施例中，顶掺杂区15在未经补偿掺杂区14补偿前，掺杂浓度梯度同样自接近通道区19处至接近漏极区20处浓度递减。
在一示范实施例中，补偿掺杂区14的掺杂例如是磷或是砷，掺杂浓度例如是1.0x1016～1.0x1017/cm3，深度例如是0.1～0.5μm；顶掺杂区15的掺杂例如是硼或是二氟化硼，且在接近预定形成通道区19处的掺杂浓度为1.0x1016～2.5x1017/cm3，深度可为1.5～3.5μm；而在接近漏极区20处的掺杂浓度可为8x1015～2.0x1017/cm3，深度为0.6～2.2μm。
请参照图1B，补偿掺杂区14可以依据其与漏极区20的位置关系而区分为至少三种区域。在一实施例中，漏极区20与源极区22投影至基底10表面的形状呈至少一U型；补偿掺杂区14环绕于漏极区20的U型所围区域以内，并延伸至其U型外围。如图1B所示，在一实施例中，补偿掺杂区14可包括至少四种区域，即顶端转弯区14a、矩形区14b、底部内转弯区14c以及底部外转弯区14d。顶端转弯区14a环绕于漏极区20的起始部20a周围。矩形区14b位于漏极区20的连接部20b的周围。底部内转弯区14c位于漏极区20的底部20c所围的区域之内。底部外转弯区14d位于漏极区20的底部20c所围的区域之外。补偿掺杂区14的各区域（14a、14b、14c、14d）分别具有一浓度。补偿掺杂区14的各区域（14a、14b、14c、14d）的浓度可以相同或相异。同样地，顶掺杂区15可包括至少四种区域，其分别对应顶端转弯区14a、矩形区14b、底部内转弯区14c以及底部外转弯区14d的各区域。顶掺杂区15的各区域分别具有一掺杂浓度梯度，各区的浓度与深度自接近通道区19处至接近漏极区20处渐减。顶掺杂区15的底部的轮廓大致呈线性。此外，顶掺杂区15在各区域的掺杂浓度梯度不同。
另外，上述金属氧化物半导体场效应晶体管100a的第三掺杂区32中还包括具有第二导电型的第六掺杂区42，其用以作为基底10的接点。此外，在基底10中还可以再包括第七掺杂区44与第八掺杂区46（在图1A、1B、2A和2B中，省略了第七掺杂区44和第八掺杂区46）。第七掺杂区44具有第二导电型，位于第二掺杂区30周围。第八掺杂区46具有第二导电型，位于第七掺杂区44之中。
请参照图1A、图1B与1C，本发明第一实施例的金属氧化物半导体场效应晶体管100a的复合掺杂区17包括补偿掺杂区14以及顶掺杂区15。补偿掺杂区14的导电型与源极区22以及漏极区20的导电型相同，位于顶掺杂区15中，自接近通道区19处至接近漏极区20处具有大致均匀的浓度。顶掺杂区15的导电型与源极区22以及漏极区20的导电型相异，位于第一掺杂区12中。顶掺杂区15的各区具有一掺杂浓度梯度，自接近通道区19处至接近漏极区20处浓度渐减。此外，顶掺杂区15的轮廓的深度自接近通道区19处至接近漏极区20处平滑地线性递减。
请参照图1C，本发明第一实施例的金属氧化物半导体场效应晶体管100a，当在栅极16施加适当的偏压时，可以使得栅极16下方的第三掺杂区32表面的通道形成反转层（通道区），且可以形成两个电流路径，即电流路径I与电流路径II。更具体地说，在第一个电流路径I中，电子可从源极区22，经由浓掺杂区34、通道区19、第二掺杂区30、基底10（在此实施例中例如可为基底10中的外延层10b）以及第一掺杂区12，再流入补偿掺杂区14；而流入补偿掺杂区14的电子，再经由第四掺杂区28以及浓掺杂区36流入漏极区20，而形成电流路径I，其中电子与电流的路径为相反的路径。在其他实施例中，若无外延层10b的情形下，第一掺杂区12和第二掺杂区30可设计成彼此间的距离很近（未绘示），甚至在靠近表面的地方可接合在一起，且因为半导体基底10a为浓度较淡的掺杂，因此当电子流至第二掺杂区30后，可沿着栅极下方的表面流入第一掺杂区12后，再流入补偿掺杂区14；而流入补偿掺杂区14的电子，再经由第四掺杂区28以及浓掺杂区36流入漏极区20。第二个电流路径II，则是电子从源极区22，经由浓掺杂区34、通道区19、第二掺杂区30、基底10（在此实施例中例如可为基底10中的外延层10b），流入第一掺杂区12中，在第一掺杂区12中沿着顶掺杂区15的轮廓流入第四掺杂区28中，再经由浓掺杂区36流入漏极区20，而形成电流路径II。由于本发明第一实施例的金属氧化物半导体场效应晶体管100a在操作时可以形成两条电流路径，因此可以降低开启电阻。再者，本发明第一实施例的金属氧化物半导体场效应晶体管100a可以形成三个降低表面电场（reduced surface field，RESURF）结构。以图1C而言，所形成的三个降低表面电场结构包括补偿掺杂区14和顶掺杂区15的接面、顶掺杂区15和第一掺杂区12的接面、以及外延层10b和半导体基底10a的接面。在其他实施例中，除了补偿掺杂区14和顶掺杂区15的接面及顶掺杂区15和第一掺杂区12的接面外，第三个RESURF结构可为第一掺杂区12和半导体基底10a的接面。此外，补偿掺杂区14的深度很浅，在元件操作时，可以完全空乏，因此击穿电压不会下降太多。另外顶掺杂区15的各区，从接近通道区19处至接近漏极区20处平滑地线性递减可以调整电场分布，以提升击穿电压。因此，本发明第一实施例的金属氧化物半导体场效应晶体管100a可利用复合掺杂区17以降低开启电阻，增加击穿电压的一致性。
图1D是绘示图1A或图1B中I-I切线的另一示范实施例的金属氧化物半导体场效应晶体管的剖面示意图。
上述图1C的补偿掺杂区14的底部大致与基底10的表面平行。然而，本发明实施例并不限于此。在另一个实施例中，请参照图1D，本实施例的金属氧化物半导体场效应晶体管100b的补偿掺杂区14’为线性掺杂区，此线性掺杂区的掺杂浓度梯度呈线性。补偿掺杂区14’自接近通道区19处至接近漏极区20处深度渐减，补偿掺杂区14’的底部的轮廓大致呈线性。补偿掺杂区14’的掺杂可补偿顶掺杂区15的掺杂，且可使复合掺杂区17中的顶掺杂区15经补偿后，顶掺杂区15的掺杂浓度，自接近通道区19处至接近漏极区20处浓度递减，在这个实施例中，顶掺杂区15在未经补偿掺杂区14’补偿前，掺杂浓度同样自接近通道区19处至接近漏极区20处浓度递减。
图2A为依照本发明另一实施例所绘示的一种金属氧化物半导体场效应晶体管的部分上视图。图2B为依照本发明又一实施例所绘示的一种金属氧化物半导体场效应晶体管的部分上视图。
请参考图2A与图2B，在另一实施例中，金属氧化物半导体场效应晶体管100c可还包含具有第二导电型的第五掺杂区26，邻接漏极区20，第五掺杂区26可位在漏极区20所围的区域之内（如图2A所示）。请参照图2B，在又一实施例中，金属氧化物半导体场效应晶体管100d可具有第二导电型的第五掺杂区26，其可位于浓掺杂区36内的漏极区20周围。
图3A至图3E为依照本发明第一实施例所绘示的一种金属氧化物半导体场效应晶体管的制造流程的剖面示意图。
请参照图3A，基底10例如是半导体基底10a且在半导体基底10a上形成外延层10b。半导体基底10a可为P型基底，外延层10b可为N型外延层（N-epi）。在基底10中形成第一掺杂区12、第二掺杂区30以及第七掺杂区44。第一掺杂区12、第二掺杂区30以及第七掺杂区44可以分别在基底10上先形成离子植入罩幕，利用离子植入法将掺质植入于外延层10b之后，再通过退火工艺来形成之。第一掺杂区12、第二掺杂区30以及第七掺杂区44的形成顺序可以依照实际的需要调整，并无特别的限制。第一掺杂区12的掺杂剂量例如是5x1011～2x1013/cm2。第二掺杂区30的掺杂剂量例如是1x1012～5x1013/cm2。在进行上述各离子植入工艺之前，在基底10上可以先形成垫氧化层（pad oxide）50。垫氧化层50的形成方法例如是热氧化法。
之后，请参照图3B，在第二掺杂区30中形成第三掺杂区32，在第一掺杂区12中形成第四掺杂区28。第三掺杂区32或第四掺杂区28也可以先形成离子植入罩幕，利用离子植入法将掺质植入于第二掺杂区30或第一掺杂区12之中，之后，再通过退火工艺来形成之。第三掺杂区32的掺杂剂量例如是5x1012～1x1014/cm2，第四掺杂区28的掺杂剂量例如是5.5x1012/cm2。
其后，在垫氧化层50上形成罩幕层52。罩幕层52具有多个开口54。开口54下方的基底10上预定形成隔离结构24（图3E）。之后，在基底10上形成图案化的罩幕层56。图案化的罩幕层56在对应图1B的顶端转弯区14a、矩形区14b、底部内转弯区14c以及底部外转弯区14d的位置分别具有多个开口58，裸露出第一掺杂区12上方的部分垫氧化层50。对应图1B的顶端转弯区14a、矩形区14b、底部内转弯区14c以及底部外转弯区14d位置的开口58的尺寸自预定形成的通道区19处至预定形成漏极区20（图3E）处渐减（图3B为由左至右）。各开口58之间的间距（即图案化的罩幕层56）自预定形成的通道区19处至预定形成漏极区20（图3E）处（图3B为由左至右）渐减。图案化的罩幕层56可为硬罩幕层（hard mask）或光阻层。硬罩幕层的材质例如是氮化硅，形成的方法例如是经由化学气相沉积法沉积罩幕材料层，然后以微影与刻蚀法将其图案化。若采用光阻材料做为罩幕层，则可直接以微影的方式将其图案化。
之后，以图案化的罩幕层56做为离子植入罩幕，进行离子植入工艺，可将具有第二导电型的掺质植入于第一掺杂区12中，以在第一掺杂区12之中形成多个具有第二导电型的掺杂区64。此离子植入工艺所植入的第二导电型掺质例如是硼或二氟化硼离子。所形成的两相邻的掺杂区64在对应图案化的罩幕层56下方彼此重叠，而形成重叠区域60。重叠区域60的大小与相邻的两个开口58之间的间距（即图案化的罩幕层56）有关。
然后，请参照图3C，移除图案化的罩幕层56。之后进行退火。退火的温度例如是摄氏900度至摄氏1150度。在进行退火时，重叠区域60会均匀的扩散，而与非重叠区域共同形成具有第二导电型的顶掺杂区15。顶掺杂区15的浓度自预定形成的通道区19处至预定形成漏极区20（图3E）处渐减（附图为由左至右）。在一实施例中，顶掺杂区15的掺杂浓度梯度呈线性。亦即，自预定形成的通道区19处至预定形成漏极区20（图3E）处（附图为由左至右）的掺杂浓度呈线性渐减。顶掺杂区15自预定形成的通道区19处至预定形成漏极区20（图3E）处（附图为由左至右）深度渐减，且顶掺杂区15的底部的轮廓平滑，大致呈线性。
通过控制前述图案化的罩幕层56在对应图1B的顶端转弯区14a、矩形区14b、底部内转弯区14c以及底部外转弯区14d位置之处的开口58的大小以及间距，可以通过单一光罩与单一的离子植入工艺在多个区域形成不同的掺质浓度梯度，故可以大幅简化工艺，且不会增加工艺成本。
之后，请参照图3D，在基底10上形成图案化的罩幕层62。图案化的罩幕层62覆盖于罩幕层52上。具体而言，图案化的罩幕层62具有开口63，裸露出顶掺杂区15上方的垫氧化层50。图案化的罩幕层62可为硬罩幕层（hard mask）或光阻层。硬罩幕层的材质例如是氮化硅，形成的方法例如是经由化学气相沉积法沉积罩幕材料层，然后以微影与刻蚀法将其图案化。若采用光阻材料做为罩幕层，则可直接以微影的方式将其图案化。
之后，以图案化的罩幕层62做为离子植入罩幕，进行离子植入工艺，将具有第一导电型的掺质植入于第一掺杂区12中，以在顶掺杂区15中形成补偿掺杂区14。此离子植入工艺所植入的掺质具有第一导电型，例如是砷或是磷。在一实施例中，补偿掺杂区14在接近预定形成的通道区19处至接近预定形成漏极区20处具有均匀的浓度以及大致相同的深度。在一实施例中，在预定形成隔离结构（飘移氧化层）下的补偿掺杂区14的浓度例如是1.0x1016～1.0x1017/cm3，深度例如是0.1～0.5μm；顶掺杂区15在接近通道区19处的掺杂浓度为1.0x1016～2.5x1017/cm3，深度为1.5～3.5μm；而在接近漏极区20处的掺杂浓度为8x1015～2.0x1017/cm3，深度为0.6～2.2μm。在一实施例中，在形成补偿掺杂区14之前，顶掺杂区15（图3C）具有第二导电型，自预定形成的通道区19处至预定形成漏极区20（图3E）处（附图为由左至右）的掺杂浓度呈线性渐减。而在形成补偿掺杂区14之后，在顶掺杂区15中，与补偿掺杂区14重叠的区域，被具有不同导电型的补偿掺杂区14完全补偿成具有第一导电型；而未与补偿掺杂区14重叠的区域，则维持具有第二导电型，且自预定形成的通道区19处至预定形成漏极区20（图3E）处（附图为由左至右）的掺杂浓度呈线性渐减。
其后，请参照图3E，移除图案化的罩幕层62，并在基底10上形成隔离结构24。隔离结构24的形成方法可以利用局部热氧化法，在罩幕层52所裸露的开口54之中形成局部热氧化层。之后再将罩幕层52以及垫氧化层50（图3E未标示）移除。然而，本发明实施例的隔离结构24的形成方法并不以此为限。
之后，在第四掺杂区28之中形成浓掺杂区36，并在第三掺杂区32中形成浓掺杂区34。浓掺杂区34、36的形成方法同样可以先形成离子植入罩幕，分别利用离子植入法将掺质植入于第四掺杂区28以及第三掺杂区32之中，再通过退火工艺来形成之。
其后，在基底10上形成栅介电层18以及栅极16。栅介电层18可以是由单材料层所构成。单材料层例如是低介电常数材料或是高介电常数材料。低介电常数材料是指介电常数低于4的介电材料，例如是氧化硅或氮氧化硅。高介电常数材料是指介电常数高于4的介电材料，例如是HfAlO、HfO2、Al2O3或Si3N4。栅介电层18的厚度依不同介电材料的选择而有所不同，举例来说，若栅介电层18为氧化硅的话，其厚度可为12nm至200nm。栅极16为导电材质，例如金属、多晶硅、掺杂多晶硅、多晶硅化金属或其组合而成的堆叠层。栅介电层18以及栅极16的形成方法可以先形成栅介电材料层以及栅极导体之后，再经过微影与刻蚀工艺来图案化。之后，在浓掺杂区34、36之中分别形成源极区22以及漏极区20。在一实施例中，形成漏极区20与源极区22的掺杂剂量例如是5x1014～8x1015/cm2。
在上述的实施例中，在形成补偿掺杂区14的图案化的罩幕层56之前，可先在垫氧化层50上形成用来定义隔离结构的罩幕层52。然而，本发明实施例并不以此为限。在另一个实例中，用来定义补偿掺杂区14的图案化的罩幕层56可以先形成在垫氧化层50上，在补偿掺杂区14形成后，并且移除图案化的罩幕层56之后，再于垫氧化层50上形成用来定义隔离结构的罩幕层52。
此外，在另一个实施例中，图3E的补偿掺杂区14也可以取代为补偿掺杂区14’，如图1D所示。此补偿掺杂区14’的形成方法可以将图3D的图案化的罩幕层62改变为与图3B类似的图案化的罩幕层56。亦即图案化的罩幕层62可以改变为具有多个开口（未绘示），裸露出各区的第一掺杂区12上方的部分垫氧化层50。各区的开口（未绘示）的尺寸自预定形成的通道区19处至预定形成漏极区20处渐减（如图3B一样为由左至右）。各区的各开口之间的间距（即图案化的罩幕层62）自预定形成的通道区19处至预定形成漏极区20处（如图3B一样为由左至右）渐减。之后，再通过离子植入的方式来形成自源极22（或是自通道区19）至漏极区20深度渐减，底部的轮廓大致呈线性的补偿掺杂区14’。
本发明实施例的线性掺杂区（即顶掺杂区）的形成方法可以通过光罩的图案的改变，利用单一的离子植入工艺，即可使得不同的区域具有不同的掺杂浓度梯度。光罩的图案可以依据漏极区与源极区的形状与位置不同而区分为多个区域，因此，本发明实施例的线性掺杂区（即顶掺杂区）不需要使用额外的光罩以及额外的离子植入工艺来制作。
图4A为依照本发明第二实施例所绘示的一种金属氧化物半导体场效应晶体管的上视图。图4B为依照本发明第二实施例所绘示的一种金属氧化物半导体场效应晶体管的部分上视图，其省略了栅极与隔离结构。图4C为依照本发明第二实施例所绘示的一种金属氧化物半导体场效应晶体管的剖面示意图。图5A以及图5B分别为依照本发明另一实施例所绘示的一种金属氧化物半导体场效应晶体管的部分上视图，为图面清楚起见，在图5A与图5B中也省略了栅极以及隔离结构。图6A至6E是绘示图4A中II-II切线的制造流程的剖面示意图。
请参照图4A、图4B与图4C，本发明又一实施例的金属氧化物半导体场效应晶体管200a包括栅极16、栅介电层18、源极区22、漏极区20以及复合掺杂区77。在另一实施例中，上述金属氧化物半导体场效应晶体管200a可以还包括第一掺杂区12、第二掺杂区30、第三掺杂区32、第四掺杂区28以及浓掺杂区34、36。
在本实施例中，基底10、栅极16、栅介电层18、源极区22、漏极区20、第一掺杂区12、第二掺杂区30、第三掺杂区32、第四掺杂区28以及浓掺杂区34、36可如第一实施例所述，于此不再赘述，另外在图4A、4B、5A和5B中，同样省略了第七掺杂区44和第八掺杂区46。
复合掺杂区77，位于通道区19与漏极区20之间的基底10中。在本实施例中，复合掺杂区77包括顶掺杂区74以及补偿掺杂区75。
在本实施例中，顶掺杂区74可具有第二导电型。顶掺杂区74位于通道区19处与漏极区20之间的第一掺杂区12中，与第四掺杂区28相邻，且栅极16覆盖在部分的顶掺杂区74及部分的补偿掺杂区75之上。
补偿掺杂区75可具有第一导电型，位于顶掺杂区74内。在本实施例中，补偿掺杂区75可为一线性掺杂区，具有一掺杂浓度梯度。补偿掺杂区75的掺杂浓度梯度呈线性渐增。亦即，补偿掺杂区75自接近通道区19处至接近漏极区20处的深度渐增，补偿掺杂区75的底部的轮廓大致呈线性且轮廓的深度自接近通道区19处至接近漏极区20处平滑地线性递增。在一实施例中，在无补偿掺杂区75的情形下，顶掺杂区74可为具有均匀浓度的块状区，当掺杂补偿掺杂区75后，因两者的导电型不同，补偿掺杂区75的掺杂可以补偿顶掺杂区74的掺杂，且经补偿后，该区域（顶掺杂区）具有第二导电型，且具有一掺杂浓度梯度，自接近通道区19处至接近漏极区20处浓度递减。
在一实施例中，顶掺杂区74的掺杂例如是硼或是二氟化硼，植入能量80～120KeV且掺杂浓度例如是1.5x1016～3x1016/cm3；补偿掺杂区75的掺杂例如是磷或是砷，植入能量80～120KeV且在接近通道区19处的掺杂浓度为1.3x1016～3.7x1016/cm3，深度可为0.1～0.5μm；而在接近漏极区20处的掺杂浓度为3.5x1016～5.0x1016/cm3，深度可为0.3～1.0μm。
请参照图4B及图4C，在一实施例中，漏极区20与源极区22投影至基底10表面的形状呈至少一U型；顶掺杂区74环绕于漏极区20的U型所围区域以内，并延伸至其U型外围。补偿掺杂区75位于顶掺杂区74之中。如图4B所示，在一实施例中，补偿掺杂区75可包括至少四种区域，即顶端转弯区75a、矩形区75b、底部内转弯区75c以及底部外转弯区75d。顶端转弯区75a环绕于漏极区20的起始部20a周围。矩形区75b位于漏极区20的连接部20b的周围。底部内转弯区75c位于漏极区20的底部20c所围的区域之内。底部外转弯区75d位于漏极区20的底部20c所围的区域之外。补偿掺杂区75的各区域（75a、75b、75c、75d）分别具有一掺杂浓度梯度，在各区域（75a、75b、75c、75d）的补偿掺杂区75的掺杂浓度梯度不同。顶掺杂区74可包括至少四种区域，其分别对应于顶端转弯区75a、矩形区75b、底部内转弯区75c以及底部外转弯区75d。顶掺杂区74的各区域分别具有一浓度。顶掺杂区74的各区域（75a、75b、75c、75d）的浓度可以相同或相异。
请参照图4C，本发明第二实施例的金属氧化物半导体场效应晶体管200a，当在栅极16施加适当的偏压时，可以使得栅极16下方的第三掺杂区32表面的通道形成反转层（通道区），且可以形成两个电流路径，即电流路径III与电流路径IV。更具体地说，在电流路径III中，电子从源极区22，经由浓掺杂区34、通道区19、第二掺杂区30、基底10（在此实施例中例如可为基底10中的外延层10b）以及第一掺杂区12，再流入补偿掺杂区75；而流入补偿掺杂区75的电子，再经由第四掺杂区28以及浓掺杂区36流入漏极区20，而形成电流路径III。在电流路径III中，当电子流至基底10（在此实施例中例如可为基底10中的外延层10b）后，也可直接流入补偿掺杂区75，之后再经由第四掺杂区28以及浓掺杂区36流入漏极区20。电流路径IV，则是电子从源极区22，经由浓掺杂区34、通道区19、第二掺杂区30、基底10（在此实施例中例如可为基底10中的外延层10b）以及第一掺杂区12，流入顶掺杂区74下方的第一掺杂区12；流入顶掺杂区74下方的第一掺杂区12的电子，再经由第四掺杂区28以及浓掺杂区36流入漏极区20，而形成电流路径IV。由于本发明第二实施例的金属氧化物半导体场效应晶体管200a可以形成两条通道路径，因此可以降低开启电阻。此外，本发明第二实施例的金属氧化物半导体场效应晶体管200a可以形成三个RESURF结构，包括补偿掺杂区75和顶掺杂区74接面、顶掺杂区74和第一掺杂区12接面、以及外延层10b和半导体基底10a接面，在其他实施例中，除了补偿掺杂区75和顶掺杂区74的接面及顶掺杂区74和第一掺杂区12的接面外，第三个RESURF结构可为第一掺杂区12和半导体基底10a的接面。此外，补偿掺杂区75的深度很浅，在元件操作时，可以完全空乏。补偿掺杂区75，从接近通道区19处至接近漏极区20处平滑地线性递增可以调整电场分布，以提升击穿电压。
请参考图5A，在另一实施例中，金属氧化物半导体场效应晶体管200b可还包含具有第二导电型的第五掺杂区26，邻接漏极区20，第五掺杂区26在漏极区20所围的区域之内（如图5A所示）。在又一实施例中，请参照图5B，金属氧化物半导体场效应晶体管200c可还包含具有第二导电型的第五掺杂区26，其可位于浓掺杂区36内的漏极区20周围。
图6A至图6E为依照本发明第二实施例所绘示的一种金属氧化物半导体场效应晶体管的制造流程的剖面示意图。
请参照图6A，可依照第一实施例的方法，在基底10中形成第一掺杂区12、第二掺杂区30、第七掺杂区44以及垫氧化层50。
之后，请参照图6B，依照上述第一实施例的方法，在第一掺杂区12以及第二掺杂区30之中形成第四掺杂区28及第三掺杂区32，并形成图案化的罩幕层52。接着，在基底10上形成图案化的罩幕层82。图案化的罩幕层82覆盖于图案化的罩幕层52上。具体而言，图案化的罩幕层82具有开口84，可裸露出第一掺杂区12上方的部分垫氧化层50。图案化的罩幕层82可为硬罩幕层或光阻层。硬罩幕层的材质例如是氮化硅，形成的方法例如是经由化学气相沉积法沉积罩幕材料层，然后以微影与刻蚀法将其图案化。若采用光阻材料做为罩幕层，则可直接以微影的方式将其图案化。
之后，以图案化的罩幕层82做为离子植入罩幕，进行离子植入工艺，将掺质植入于第一掺杂区12中，以形成顶掺杂区74。此离子植入工艺所植入的掺质具有第二导电型，例如是硼或是二氟化硼离子。在一实施例中，顶掺杂区74在接近预定形成的通道区19处至接近漏极区20（图6E）处具有均匀的浓度以及大致相同的深度。
其后，请参照图6C，移除图案化的罩幕层82。之后，于基底10上形成图案化的罩幕层86。图案化的罩幕层86在对应图4B的预定形成的顶端转弯区75a、矩形区75b、底部内转弯区75c以及底部外转弯区75d的位置分别具有多个开口88，裸露出第一掺杂区12上方的部分垫氧化层50。对应图4B的顶端转弯区75a、矩形区75b、底部内转弯区75c以及底部外转弯区75d位置的开口88的尺寸自预定形成的通道区19处至预定形成漏极区20（图6E）处（图6C为由左至右）渐增。各开口88之间的间距（即图案化的罩幕层86）自预定形成的通道区19处至预定形成漏极区20（图6E）处（图6C为由左至右）渐增。图案化的罩幕层86可为硬罩幕层或光阻层。硬罩幕层的材质例如是氮化硅，形成的方法例如是经由化学气相沉积法沉积罩幕材料层，然后以微影与刻蚀法将其图案化。若采用光阻材料做为罩幕层，则可直接以微影的方式将其图案化。
之后，以图案化的罩幕层86做为离子植入罩幕，进行离子植入工艺，将具有第一导电型的掺质植入于顶掺杂区74中，以在顶掺杂区74之中形成多个具有第一导电型的掺杂区90。此离子植入工艺所植入的第一导电型掺质例如是砷或是磷。所形成的两相邻的掺杂区90在对应图案化的罩幕层86下方彼此重叠，而形成重叠区域94。重叠区域94的大小与相邻的两个开口88之间的间距（即图案化的罩幕层86）有关。
然后，请参照图6D，移除图案化的罩幕层86。之后进行退火。退火的温度例如是摄氏900度至摄氏1150度。在进行退火时，重叠区域94会均匀的扩散，而与非重叠区域共同形成具有第一导电型的补偿掺杂区75。补偿掺杂区75浓度自预定形成的通道区19处至预定形成漏极区20（图6E）处渐增（附图为由左至右）。在一实施例中，补偿掺杂区75的掺杂浓度梯度呈线性。亦即，自预定形成的通道区19处至预定形成漏极区20（图6E）处（附图为由左至右）的掺杂浓度呈线性渐增。补偿掺杂区75自预定形成的通道区19处至预定形成漏极区20（图6E）处（附图为由左至右）深度渐增，且补偿掺杂区75的底部的轮廓平滑，大致呈线性。补偿掺杂区75可补偿顶掺杂区74的一部分。补偿掺杂区75与顶掺杂区74组成复合掺杂区77。复合掺杂区77，位于预定形成的通道区19与预定形成的漏极区20之间的基底10（更具体而言为第一掺杂区12）中。复合掺杂区77中的顶掺杂区74，在形成补偿掺杂区75之前（图6B），具有第二导电型，自接近预定形成的通道区19处至接近漏极区20（图6E）处具有均匀的浓度以及大致相同的深度。在形成补偿掺杂区75之后（图6D），复合掺杂区77中的顶掺杂区74，与补偿掺杂区75重叠之处，被具有不同导电型的补偿掺杂区75补偿成具有第一导电型，自预定形成的通道区19处至预定形成漏极区20（图6E）处（附图为由左至右）的掺杂浓度呈线性渐增；而未与补偿掺杂区75重叠之处，则维持具有第二导电型，且自预定形成的通道区19处至接近漏极区20（图6E）处的浓度递减。
此外，通过前述图案化罩幕86的开口88大小以及间距的调控，可以通过单一光罩与单一的离子植入工艺在顶掺杂区74中形成对应图4B的具有不同的掺质浓度梯度的顶端转弯区75a、矩形区75b、底部内转弯区75c以及底部外转弯区75d，故可以大幅简化工艺，且不会增加工艺成本。
在一实施例中，在预定形成隔离结构（或称为飘移隔离结构）24（图6E）下方的顶掺杂区74的植入能量为80～120KeV且掺杂浓度是1.5x1016～3.0x1016/cm3；补偿掺杂区75植入能量为80～120KeV且在接近通道区19处的掺杂浓度为1.3x1016～3.7x1016/cm3，深度可为0.1～0.5μm；而在接近漏极区20处的掺杂浓度为3.5x1016～5.0x1016/cm3，深度可为0.3～1.0μm。
其后，请参照图6E，依照上述第一实施例的方法，在基底10上形成隔离结构24。之后再将罩幕层52以及垫氧化层50移除。之后，在第四掺杂区28之中形成浓掺杂区36，并在第三掺杂区32中形成浓掺杂区34。接着，在基底10上形成栅介电层18以及栅极16。接着，在浓掺杂区34、36之中分别形成源极区22以及漏极区20。
在上述的实施例中，在形成顶掺杂区74的图案化的罩幕层82之前，可先在垫氧化层50上形成用来定义隔离结构的图案化的罩幕层52。然而，本发明实施例并不以此为限。在另一个实例中，用来定义顶掺杂区74的图案化的罩幕层82可以先形成在垫氧化层50上，在顶掺杂区74形成后，并且移除图案化的罩幕层82之后，再于垫氧化层50上形成用来定义隔离结构的图案化的罩幕层52。
本发明实施例的线性掺杂区（即补偿掺杂区75）的形成方法通过光罩的图案的改变，利用单一的离子植入工艺，即可使得不同的区域具有不同的掺杂浓度梯度。光罩的图案可以依据漏极区与源极区的形状与位置不同而区分为多个区域，因此，本发明实施例的线性掺杂区（即补偿掺杂区75）不需要使用额外的光罩以及额外的离子植入工艺来制作。
依据TCAD（Technology Computer Aided Design）所揭露的方式（其中所使用的TCAD为新思（synopsys）科技所提供的产品），模拟本发明第一实施例的具有补偿掺杂区的金属氧化物半导体场效应晶体管，以及具有顶掺杂区但不具有补偿掺杂区的金属氧化物半导体场效应晶体管在不同区域的击穿电压值，结果如表1所示。在此，TCAD所揭露的方式并入本案参考。模拟所采用条件中，复合掺杂区的顶掺杂区的掺质为硼，离子植入的剂量为1.0×1013～1.8×1013/cm2，能量为350～400KeV。补偿掺杂区的掺质为砷，离子植入的剂量为1.8×1012～2.2×1012/cm2，能量为130～150KeV。
表1
由表1的结果显示：相较于不具有补偿掺杂区的金属氧化物半导体场效应晶体管而言，本发明实施例的具有补偿掺杂区的金属氧化物半导体场效应晶体管，其源极端、漏极端以及源极与漏极之间的矩形区（平坦区）的击穿电压非常接近，也就是本发明实施例的具有补偿掺杂区的金属氧化物半导体场效应晶体管除了可以解决漏极与源极端电流聚集的问题，也具有非常均匀的击穿电压。
表2为依据TCAD所揭露的方式模拟依据本发明第一实施例的具有补偿掺杂区以及不具有补偿掺杂区的金属氧化物半导体场效应晶体管的开启电阻值以及启始电压。
表2
不具有补偿掺杂区 具有补偿掺杂区
开启电阻值Ron（mΩ-cm2） 332.4V 268.36V
启始电压Vth（V） 3.52V 3.56V
由表2的结果显示：相较于没有补偿掺杂区的金属氧化物半导体场效应晶体管，本发明实施例的具有补偿掺杂区的金属氧化物半导体场效应晶体管的开启电阻值Ron明显下降，启始电压大致相近。
表3为依据TCAD所揭露的方式模拟本发明第二实施例的具有补偿掺杂区的金属氧化物半导体场效应晶体管在不同区域的击穿电压值。顶掺杂区的掺质为硼，离子植入的剂量在接近通道区19处的掺杂剂量为5.0×1012～6.0×1012/cm2，在接近漏极区20处的掺杂剂量为3.5×1012～4.5×1012/cm2，能量为80～120KeV。补偿掺杂区的掺质为磷，离子植入的剂量在接近通道区19处的掺杂剂量为2.6×1011～7.4×1011/cm2，而在接近漏极区20处的掺杂剂量为1.8×1012～2.5×1012/cm2，能量为80～120KeV。
表3
区域 击穿电压（V）
源极与漏极之间的矩形区（平坦区） 902
源极中心区 886
漏极中心区 777
由表3的结果显示第二实施例的平坦区或源极中心区的击穿电压与第一实施例的击穿电压接近，可以达到高电压操作的需求。
综合以上所述，本发明实施例中具有复合掺杂区的金属氧化物半导体场效应晶体管可以解决漏极与源极端电流聚集的问题，使元件各区具有一致的击穿电压，降低元件的开启电阻。而且，仅需一道光罩，利用罩幕开口的大小以及间距的调控，通过单一的离子植入工艺，即可形成具有浓度梯度的线性掺杂区（如第一实施例中的顶掺杂区或第二实施例中的补偿掺杂区）。因此，其工艺非常简易，且不会增加工艺成本。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域相关技术人员，在不脱离本发明的权利要求，当可作些许的更动与润饰，故本发明的保护范围当视上附的申请权利要求书为准。

Claims (17)

1.一种半导体元件，其特征在于，所述半导体元件包括：
一漏极区，具有一第一导电型，位于一基底中；
一源极区，具有所述第一导电型，位于所述基底中，环绕于所述漏极区周围；
一通道区，位于所述源极区与所述漏极区之间的部分所述基底中；
一栅极，覆盖所述通道区与部份所述基底上；以及
一复合掺杂区，位于所述通道区与所述漏极区之间的所述基底中，所述复合掺杂区包括：
一顶掺杂区，具有第二导电型，位于所述通道区与所述漏极区之间的所述基底中，所述顶掺杂区的掺杂浓度自接近所述通道区至接近所述漏极区处的浓度递减；以及
一补偿掺杂区，具有所述第一导电型，位于所述顶掺杂区中，补偿所述顶掺杂区。
2.根据权利要求1所述的半导体元件，其特征在于：
所述顶掺杂区为一第一线性掺杂区，自接近所述通道区至接近所述漏极区处的浓度递减；以及
所述补偿掺杂区为一具有均匀的掺杂浓度的块状区。
3.根据权利要求1所述的半导体元件，其特征在于：
所述顶掺杂区为一第一线性掺杂区，自接近所述通道区至接近所述漏极区处的浓度递减；以及
所述补偿掺杂区为一第二线性掺杂区，自接近所述通道区至接近所述漏极区处的浓度递减。
4.根据权利要求1所述的半导体元件，其特征在于，所述半导体元件还包括：
一第一掺杂区，具有所述第一导电型，位于所述漏极区周围的所述基底 中，其中所述复合掺杂区与所述漏极区位于所述第一掺杂区内；
一第二掺杂区，具有所述第一导电型，位于所述源极区周围的所述基底中；
一第三掺杂区，具有所述第二导电型，位于所述第二掺杂区之中；
一第四掺杂区，具有所述第一导电型，位于所述第一掺杂区中，与所述复合掺杂区相邻；以及
二浓掺杂区，具有所述第一导电型，分别位于所述第四掺杂区以及所述第三掺杂区中，且使所述漏极区与所述源极区分别位于其中。
5.根据权利要求1所述的半导体元件，其特征在于，所述半导体元件还包含具有所述第二导电型的一第五掺杂区，所述第五掺杂区邻接所述漏极区。
6.根据权利要求1所述的半导体元件，其特征在于，当所述第一导电型为N型时，所述第二导电型为P型；当所述第一导电型为P型时，所述第二导电型为N型。
7.一种半导体元件的制造方法，其特征在于，所述制造方法包括：
形成具有一第二导电型的一顶掺杂区；
形成具有一第一导电型的一补偿掺杂区，所述补偿掺杂区位于所述顶掺杂区中，
于所述顶掺杂区的一第一侧形成一漏极区，所述漏极区具有所述第一导电型；以及
于所述顶掺杂区的一第二侧形成一源极区，所述源极区具有所述第一导电型并环绕于所述漏极区周围，所述源极区与所述漏极区之间的部分基底中具有一通道区，
其中，所述顶掺杂区的掺杂浓度自接近所述通道区至接近所述漏极区处的浓度递减。
8.根据权利要求7所述的半导体元件的制造方法，其特征在于，所述顶掺杂区和所述补偿掺杂区的形成方法包括：
形成一第一图案化的罩幕层，所述第一图案化的罩幕层具有至少一第一开口；
以所述第一图案化的罩幕层为罩幕，进行一第一离子植入工艺，以形成所述顶掺杂区；
移除所述第一图案化的罩幕层；
形成一第二图案化的罩幕层，所述第二图案化的罩幕层具有至少一第二开口，裸露出所述顶掺杂区；
以所述第二图案化的罩幕层为罩幕，进行一第二离子植入工艺，于所述顶掺杂区中形成所述补偿掺杂区；以及
移除所述第二图案化的罩幕层。
9.根据权利要求8所述的半导体元件的制造方法，其特征在于，所述第一图案化的罩幕层具有多数个第一开口，且所述第一开口的尺寸自接近所述通道区处至接近所述漏极区处渐减，且所述第一开口之间的间距自接近所述通道区处至接近所述漏极区处渐减。
10.根据权利要求9所述的半导体元件的制造方法，其特征在于，所述制造方法还包括一退火工艺，以使所述顶掺杂区的轮廓平滑。
11.根据权利要求8所述的半导体元件的制造方法，其特征在于，所述第一图案化的罩幕层具有所述第一开口，且进行所述第一离子植入工艺后所形成的所述顶掺杂区具有均匀的掺杂浓度。
12.根据权利要求11所述的半导体元件的制造方法，其特征在于，所述第二图案化的罩幕层具有多数个第二开口，且所述第二开口的尺寸自接近所述通道区处至接近所述漏极区处渐增，且所述第二开口之间的间距自接近所述通道区处至接近所述漏极区处渐增。
13.根据权利要求12所述的半导体元件的制造方法，其特征在于，所述制造方法还包括一退火工艺，以使所述补偿掺杂区的轮廓平滑。
14.根据权利要求7所述的半导体元件的制造方法，其特征在于，所述制造方法还包括：
于所述漏极区周围形成具有所述第一导电型的一第一掺杂区，其中所述顶掺杂区、所述补偿掺杂区与所述漏极区位于所述第一掺杂区内；
于所述源极区周围形成具有所述第一导电型的一第二掺杂区；
于所述第二掺杂区之中形成具有所述第二导电型的一第三掺杂区；
于所述第一掺杂区之中形成具有所述第一导电型的一第四掺杂区，所述第四掺杂区与所述顶掺杂区和所述补偿掺杂区相邻；以及
于所述第四掺杂区以及所述第三掺杂区中分别形成具有所述第一导电型的一浓掺杂区，其中所述漏极区与所述源极区分别位于对应的所述浓掺杂区中。
15.一种金属氧化物半导体场效应晶体管，其特征在于，所述晶体管包括：
一漏极区，具有一第一导电型，位于一基底中；
一源极区，具有所述第一导电型，位于所述基底中，环绕于所述漏极区周围；
一栅极，位于所述源极区与所述漏极区之间的所述基底之上；
一栅介电层，位于所述栅极与所述基底之间；以及
一补偿掺杂区，具有所述第一导电型，位于所述源极区与所述漏极区之间的所述基底中；以及
一顶掺杂区，具有一第二导电型，位于所述补偿掺杂区下方，具有一掺杂浓度梯度，自接近所述源极处至接近所述漏极区处的浓度递减。
16.一种半导体元件的制造方法，其特征在于，所述制造方法包括：
形成一N型掺杂层于一基底中；
于预定形成一漏极区与一通道区之间的所述N型掺杂层中形成P型的一顶掺杂区；
于所述顶掺杂区中植入N型掺杂，以于所述顶掺杂区中形成一补偿掺杂 区；
于所述N型掺杂层中形成N型的所述漏极区；以及
于所述通道区的一侧形成一源极区，所述源极区具有所述N型导电型。
17.一种半导体元件的制造方法，其特征在于，所述制造方法包括：
于一基底上形成一第一图案化的罩幕层，所述第一图案化的罩幕层具有多数个第一开口；
以所述第一图案化的罩幕层为罩幕，进行一第一离子植入工艺，以形成一顶掺杂区；
移除所述第一图案化的罩幕层；
于所述基底上形成一第二图案化的罩幕层，所述第二图案化的罩幕层具有一第二开口，裸露出所述顶掺杂区；
以所述第二图案化的罩幕层为罩幕，进行一第二离子植入工艺，于所述顶掺杂区中形成一补偿掺杂区；
移除所述第二图案化的罩幕层；
于所述补偿掺杂区的第一侧形成一漏极区，所述漏极区具有一第一导电型；
于所述补偿掺杂区一第二侧形成一源极区，所述源极区具有所述第一导电型并环绕于所述漏极区周围；
其中所述补偿掺杂区具有所述第一导电型；以及
所述顶掺杂区具有一第二导电型，具有一掺杂浓度梯度，自接近所述源极区处至接近所述漏极区处的浓度递减。
CN201310389348.XA 2012-08-31 2013-08-30 半导体元件及其制造方法 Active CN103681861B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW101131784 2012-08-31
TW101131784A TWI467766B (zh) 2012-08-31 2012-08-31 金氧半場效電晶體及其製造方法
TW102129670 2013-08-19
TW102129670 2013-08-19

Publications (2)

Publication Number Publication Date
CN103681861A CN103681861A (zh) 2014-03-26
CN103681861B true CN103681861B (zh) 2016-08-17

Family

ID=50318800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310389348.XA Active CN103681861B (zh) 2012-08-31 2013-08-30 半导体元件及其制造方法

Country Status (1)

Country Link
CN (1) CN103681861B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979389B (zh) * 2014-04-01 2018-04-17 世界先进积体电路股份有限公司 半导体装置及其制造方法
TWI641131B (zh) * 2016-08-23 2018-11-11 新唐科技股份有限公司 橫向雙擴散金屬氧化半導體元件
TWI683437B (zh) * 2016-12-30 2020-01-21 新唐科技股份有限公司 高壓半導體裝置
TWI646653B (zh) * 2017-12-28 2019-01-01 新唐科技股份有限公司 橫向擴散金屬氧化物半導體場效電晶體
TWI682502B (zh) * 2017-12-29 2020-01-11 新唐科技股份有限公司 半導體裝置之形成方法
TWI645563B (zh) * 2018-02-13 2018-12-21 新唐科技股份有限公司 橫向擴散金氧半場效電晶體及其形成方法
TWI719747B (zh) * 2019-12-10 2021-02-21 新唐科技股份有限公司 半導體裝置結構及其製造方法
CN114068712A (zh) * 2020-10-12 2022-02-18 台湾积体电路制造股份有限公司 具有包括多个区的漏极阱的集成电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1162664A1 (en) * 2000-06-09 2001-12-12 Motorola, Inc. Lateral semiconductor device with low on-resistance and method of making the same
CN1331495A (zh) * 2000-07-04 2002-01-16 株式会社东芝 横向半导体器件
JP2005183633A (ja) * 2003-12-18 2005-07-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
CN1641886A (zh) * 2004-01-16 2005-07-20 崇贸科技股份有限公司 具有一分开井结构的隔离的高电压ldmos晶体管
CN1886839A (zh) * 2004-02-24 2006-12-27 崇贸科技股份有限公司 具有均化电容的高压和低导通电阻横向扩散金属氧化物半导体晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1162664A1 (en) * 2000-06-09 2001-12-12 Motorola, Inc. Lateral semiconductor device with low on-resistance and method of making the same
CN1331495A (zh) * 2000-07-04 2002-01-16 株式会社东芝 横向半导体器件
JP2005183633A (ja) * 2003-12-18 2005-07-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
CN1641886A (zh) * 2004-01-16 2005-07-20 崇贸科技股份有限公司 具有一分开井结构的隔离的高电压ldmos晶体管
CN1886839A (zh) * 2004-02-24 2006-12-27 崇贸科技股份有限公司 具有均化电容的高压和低导通电阻横向扩散金属氧化物半导体晶体管

Also Published As

Publication number Publication date
CN103681861A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103681861B (zh) 半导体元件及其制造方法
US11152459B2 (en) Lateral MOSFET with buried drain extension layer
US8912599B2 (en) Semiconductor device and method of fabricating the same
CN103681848B (zh) 金属氧化物半导体场效应晶体管及其制造方法
CN104517852B (zh) 横向漏极金属氧化物半导体元件及其制造方法
US20180190816A1 (en) High-voltage semiconductor device
TWI517267B (zh) Vertical double diffusion field effect transistor and its manufacturing method
US8252652B2 (en) Semiconductor structure and fabrication method thereof
CN101752421A (zh) 半导体器件及其制造方法
US20130161740A1 (en) Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same
CN102122668B (zh) 半导体结构及其制造方法
US20110198692A1 (en) Semiconductor structure and fabrication method thereof
US9461117B2 (en) High voltage semiconductor device and method of manufacturing the same
CN102097469B (zh) 半导体结构及其制造方法
CN101661955B (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN104518007B (zh) 半导体装置
CN106298930B (zh) 金属氧化物半导体场效应晶体管及其制造方法
TW201801289A (zh) 半導體裝置以及半導體裝置的製造方法
CN111211171B (zh) 横向扩散金属氧化物半导体装置
US10453949B2 (en) Semiconductor device and method of manufacturing the same
US20150194424A1 (en) Semiconductor device and method for manufacturing the same
TWI531067B (zh) 半導體元件及其製造方法
TWI557904B (zh) 半導體裝置及其製造方法
TWI423423B (zh) 半導體裝置及其製造方法
CN104205338A (zh) 高压场效应晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant