TWI557904B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI557904B TWI557904B TW104108414A TW104108414A TWI557904B TW I557904 B TWI557904 B TW I557904B TW 104108414 A TW104108414 A TW 104108414A TW 104108414 A TW104108414 A TW 104108414A TW I557904 B TWI557904 B TW I557904B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- doped
- conductivity type
- semiconductor device
- doped regions
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 238000000034 method Methods 0.000 title description 16
- 238000002955 isolation Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明係關於積體電路裝置，且特別是關於一種半導體裝置及其製造方法。
近年來，隨著如功率半導體元件之高電壓元件(high voltage device)的需求增加，對於高電壓元件之中所使用之高電壓金氧半導體場效電晶體(high voltage MOSFETs)技術的研究亦逐漸增加。
於眾多類型之高電壓金氧半導體場效電晶體技術中，常見於金氧半導體場效電晶體的源極與汲極處使用一雙擴散結構(double-diffused structure)。
然而，隨著半導體製造技術的微縮趨勢，高電壓元件的尺寸亦需逐漸微縮。因此，便需要具有尺寸可更為微縮之一種高電壓半導體元件，以隨著元件微縮的趨勢與需求而符合如驅動電流(driving currents)、導通電阻值(on-resistance)與崩潰電壓(breakdown voltage)等元件表現的需求。
依據本發明之數個實施例，一種半導體裝置，包括：一半導體基板，具有一第一導電類型；一半導體層，形成於該半導體基板上，具有該第一導電類型；一井區，設置於該
半導體層之一部內，具有相反於該第一導電類型之一第二導電類型；複數個第一摻雜區，具有該第一導電類型，垂直且分隔地設置於該井區內之數個部分內；一第二摻雜區，具有該第二導電類型，設置於該井區之一部內，其中該第二摻雜區鄰近該些第一摻雜區；一隔離元件，設置於該些第一摻雜區之最上方的該第一摻雜區之一部內；一第三摻雜區，具有該第一導電類型，設置於該些第一摻雜區之最上方的該第一摻雜區之一部內且鄰近該隔離元件；一第四摻雜區，具有該第一導電類型，設置於該第二摻雜區之一部內；一絕緣層，覆蓋該第三摻雜層之一部、該隔離元件、該第二摻雜區之一部及該第四摻雜區之一部；以及一導電層，覆蓋該絕緣層之一部。
依據本發明之數個實施例，一種半導體裝置之製造方法，包括：提供一半導體基板，具有一第一導電類型；形成一半導體層於該半導體基板上，具有該第一導電類型；形成一井區於該半導體層之一部內，具有相反於該第一導電類型之一第二導電類型；形成一隔離元件該井區之一部內；形成複數個第一摻雜區，具有該第一導電類型，垂直且分隔地設置於該井區內之數個部分內，其中該隔離元件鄰近該些第一摻雜區；形成一第二摻雜區於該井區之一部內，具有該第二導電類型，其中該第二摻雜區鄰近該些第一摻雜區；形成一第三摻雜區於該些第一摻雜區之最上方的該第一摻雜區之一部內且鄰近該隔離元件，具有該第一導電類型；形成一第四摻雜區於該第二摻雜區之一部內，具有該第一導電類型；形成一絕緣層於該第三摻雜層之一部、該隔離元件、該第二摻雜區之一部及該第四
摻雜區之一部上；以及形成一導電層，覆蓋該絕緣層之一部。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下。
100‧‧‧P型半導體基板
102‧‧‧N型井區
104‧‧‧P-型漂移區
106‧‧‧N型摻雜區
108‧‧‧P+型摻雜區
110‧‧‧P+型摻雜區
150‧‧‧橫向路徑
200‧‧‧半導體基板
202‧‧‧摻雜區
202’‧‧‧埋設摻雜區
204‧‧‧半導體層
206‧‧‧井區
208‧‧‧隔離元件
210‧‧‧摻雜區
212‧‧‧圖案化罩幕層
214‧‧‧離子佈植製程
216‧‧‧摻雜區
218‧‧‧圖案化罩幕層
220‧‧‧離子佈植製程
222‧‧‧絕緣層
224‧‧‧導電層
226‧‧‧摻雜區
228‧‧‧摻雜區
250‧‧‧路徑
D1‧‧‧距離
D2‧‧‧距離
G‧‧‧閘結構
P‧‧‧間距
H‧‧‧高度
第1圖為一剖面示意圖，顯示了依據本發明之一實施例之一種橫向雙擴散金氧半導體裝置；第2-8圖為一系列剖面示意圖，顯示了依據本發明之一實施例之一種橫向雙擴散金氧半導體裝置之製造方法；以及第9圖為一剖面示意圖，顯示了依據本發明之另一實施例之一種橫向雙擴散金氧半導體裝置。
於下文中將配合相關圖式以解說本發明之範例實施例。
第1圖為一剖面示意圖，顯示了依據本發明之一實施例之適用於高電壓半導體裝置之一種橫向雙擴散金氧半導體裝置(lateral double-diffused metal-oxide-semiconductor device，LDMOS device)。
請參照第1圖，此橫向雙擴散金氧半導體裝置主要包括一P型半導體基板100、形成於P型半導體基板100之一部內之一N型井區(well region)102、以及形成於此N型井區102之一部內之一P-型漂移區(drift region)104。此外，第1圖所示橫向雙擴散金氧半導體裝置更包括形成於P-型漂移區
104之一部上之一閘結構G，以及設置於位於閘結構G之下且位於閘結構G左方之P-型漂移區104之一部內之一N型摻雜區106。於N型摻雜區106之一部內及閘結構G之一部之下設置有一P+型摻雜區108，其實體接觸了閘結構G之一部，以作為此橫向雙擴散金氧半導體裝置的一源極區之用，而於位於閘結構G之右方之P-型漂移區104之一部內則設置有另一P+型摻雜區110，以作為此橫向雙擴散金氧半導體裝置的一汲極區之用。於第1圖所示之橫向雙擴散金氧半導體裝置操作時，電流(未顯示)可主要自源極區(例如P+型摻雜區108)通過第1圖內之一橫向路徑150而朝向汲極區(例如P+型摻雜區110)流通。
於如第1圖所示之橫向雙擴散金氧半導體裝置中，於閘結構G及位於閘結構G右方之P+型摻雜區110之間須保持一特定距離D1，以確保此橫向雙擴散金氧半導體裝置的良好表現。因此，介於閘結構G及位於閘結構G右方之P+型摻雜區110之間之此特定距離D1使得橫向雙擴散金氧半導體裝置可具有一適當崩潰電壓(breakdown voltage)，但此特定距離D1則增大了此橫向雙擴散金氧半導體裝置的尺寸，因而不利於如第1圖所示橫向雙擴散金氧半導體裝置的尺寸與製造成本的減少。
第2-8圖則為一系列剖面示意圖，顯示了依據本發明之一實施例之適用於高電壓半導體裝置應用之一種橫向雙擴散金氧半導體裝置之製造方法，其可隨著尺寸降低之趨勢而提供適當之崩潰電壓表現。
請參照第2圖，提供具有第一導電類型(first conductivity type)之一半導體基板200。於一實施例中，半導體基板200為一P型半導體基板，具有約5-80歐姆-公分(Ω-cm)之一電阻率(resistivity)，並可包括如矽或相似物之一半導體材料。接著，藉由適當之圖案化罩幕層與離子佈植製程(皆未顯示)的施行，於半導體基板200之一部內形成具有相反於第一導電類型之第二導電類型之一摻雜區202。於一實施例中，此摻雜區202可為一N型摻雜區，其可具有約1e17-5e18原子/立方公分(atoms/cm3)之一摻質濃度(dopant concentration)。
請參照第3圖，接著於半導體基板200上形成具有第一導電類型之一半導體層204，並接著施行一回火製程(未顯示)以擴散摻雜區202(參見第2圖)內摻質進入半導體層204與半導體基板200之內，進而於半導體層204與半導體基板200之介面處形成位於半導體層204之一部之內以及位於半導體基板200之一部之內之一埋設摻雜區202’。於一實施例中，半導體層204為一P型半導體層，其具有約10-70歐姆-公分(Ω-cm)之一電阻率(resistivity)，且可藉由如磊晶製程(未顯示)所形成，而埋設摻雜區202’則可具有約1e17-5e18原子/立方公分(atoms/cm3)之一摻質濃度(dopant concentration)。
請參照第4圖，接著形成一井區206於半導體層204之一部內，且其係設置於埋設摻雜區202’之上，以及形成一隔離元件208於井區206之一部內。於一實施例中，井區206係藉由適當圖案化罩幕層的使用以及離子佈植製程(皆未顯示)的施行而形成於半導體層204之一部內，其可具有第二導電類
型以及約1e15-5e16原子/立方公分之一摻質濃度。於其他實施例中，隔離元件208可為如場氧化物(field oxide，FOX)元件或淺溝槽隔離(shallow trench isolation，STI)元件。此隔離元件208可藉由傳統場氧化物或淺溝槽隔離技術所形成，且可包括如氧化矽之絕緣材料。
請參照第5圖，接著藉由適當之圖案化罩幕層212的使用以及離子佈植製程214的施行而於井區206之一部內形成數個第一導電類型之摻雜區210。圖案化罩幕層212係形成於半導體層204之上且可包括如光阻之材料，因此其可藉由微影與蝕刻製程(皆未顯示)而圖案化，進而露出隔離元件208以及鄰近於隔離元件208之井區206的數個部分。於一實施例中，於離子佈植製程214中係施行了不同能量(energy)與不同劑量(dosage)之多個佈植步驟，藉以佈植如第一導電類型之摻質進入井區206內，進而於井區206內垂直且分隔地形成了第一導電類型之數個摻雜區210。如第5圖所示，顯示了由下往上而垂直且分隔地形成於井區206內之三個摻雜區210。於一實施例中，最下方之摻雜區210可具有高於其他摻雜區210之一摻質濃度，而位於中間之摻雜區210則具有不少於最上方之摻雜區210之一摻質濃度。於一實施例中，形成於最下方之摻雜區210的摻質濃度約為5e15-5e17原子/立方公分，而形成中間與最上方之此些摻雜區210的摻質濃度則約為1e15-1e17原子/立方公分或更少。位於最下方之摻雜區210的底面可具有距半導體層204之頂面約如2-5微米之一距離H。而介於鄰近摻雜區210之一間距P可約為0.2-0.7微米，且介於相鄰之
摻雜區210之此間距P可為相同或不相同。用於形成最下方之摻雜區210之摻雜能量可為如1800-4000KeV，而用於形成中間與最上方之摻雜區210之摻雜能量可分別為如500-2000KeV與40-350KeV。形成於井區206內之此些摻雜區210的數量並非為如第5圖所示情形為限，而可依照實際之橫向雙擴散金氧半導體裝置的設計而增加或減少其數量。此外，形成於井區206內之此些摻雜區210的設置位置亦非以第5圖所示情形為限，其可依照實際之橫向雙擴散金氧半導體裝置的設計而往上或往下地設置。
請參照第6圖，於移除第5圖內之圖案化罩幕層212後，接著藉由適當圖案化罩幕層218的使用以及離子佈植製程220的施行而於井區206之一部內形成具有第二導電類型之一摻雜區216。圖案化罩幕層218係形成於半導體層204之上且可包括如光阻之材料，因此其可藉由微影與蝕刻製程(皆未顯示)而圖案化，進而露出鄰近於隔離元件208與此些摻雜區210之一側(例如為右側)的井區206之一部。於一實施例中，於離子佈植製程220中，採用了約50-500KeV之能量佈植了第二導電類型之摻質，進而於井區206內形成具有1e17-5e18原子/立方公分之摻質濃度之第二導電類型之一摻雜區216。如第6圖所示，此摻雜區216係鄰近於隔離元件208與此些摻雜區210。
請參照第7圖，於移除第6圖所示之圖案化罩幕層218後，形成一絕緣層222於半導體層204之一部上，以覆蓋隔離元件208與最上方之摻雜區210以及鄰近隔離元件208
之摻雜區216之一部。接著形成一導電層224於絕緣層222之一部上，以覆蓋最上方之摻雜區210之一部與鄰近隔離元件208之一側(例如為右側)的摻雜區216之一部。絕緣層222可包括如氧化矽或相似物，而可藉由如化學氣相沉積所形成。導電層224可包括如多晶矽(polysilicon)、矽化物(silicide)、相似物或其組合之導電材料，且可藉由化學氣相沉積所形成。為導電層224與導電層224所覆蓋之絕緣層222的此部形成了一閘結構G。
請參照第8圖，藉由適當圖案化罩幕層的使用與離子佈植製程(皆未顯示)的施行，形成具有第一導電類型之一摻雜區226於位於隔離元件208一側(例如為左側)之最上方之摻雜區210的半導體層204之一部內，以及形成具有第一導電類型之另一摻雜區228於位於隔離元件208之一相對側之摻雜區216之一部內。此些摻雜區226與228可具有約1e18-5e19原子/立方公分之摻質濃度。製程至此，如第8圖所示，便大體製備完成了適用於高電壓裝置之如橫向雙擴散金氧半導體裝置之範例半導體裝置的製作，而摻雜區226可做為一汲極區之用，以及摻雜區228可做為一源極區之用。
於一實施例中，上述第一導電類型可為P型，而上述第二導電類型則可為N型，因此第8圖內所示之半導體裝置亦可做為一P型橫向雙擴散金氧半導體裝置之用。
於此實施例中，於第8圖所示之橫向雙擴散金氧半導體裝置操作時，電流(未顯示)可自源極區(例如摻雜區228)橫向地與垂直地通過位於閘結構G下方之一路徑250而朝向汲
極區(例如摻雜區226)流動。此外，基於垂直且分隔地設置之此些摻雜區210的形成，如第8圖所示之半導體裝置中介於閘結構與源極區(例如摻雜區226)的一間距D2可更為減少而不會影響到其崩潰電壓。此間距D2可少於第1圖所示之間距D1，進而使得第8圖內所示之半導體裝置可具有更為縮減之一尺寸。
第9圖為一剖面示意圖，顯示了依據本發明之另一實施例之適用於高電壓半導體裝置應用之一種橫向雙擴散金氧半導體裝置，其可於尺寸更為微縮時仍提供一適當崩潰電壓表現。
如第9圖所示，此橫向雙擴散金氧半導體裝置係由修正第8圖所示之橫向雙擴散金氧半導體裝置所得到，而於本實施例中，並沒有如第8圖般形成有埋設摻雜區202’。因此，於第9圖中並未顯示有埋設摻雜區202’，而半導體層204則可為半導體基板200之一部分，例如為一塊狀半導體基板之一部分。如第9圖所示之橫向雙擴散金氧半導體裝置可藉由如第2-8圖所示方法所形成，其可省去如第1-2圖所示之埋設摻雜區202’之相關製作。第9圖所示之橫向雙擴散金氧半導體裝置內相似於第8圖內所示之橫向雙擴散金氧半導體裝置之數個構件則採用相同標號顯示，故不在此詳細介紹此些構件。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧半導體基板
202‧‧‧摻雜區
204‧‧‧半導體層
206‧‧‧井區
208‧‧‧隔離元件
210‧‧‧摻雜區
216‧‧‧摻雜區
222‧‧‧絕緣層
224‧‧‧導電層
226‧‧‧摻雜區
228‧‧‧摻雜區
D2‧‧‧距離
G‧‧‧閘結構
Claims (20)
- 一種半導體裝置，包括：一半導體基板，具有一第一導電類型；一半導體層，形成於該半導體基板上，具有該第一導電類型；一井區，設置於該半導體層之一部內，具有相反於該第一導電類型之一第二導電類型；複數個第一摻雜區，具有該第一導電類型，垂直且分隔地設置於該井區內之數個部分內；一第二摻雜區，具有該第二導電類型，設置於該井區之一部內，其中該第二摻雜區鄰近該些第一摻雜區；一隔離元件，設置於該些第一摻雜區之最上方的該第一摻雜區之一部內；一第三摻雜區，具有該第一導電類型，設置於該些第一摻雜區之最上方的該第一摻雜區之一部內且鄰近該隔離元件；一第四摻雜區，具有該第一導電類型，設置於該第二摻雜區之一部內；一絕緣層，覆蓋該第三摻雜層之一部、該隔離元件、該第二摻雜區之一部及該第四摻雜區之一部；以及一導電層，覆蓋該絕緣層之一部。
- 如申請專利範圍第1項所述之半導體裝置，其中該第一導電類型為P型，而該第二導電類型為N型。
- 如申請專利範圍第1項所述之半導體裝置，其中該第三摻雜 區為一汲極區，而該第四摻雜區為一源極區。
- 如申請專利範圍第1項所述之半導體裝置，其中該導電層與位於該導電層下方的該絕緣層之一部形成了一閘結構。
- 如申請專利範圍第1項所述之半導體裝置，其中該些第一摻雜區具有不同的摻質濃度。
- 如申請專利範圍第5項所述之半導體裝置，其中該些第一摻雜區的最下方之該第一摻雜區具有高於該些第一摻雜區的最上方之該第一摻雜區之一摻質濃度。
- 如申請專利範圍第6項所述之半導體裝置，其中該些第一摻雜區之最下方之該第一摻雜區距該半導體層之一頂面約2-5微米。
- 如申請專利範圍第5項所述之半導體裝置，其中介於相鄰之該些第一摻雜區之間的一間距約為0.2-0.7微米。
- 如申請專利範圍第1項所述之半導體裝置，更包括一埋設摻雜區，具有該第二導電類型，設置於該半導體層與該半導體基板之一部內，其中該埋設摻雜區係位於該井區之下。
- 如申請專利範圍第1項所述之半導體裝置，其中該導電層包括多晶矽，而該絕緣層包括氧化矽。
- 一種半導體裝置之製造方法，包括：提供一半導體基板，具有一第一導電類型；形成一半導體層於該半導體基板上，具有該第一導電類型；形成一井區於該半導體層之一部內，具有相反於該第一導電類型之一第二導電類型；形成一隔離元件該井區之一部內； 形成複數個第一摻雜區，具有該第一導電類型，垂直且分隔地設置於該井區內之數個部分內，其中該隔離元件鄰近該些第一摻雜區；形成一第二摻雜區於該井區之一部內，具有該第二導電類型，其中該第二摻雜區鄰近該些第一摻雜區；形成一第三摻雜區於該些第一摻雜區之最上方的該第一摻雜區之一部內且鄰近該隔離元件，具有該第一導電類型；形成一第四摻雜區於該第二摻雜區之一部內，具有該第一導電類型；形成一絕緣層於該第三摻雜區之一部、該隔離元件、該第二摻雜區之一部及該第四摻雜區之一部上；以及形成一導電層，覆蓋該絕緣層之一部。
- 如申請專利範圍第11項所述之半導體裝置之製造方法，其中該第一導電類型為P型，而該第二導電類型為N型。
- 如申請專利範圍第11項所述之半導體裝置之製造方法，其中該第三摻雜區為一汲極區，而該第四摻雜區為一源極區。
- 如申請專利範圍第11項所述之半導體裝置之製造方法，其中該導電層與位於該導電層下方之該絕緣層之一部形成了一閘結構。
- 如申請專利範圍第11項所述之半導體裝置之製造方法，其中該些第一摻雜區具有不同的摻質濃度。
- 如申請專利範圍第15項所述之半導體裝置之製造方法，其中該些第一摻雜區的最下方之該第一摻雜區具有高於該些第一摻雜區的最上方之該第一摻雜區之一摻雜濃度。
- 如申請專利範圍第16項所述之半導體裝置之製造方法，其中該些第一摻雜區的最下方之該第一摻雜區距該半導體層之一頂面約2-5微米。
- 如申請專利範圍第15項所述之半導體裝置之製造方法，其中介於相鄰的該些第一摻雜區之間之一間距約為0.2-0.7微米。
- 如申請專利範圍第11項所述之半導體裝置之製造方法，更包括一埋設摻雜區，具有該第二導電類型，設置於該半導體層與該半導體基板之一部內，其中該埋設摻雜區係位於該井區之下。
- 如申請專利範圍第11項所述之半導體裝置之製造方法，其中該導電層包括多晶矽，而該絕緣層包括氧化矽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104108414A TWI557904B (zh) | 2015-03-17 | 2015-03-17 | 半導體裝置及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104108414A TWI557904B (zh) | 2015-03-17 | 2015-03-17 | 半導體裝置及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201635535A TW201635535A (zh) | 2016-10-01 |
| TWI557904B true TWI557904B (zh) | 2016-11-11 |
Family
ID=57847404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104108414A TWI557904B (zh) | 2015-03-17 | 2015-03-17 | 半導體裝置及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI557904B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI676291B (zh) * | 2017-02-08 | 2019-11-01 | 世界先進積體電路股份有限公司 | 半導體基底結構及其形成方法和半導體裝置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060170060A1 (en) * | 2005-02-03 | 2006-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with high-voltage sustaining capability and fabrication method of the same |
| TW201023360A (en) * | 2008-12-12 | 2010-06-16 | Nuvoton Technology Corp | Lateral diffused metal oxide semiconductor device |
| US20120146139A1 (en) * | 2010-12-08 | 2012-06-14 | Macronix International Co., Ltd. | High voltage semiconductor device |
| TW201238049A (en) * | 2011-03-08 | 2012-09-16 | Vanguard Int Semiconduct Corp | High voltage semiconductor device and method for manufacturing the same |
| TW201351642A (zh) * | 2012-06-06 | 2013-12-16 | United Microelectronics Corp | 半導體裝置及其製作方法 |
-
2015
- 2015-03-17 TW TW104108414A patent/TWI557904B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060170060A1 (en) * | 2005-02-03 | 2006-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with high-voltage sustaining capability and fabrication method of the same |
| TW201023360A (en) * | 2008-12-12 | 2010-06-16 | Nuvoton Technology Corp | Lateral diffused metal oxide semiconductor device |
| US20120146139A1 (en) * | 2010-12-08 | 2012-06-14 | Macronix International Co., Ltd. | High voltage semiconductor device |
| TW201238049A (en) * | 2011-03-08 | 2012-09-16 | Vanguard Int Semiconduct Corp | High voltage semiconductor device and method for manufacturing the same |
| TW201351642A (zh) * | 2012-06-06 | 2013-12-16 | United Microelectronics Corp | 半導體裝置及其製作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI676291B (zh) * | 2017-02-08 | 2019-11-01 | 世界先進積體電路股份有限公司 | 半導體基底結構及其形成方法和半導體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201635535A (zh) | 2016-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101381038B1 (ko) | 전력 ｍｏｓｆｅｔ 및 그 형성 방법 | |
| US20170062608A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR101531882B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| WO2011158647A1 (ja) | 半導体装置およびその製造方法 | |
| US9997625B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8575693B1 (en) | Double diffused metal oxide semiconductor device | |
| US20180026093A1 (en) | Mosfet and a method for manufacturing the same | |
| US20160172436A1 (en) | Semiconductor device, termination structure and method of forming the same | |
| US8835258B2 (en) | High voltage device and manufacturing method thereof | |
| TW201801289A (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2010177292A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN108574014B (zh) | Ldmos器件及其制造方法 | |
| US9263574B1 (en) | Semiconductor device and method for fabricating the same | |
| US9627524B2 (en) | High voltage metal oxide semiconductor device and method for making same | |
| TWI440181B (zh) | 高壓金屬氧化物半導體元件與製作方法 | |
| TWI557904B (zh) | 半導體裝置及其製造方法 | |
| TWI619200B (zh) | 具有雙井區之金屬氧化物半導體元件及其製造方法 | |
| US20150194424A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP7462732B2 (ja) | 横方向拡散金属酸化物半導体デバイス及びその製造方法 | |
| TWI677032B (zh) | 接面場效電晶體製造方法 | |
| US20140001551A1 (en) | Lateral Double Diffused Metal Oxide Semiconductor Device and Manufacturing Method Thereof | |
| US20120161236A1 (en) | Electrostatic discharge protection device and manufacturing method thereof | |
| US9070766B1 (en) | Semiconductor device and method of forming the same | |
| TWI818371B (zh) | 高壓元件及其製造方法 |