[go: up one dir, main page]

CN103403836A - 使用改进的多离子注入工艺制造的半导体结构 - Google Patents

使用改进的多离子注入工艺制造的半导体结构 Download PDF

Info

Publication number
CN103403836A
CN103403836A CN2011800556040A CN201180055604A CN103403836A CN 103403836 A CN103403836 A CN 103403836A CN 2011800556040 A CN2011800556040 A CN 2011800556040A CN 201180055604 A CN201180055604 A CN 201180055604A CN 103403836 A CN103403836 A CN 103403836A
Authority
CN
China
Prior art keywords
plasma
ion
semiconductor wafer
state
end stations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800556040A
Other languages
English (en)
Inventor
S·切瑞克德简
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN103403836A publication Critical patent/CN103403836A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/08—Ion sources; Ion guns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/024—Moving components not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/06—Sources
    • H01J2237/08—Ion sources
    • H01J2237/0822—Multiple sources
    • H01J2237/0827—Multiple sources for producing different ions sequentially
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

方法和装置提供：等离子体的第一源，其中所述等离子体包括第一种类的离子，等离子体的第二源，其中所述等离子体包括第二种类的离子，从所述第一和第二源选择所述等离子体；以及将所述第一种类的离子或所述第二种类的离子朝着半导体晶片加速。

Description

使用改进的多离子注入工艺制造的半导体结构
相关申请的交叉引用
本申请根据35U.S.C.§120要求2010年11月19日提交的美国专利申请序列号12/950,376的优先权，将其内容通过援引纳入于此。
背景
本文公开的特征、方面和实施例涉及使用改进的多离子注入工艺的半导体器件（诸如绝缘体上半导体（SOI）结构）的制造。
至今，绝缘体上半导体结构中最常使用的半导体材料是硅。这样的结构在文献中被称为半导体上硅结构，并且对这种结构应用简称“SOI”。SOI技术对于高性能薄膜晶体管、太阳能电池、热电转换设备、以及显示器（诸如有源矩阵显示器）正变得日益重要。SOI结构可包括在绝缘材料上的基本上单晶的硅的薄层。
获得SOI结构的各种方式包括硅（Si）在晶格匹配衬底上的外延生长。替代工艺包括将单晶硅晶片结合到其上已生长了SiO2的氧化物层的另一硅晶片，然后将顶部晶片抛光或蚀刻为例如0.05到0.3微米的单晶硅层。进一步的方法包括离子注入法，其中氢或氧离子被注入以在氧离子注入的情况下在由Si在顶部的硅晶片中形成掩埋的氧化物层，或者在氢离子注入的情况下将薄Si层分离（剥落）以结合到具有氧化物层的另一硅晶片。
通过这些方法来制造SOI结构的成本很高。涉及氢离子注入的后一种方法已经受到一些关注，并且已经被认为相对前一种方法是有优势的，因为所需的注入能量比氧离子注入所需的注入能量少50%，并且所需的剂量要低两个数量级。
美国专利号7,176,528公开了一种生产玻璃上硅（SiOG）结构的工艺。步骤包括：（i）将硅晶片表面暴露于氢离子注入以创建结合表面；（ii）使晶片的结合表面与玻璃衬底接触；（iii）向晶片和玻璃衬底施加压强、温度和电压以促进其间的结合；（iv）将该结构冷却为常温；以及（v）将玻璃衬底和硅薄层从该硅晶片分离。
尽管所述用于制作SOI结构的制造工艺已经成熟，然而采用这些工艺的最终产品的商业生存能力和/或应用仍受成本担忧的限制。使用美国专利号7,176,528中所公开的工艺来生产SOI结构的大量成本是在离子注入步骤中引起的。据信，执行该离子注入工艺的成本的降低会改善SOI结构的商业应用。相应地，期望继续提高生产SOI结构的效率。
在成本异常高的离子注入工艺领域中，包括准备离子源以及用于注入的工具并且使其可操作所需要的资源。例如，当采用离子等离子体来提供用于注入的离子时，需要某种类型的等离子体生成器，诸如电弧室（arc chamber）等等。需要大量资源（时间、人力以及金钱）来准备电弧室并且使其可操作。此外，存在与制备使半导体晶片（要用离子来注入的工作片）以接收离子相关联的大量成本。例如，通常采用某种类型的气氛控制室（常被称为末端站）来建立用于注入的期望条件。这些条件可包括仔细控制该室内的真空、温度、湿度、洁净度等。同样，需要大量资源（时间、人力和金钱）来准备末端站并且使其可操作用于给定的离子注入工艺。
当对将超过一个种类的离子注入到给定半导体晶片中感兴趣时，以上成本问题恶化。的确，一种进行多离子种类注入的现有技术方法是使用单机器方法（例如，设置有单一离子源的单一注入器）来每次注入一个种类的离子。这通常涉及：设置用于一个种类离子的源、加速器设备、以及末端站，注入该种类，以及随后减停（ramp down）该设置，并对下一种类的离子重复该设置。尽管末端站设置可在离子种类变换过程中保留，然而从一个种类到另一个种类的离子源变换（包括清除记忆效应）是非常耗时且高成本的。
一种替代系统可采用双机器方法（两个分离的注入器，每个注入器具有专用离子源）来每次注入一个种类的离子。这通常涉及为两个种类的离子源均设置源和加速器设备。半导体晶片被放入所述末端站之一中，使其进入适当的气氛条件，并且注入所述离子种类之一。随后将该半导体晶片带回到环境条件、转移到另一末端站、并且带回到用于第二离子种类的注入的适当的气氛条件。从而，尽管与转移单一源相关联的延迟被减少或消除，然而半导体晶片通过两个不同末端站的循环是耗时且高成本的。因为需要在两个末端站之间的传输，所以在双机器方法中衬底污染的可能性也明显更高。
因此，不管采用哪种方法（单机器或双机器），与准备在多离子种类注入工艺期间使用的离子源和/或末端站并且使其可操作相关联的成本是过度的。
已经对将超过一个种类的离子注入给定半导体晶片的现有技术方法做出改进。例如，一种新方法是同时将两个种类的离子均注入半导体晶片中。此方法的细节可以在为2010年2月2日提交，标题为“SEMICONDUCTORSTRUCTURE MADE USING IMPROVED ION IMPLANTATION PROCESS（使用改进的离子注入工艺制造的半导体结构）”的共同持有且共同待决的美国序列号12/709,833中找到，通过援引将其整个公开整体纳入于此。尽管此新方法是非常有前景的，然而已经进行了更多的研究和改进，据信这些研究和改进相对于前述工艺提供了即便不是重大的优势，也是合理的替代。
概述
尽管本文公开的特征、方面和实施例可能是联系绝缘体上半导体（SOI）结构来讨论的，然而有经验的技术人员将理解，此公开不必局限于SOI制造。的确，本文公开的最宽的可保护的特征、方面等适用于其中需要将离子注入到半导体材料中（或上）的任何工艺，无论这种半导体材料是与绝缘体结合使用还是其他。
然而，为便于呈现，本文的公开可能涉及SOI结构的制造。本文对SOI结构做出的具体参考是为了便于解释所公开的实施例，而非旨在、并且不应被解释为以任何方式限制权利要求的范围。SOI这一简称在本文中用来一般性地指代绝缘体上半导体结构，包括但不限于：玻璃上半导体（SOG）结构、绝缘体上硅（SOI）结构、以及玻璃上硅（SiOG）结构，其还包含玻璃-陶瓷上硅结构。在本说明书的上下文中，SOI还可以指半导体上半导体结构，诸如硅上硅结构等等。
根据本文的一个或多个实施例，用于形成半导体结构的方法和装置，包括：使半导体晶片的注入表面经受离子注入工艺以在其中创建剥落层，其中所述离子注入工艺包括将两个不同种类的离子注入到该半导体晶片的注入表面中，每个种类是彼此时间紧密邻近地注入的。
通过结合附图对实施例继续描述，其他方面、特征、优点等对本领域技术人员而言将变得显而易见。
附图简述
为了说明本文公开的各方面和特征的目的，在附图中示出了目前优选的形式，然而应当理解，所涵盖的实施例不限于所示出的精确安排和手段。
图1是示出根据本文公开的一个或多个实施例的半导体器件的结构的框图；
图2-5是示出使用制造图1的半导体器件的工艺形成的中间结构的示意图；
图6是适于用离子来注入施主（donor）半导体晶片以产生在制造图1的半导体器件时有用的中间结构的装置（单束注入工具）的简化框图和示意图；以及
图7是适于用离子来注入施主半导体晶片以产生在制造图1的半导体器件时有用的中间结构的装置（离子淋浴器注入工具）的简化框图和示意图。
详细描述
参考附图，其中相似的标号指示类似的元素，图1中示出了根据本文公开的一个或多个实施例的衬底上半导体结构100。为了提供讨论本文公开的最广的可保护特征和方面的一些具体上下文，假定该衬底上半导体结构100是SOI结构，诸如玻璃上半导体结构。
SOI结构100可包括衬底102以及半导体层104。这种SOI结构100可具有与制造薄膜晶体管（TFT）相联系的适当用途，例如，用于显示器应用，包括有机发光二极管（OLED）显示器和液晶显示器（LCD）、集成电路、光伏设备等。尽管未要求，然而层104的半导体材料可以采用基本上单晶材料的形式。用“基本上”一词来描述层104是为了考虑到以下事实：半导体材料通常包含固有的或特意添加的至少一些内部或表面缺陷，诸如晶格缺陷或一些颗粒边界。“基本上”一词还反映了以下事实：某些掺杂剂可能扭曲或以其他方式影响成块半导体的晶体结构。
为了讨论的目的，假定：半导体层104是由硅形成的。然而，应当理解，该半导体材料可以是基于硅的半导体或任何其他类型的半导体，诸如III-V、II-IV、II-IV-V等类的半导体。这些材料的示例包括：硅（Si）、锗掺杂的硅（SiGe）、碳化硅（SiC）、锗（Ge）、砷化镓（GaAs）、GaP和InP。
衬底102可以是展示出任何期望性质的任何期望材料。例如，在一些实施例中，衬底102可以由半导体材料形成，诸如上面列出的各种材料。
根据替代实施例，衬底102可以是绝缘体，诸如玻璃、氧化物玻璃、或氧化物玻璃-陶瓷。如在氧化物玻璃和氧化物玻璃-陶瓷之间，玻璃可具有制造更加简单的优点，从而使得它们可更广泛地获得并且较不昂贵。作为示例，玻璃衬底102可以由包含碱土离子的玻璃形成，诸如：由康宁公司第1737号玻璃成分或康宁公司第EAGLE2000TM号玻璃成分制造的衬底。这些玻璃材料在例如生产液晶显示器中有特定用途。
尽管本文特别感兴趣的主题涉及将离子注入到半导体材料中，然而相信，在用于制造SOI100的具体工艺方面提供一些附加的上下文是有益的。因此，现在参考图2-5，它们示出了可以执行前面提到的离子注入以制造图1的SOI结构100的一般性工艺（以及所得到的中间结构）。
首先转向图2，准备施主半导体晶片120，诸如通过抛光、清洁等，以生产适于结合到衬底102（例如，玻璃或玻璃-陶瓷衬底）的相对平坦且均匀的注入表面121。为了讨论的目的，半导体晶片120可以是基本上单晶的Si晶片，但是如同上面讨论的，可以采用任何其他适当的半导体材料。
通过使注入表面121经受离子注入工艺来在施主半导体晶片120的注入表面121下方创建弱化区域123，创建剥落层122。尽管此离子注入工艺才是本文公开的焦点，然而在此处仅对用于创建弱化区域123的工艺做出一般性的参考。然而，在本说明书中稍后，将提供对特别感兴趣的一种或多种离子注入工艺的更详细的讨论。可以调节使用的离子注入能量来实现剥落层122的大致厚度，诸如在约300-500nm之间，然而可以实现任何合理的厚度。将离子注入到施主半导体晶片120的影响是使晶格中的原子从它们的正常位置移位。当晶格中的原子被离子击中时，该原子被迫离开位置，从而创建了主要缺陷的、空缺的和填隙的原子，这被称为Frenkel对。如果在接近室温下执行注入，则主要缺陷的组分移动并且创建许多类型的次级缺陷，诸如空缺群集等。
参考图3，可使用电解工艺（在本文中也称为阳极结合工艺）将衬底102结合到剥落层122。适当的电解结合工艺的基础可以在美国专利No.7,176,528中找到，其整个公开通过援引纳入于此。此工艺的多个部分会在下面讨论；然而，本文描述的一个或多个实施例涉及对美国专利No.7,176,528的离子注入工艺的修改。
在该结合工艺中，可对衬底102（以及剥落层122，如果尚未做过的话）执行适当的表面清洁。然后，使中间结构直接或间接接触。所得到的中间结构从而是堆栈，包括施主半导体晶片120的成块材料层、剥落层122和玻璃衬底102。
在接触之前或之后，施主半导体晶片120、剥落层122和玻璃衬底102的堆栈被加热（由图3中的箭头指示）。使玻璃衬底102和施主半导体晶片120达到足以引发堆栈内离子迁移以及其间的阳极结合的温度。温度取决于施主晶片120的半导体材料和玻璃衬底102的性质。例如，可以使该结的温度在玻璃衬底102的应变点的约+/-350°C内，更具体而言，在该应变点的约-250°C和0°C之间，和/或在该应变点的约-100°C和-50°C之间。取决于玻璃的类型，该温度可以在约500-600°C范围内。
除了上面讨论的温度性质外，向该中间组件施加机械压强（如图3中的箭头所指示的）。压强范围可以在约1到约50psi之间。施加更高压强（例如，高于100psi的压强）可能导致玻璃衬底102的断裂。
还跨越该中间组件施加电压（如图3中的箭头所指示的），例如，其中施主半导体晶片120在正电极处而玻璃衬底102在负电极处。电压电势的施加导致玻璃衬底102中的碱和碱土离子远离半导体/玻璃界面进一步向玻璃衬底102中移动。更具体而言，玻璃衬底102的正离子（包括基本上所有的改性剂（modifier）正离子）迁移远离施主半导体晶片120的较高电压电势，形成：(1)邻近剥落层122的玻璃衬底102中的减少的正离子浓度层；以及(2)邻近该减少的正离子浓度层的玻璃衬底102的增加的正离子浓度层。此形成导致阻挡功能，即，阻止正离子从氧化物玻璃或氧化物玻璃-陶瓷通过减少的正离子浓度层向回迁移并进入半导体层。
参考图4，在将该中间组件保持在温度、压强和电压条件下足够长的时间后，移除电压并且允许该中间组件冷却到室温。在加热期间、在停留期间、在冷却期间和/或在冷却后的某点处，将施主半导体晶片120和玻璃衬底102分离。如果剥落层122尚未变得完全脱离施主120的话，这可包括某种剥离。结果是带有由结合到玻璃衬底的施主半导体层120的半导体材料形成的相对薄的剥落层122的玻璃基板。该分离可经由由热应力导致的剥落层122破裂来实现。替代地或附加地，可使用诸如喷水切割或化学蚀刻等机械应力来协助此分离。
就在剥落后，SOI结构100的裂开的表面125可呈现出表面粗糙度、过量的硅层厚度、和/或硅层的注入损害（例如，由于非晶（amorphized）硅层的形成）。依赖于注入能量和注入时间，剥落层122的厚度可以在约300-500nm量级上，然而其他厚度也可能是适当的。这些性质可以使用后绑定工艺来改变以从剥落层122前进并产生半导体层104的期望性质（图1）。注意，施主半导体晶片120可被重新用来继续生产其他SOI结构100。
现在参考图5，图5同样涉及通过使施主半导体晶片120的注入表面121经受离子注入工艺来在施主半导体晶片120的注入表面121下方创建弱化区域123来创建剥落层122。根据一个或多个实施例，离子注入工艺包括将两个不同种类的离子注入到施主半导体晶片120的注入表面121。根据优选方面，这两个不同种类的离子是使用改进的装置和工艺先后顺次注入的。
参考图6，可以在单束注入工具150中执行两个不同类型的离子的注入。这种工具150可以用商业方式购买并随后被修改来实现本文描述的工艺，或者可以开发基本全新的工具。因为注入工具的设计和操作原理可能不同，所以设备和/或操作的具体修改将留给熟练的技术人员，但是应当基于本文的描述。
图6的离子注入工具150以高等级示意图的形式示出，并且包括等离子体源152，该等离子源本身包括第一和第二等离子体源。更具体而言，源152包括第一和第二气体源，例如，第一罐202和第二罐204，每一罐供应相应的室202A、204A。罐202、204是产生等离子体室中的等离子体生成所需的气体蒸气的区域。罐202、204可包含气体、液体或固体。对于液体和固体，需要一定程度的加热来生成气体蒸气。对于气态源，罐202、204中的每一个均包括相应的气体，所述气体包含相应种类的原子和/或分子。例如，第一罐202可包含氢的原子和/或分子，而第二罐204可包含氦的原子和/或分子。其他原子和/或分子种类也是可能的，诸如从由以下物质组成的组中获取的：硼、氢、氦、和/或其他适当种类的原子。
根据一个或多个实施例，相应室202A、204A中的一个或两个可包括从与其相关联的气体产生等离子体所必需的结构元件。例如，第一室202A可以使用电弧室实现，电弧室包括从罐202接收气体并且产生第一等离子体源所必需的磁体、细丝、反射器、能量源等。类似结构可被包括在第二室204A。应当理解，本领域技术人员清楚地知道使用例如电弧室从气体产生等离子体所必需的基本结构元件。然而，应当理解，可附加地或替代地采用用于从气体产生等离子体的任何其他适当和已知的技术。从而，包括第一种类的离子的等离子体（第一等离子体）的第一源可在第一室202A内产生，而包括不同的第二种类的离子的等离子体（第二等离子体）的第二源可在第二室204A内产生。
本领域技术人员将理解，依赖于气体内的原子的种类，等离子体可包括不同类型的离子，而仍旧在一种类内。例如，在氢的情况下，第一等离子体可包括H离子、H2离子和H3离子。在氦的情况下，第二等离子体可基本上仅包括He4离子。
源152与机构154通信以选择性地（并且顺次地）将第一等离子体和第二等离子体提供给系统150的下一阶段，即加速器系统170。机构154可以被实现为滑动密封系统154，藉此达到一系列的等离子体传递，其中将第一等离子体提供给加速器系统170某段时间，并随后将第二等离子体提供给加速器系统170。密封系统154以至少两种状态操作：(i)第一状态，其中准许第一等离子体穿过出口156（并进入加速器系统170）而第二等离子体被密封掉（例如，源204、204A是空闲状态或被设置），以及(ii)第二状态，其中准许第二等离子体穿过出口156（并进入加速器系统170）而第一等离子体被密封掉（例如，源202、202A是空闲状态或被设置）。第一和第二等离子体源的空闲状态或设置可以是一种条件，通过该条件，源参数被最小化同时仍旧维持给定室202A、204A内的等离子体。空闲等离子体设置可以被快速改变到高电流生成等离子体，由此急剧减少从冷启动或气体和/或蒸气改变等离子体的工艺设置时间。
更具体而言，密封系统154包括第一板158和第二板160。第一板158（其可以是单一板或多片）包括第一表面158A、相对的第二表面158B、以及延伸穿过第一板158的出口156（其被示出为孔）。出口156与加速器系统170的入口或输入端172连通。第二板160（其也可以是单一板或多个片）包括第一表面160A、相对的第二表面160B、以及延伸穿过其中的至少第一和第二开口162、164。第一开口162与第一室202A的等离子体输出连通，而第二开口164与第二室204A的等离子体输出连通。
第一和第二板158、160的第一表面158A、160A与彼此滑动连通。在第一状态中，第一开口162与第一板158的出口156的孔对齐，由此准许第一等离子体穿过出口156并进入加速器系统170。在第一状态中，第二开口164相对第一板158的第一表面158A被密封掉。在第二状态中，第二开口164与出口156的孔对齐，由此准许第二等离子体穿过出口156并进入加速器系统170。在第二状态中，第一开口162相对第一板158的第一表面158A被密封掉。从而，第一和第二板158、160操作以相对于彼此滑动以使第一和第二开口162、164移动为与出口156对齐或不对齐，以便选择期望的等离子体。
本领域技术人员将意识到，在滑动密封系统154的结构细节中存在许多适当的变化。在这些变化中，存在一种方法，其中源152（其包括第一和第二等离子体源（例如，元件202、202A、204和204A））机械耦合于第二板160，使得源152与板160一起滑动。源152和第二板160的这种平移由图6的双向箭头示出。
如本文稍早讨论的，本领域技术人员将意识到，需要大量的时间来从将第一和第二室从冷启动热身（ramp up）到适于产生相应的第一和第二等离子体的状态。的确，磁体、细丝、反射器、能量源等都必须热身并稳定到合适的条件以进行等离子体生成。然而，将第一和第二室202A、204A维持在空闲模式消除了冷启动延迟。如本文将进一步讨论的，第一和第二室202A、204A中的每一个均可被从空闲状态容易且快速地热身并准备好产生高密度等离子体，并且第一和第二等离子体之间的选择可以利用滑动密封系统154来实现。这准许不同等离子体间的快速选择，以快速递送到加速器系统170。此快速选择具有显著的成本节约优势，至少因为不需要对第一等离子体的第一设置，然后是第二等离子体的热身和重新设置。除了其他优势外，还将联系尚未呈现的系统150的其他方面来进一步讨论此优势。
滑动密封系统154的出口156与加速器系统170的输入端（或入口）172连通，加速器系统包括分析器磁体180。一般而言，仅当密封系统154处于第一状态（第一等离子体被选择）时，加速器系统170操作以将来自该等离子体的第一种类的离子朝着半导体晶片120加速。类似地，仅当密封系统154处于第二状态（第二等离子体被选择）时，加速器系统170操作以将来自该等离子体的第二种类的离子朝着半导体晶片120加速。
当密封系统在第一状态时，加速器系统170的等离子体输入172从滑动密封系统154的出口156接收第一等离子体。分析器磁体系统180操作以改变来自第一等离子体的第一种类的离子的轨迹，由此产生穿过其输出端的至少一个第一离子束。更具体而言，加速器系统170包括任何数量的电极，例如示出了两个这样的电极208、210。电极208、210之间适当的电压电势（其可在数十到数百千伏范围内）将导致第一种类的离子加速朝向并穿过磁体180。
加速器系统170以适当的幅度将来自第一等离子体的第一种类的离子沿着第一轴A1朝着分析器磁体180加速。来自分析器磁体180内的第一等离子体的第一离子的轨迹变化将依赖于多个因素，包括分析器磁体180所产生的磁场的强度、离子的质量、离子在穿过磁体180时的加速幅度（以及所得到的动量和速度）等，所有这些均是本领域已知的。假定第一等离子体包含氢离子种类，并且假定建立以上（以及其他因素）来确保第一等离子体的H2离子是第一离子束所期望的，这样第一离子束将沿着第二轴A2离开分析器磁体180的输出端，第二轴A2横截第一轴A1。穿过第二电极210的孔准许第一离子束离开加速器系统170并前进到半导体晶片120。
例如，H2离子的注入可以进行，因为H离子比H2离子更轻，H离子的轨迹变化并H2离子更加剧烈，而它们不离开加速器系统170。类似地，H3离子比H2离子更重，而H3离子的轨迹变化比H2离子更不剧烈，而它们不离开加速器系统170。
当密封系统在第二状态时，加速器系统170的等离子体输入端172从滑动密封系统154的出口156接收第二等离子体。同样，分析器磁体系统180操作以改变来自第二等离子体的第二种类的离子的轨迹，由此产生穿过其输出端的至少一个第二离子束，该第二离子束包括第二种类的离子。因为第二种类的离子可能不而且很可能不呈现出与第一种类的离子相同的质量，所以可以获得加速器系统170的某些操作性质。具体而言，加速器系统170可被控制进入至少两种状态，优选地利用计算机控制。第一状态的特征在于：来自第一等离子体的第一种类的离子从密封系统154的出口156沿着第一轴A1以第一幅度被加速，并且穿过分析器磁体系统180。第二状态的特征在于：来自第二等离子体的第二种类的离子从密封系统154的出口156沿着第一轴A1以等于或不同于第一幅度的第二幅度被加速，并且穿过分析器磁体系统180，使得第二离子束也沿着第二轴A2离开分析器磁体系统的输出端。
例如，在第二种类的离子是氦（相对于第一种类的氢离子的示例）的情况下，加速器系统170的电极208、210的电势被调整（优选地，根据滑动密封系统154的状态自动调整）以便实现对第二种类的离子的适当加速。He4离子比H2质量更高，所以穿过磁体180的第二种类的氦-4离子的相互作用需要不同于氢-2离子的相互作用，以便沿着第二轴A2离开加速器系统。例如，分析器磁体180设置可以被更改来适应所选择的离子并且确保它们的路径为沿着第二轴A2。分析器磁体设置180（所产生的磁力的大小和/或方向）将依赖于离子轨迹的曲率（由分析器弯曲设置，分析器弯曲是一种机器常数，例如，通常为60-90度）、所选择的离子质量、其电荷状态、以及其从电极208实现的加速电压。
系统150还包括末端站190，末端站190操作以支撑并平移半导体晶片120，使得第一和第二种类的离子分开地并且顺次地轰击注入表面121来在其中创建剥落层122。末端站190包括传输机构212，该传输机构准许半导体晶片120在适当方向平移或扫描（参见双向箭头），使得相应的离子束涂绘半导体晶片120并实现适当的目标剂量（每个离子种类一个剂量）。在替代末端站配置中，可以采用旋转工艺盘来旋转半导体晶片120穿过离子束，而不是图6中示出的半导体晶片的相对线性平移。
末端站190还操作以维持在注入期间半导体晶片120所处的受控气氛。优选地，该气氛包括适当的真空、温度、湿度、洁净度等。关于此，末端站190包括与来自加速器系统170的输出端连通的输入端，由此离子束可被接收，但是受控气氛不会损失。
末端站190操作以在第一离子种类的注入期间、密封系统从第一状态到第二状态的转换期间（以及加速器系统170从第一状态到第二状态的相应转换）、以及第二离子种类的注入期间，将半导体晶片120维持在受控气氛内。
在第一和第二等离子体间快速转换并在以下整个时间段期间维持末端站190内的气氛条件的能力与替代方案相比节省了可观的时间：(i)第一离子种类的注入、(ii)第一等离子体到第二等离子体的转换、以及(iii)第二离子种类的注入，其中所述替代方案是指：单一注入器（带有单一离子源）方案和双离子注入器（每一注入器具有分开的离子源）方案。的确，在图6的系统150中，使每个室202A、204A从空闲模式（通常其中产生低密度等离子体）热身到其中产生高密度等离子体的操作模式与单机器方法（其中必须为每一离子种类顺次设置单一室）相比耗费非常少的时间。而且，在系统150中，半导体晶片120可在从第一等离子体到第二等离子体的变换期间被维持在适当的气氛条件（在相同末端站）中（与双机器方法相比，在双机器方法中需要用于末端站之间的转换的时间）。单一系统150的利用消除了与单一室方法和双末端站方法相关联的延迟，导致了具有非常显著的成本节省的优良工艺。
参考图7，可以在离子淋浴器注入工具200中执行两个不同类型的离子的注入。这种离子淋浴器工具200可以用商业方式购买并随后被修改来实现本文描述的工艺，或者可以开发基本全新的工具。因为注入工具的设计和操作原理可能不同，所以设备和/或操作的具体修改将留给熟练的技术人员，但是应当基于本文的描述。
图7的离子淋浴器工具200以高等级示意图的形式示出。与先前实施例一样，工具200包括源152和滑动密封机构154，将不会重复其细节。密封系统154的出口156与等离子体室206的输入端连通。离子室206包括第一电极208、第二电极（网格）210。系统200的末端站包括传输机构212，该传输机构212在相对于等离子体室206的输出端适当的位置支撑并平移（扫描）半导体晶片120。
在室206内建立条件以确保实现期望的离子加速和能量水平来加速第一等离子体，然后顺次地加速第二等离子体。例如，可以利用在第一和第二电极208、210之间的电场将进入室206的等离子体中的离子朝着施主半导体晶片120加速。（注意，在一件现实设备中，可能有未示出的一个或多个附加电极，这些附加电极有助于和/或产生所需要的等离子体和加速。）电场可以足够大，以将相应离子加速到在约25-150KeV之间（诸如约80KeV）的能量。因为第二电极210是网格的形式，所以离子可以穿过其间并击中施主半导体晶片120的注入表面121并被注入在施主半导体中。第一和第二离子被加速到的能量被选择以使得离子被注入到施主半导体晶片中的期望深度，例如，大致沿着施主半导体晶片120的注入表面121下的期望的弱化区域123。室206的条件能够在至少两个状态之间调整：一个状态用于来自第一等离子体的第一种类的离子的适当加速，而另一个状态用于来自第二等离子体的第二种类的离子的适当加速。
末端站190操作以支撑并平移半导体晶片120，使得第一和第二种类的离子分开地并且顺次地轰击注入表面121来在其中创建剥落层122。该传输机构212准许半导体晶片120在适当方向平移或扫描，使得相应的离子束涂绘半导体晶片120并实现适当的目标剂量（每个离子种类一个剂量）。末端站190还操作以维持前述在注入期间半导体晶片120所处的受控气氛。这种气氛在第一离子种类的注入期间、在密封系统154（以及加速组件）从第一状态到第二状态的转换期间、以及在第二离子种类的注入期间被维持。同样，在替代末端站配置中，可以采用旋转工艺盘来旋转半导体晶片120穿过离子束，而不是图7中示出的半导体晶片的线性平移。
尽管已经具体参考相应工具150、200的结构讨论了以上实施例，然而本领域技术人员将意识到，各发明性方面也适用于一个或多个工艺。
就此，一种形成半导体结构的方法可包括：提供等离子体（第一等离子体）的第一源，所述第一等离子体包括第一种类的离子；提供等离子体（第二等离子体）的第二源，所述第二等离子体包括不同的第二种类的离子；采用机械机构来选择性地：(i)准许该第一等离子体穿过出口并密封掉该第二等离子体；以及(ii)准许该第二等离子体穿过该出口并密封掉该第一等离子体；以及顺次地分别从该出口接收所选择的第一或第二等离子体并将该所选择的第一或第二等离子体朝着半导体晶片加速以顺次地分别用该第一和第二种类的离子来轰击该半导体晶片的注入表面，由此在其中创建剥落层。
该方法可进一步包括以下步骤中的一个或多个：将该半导体晶片置于末端站中，该末端站在该注入期间提供受控气氛；将该半导体晶片维持在该末端站中；以及在该机械机构从选择第一等离子体到选择第二等离子体的转换期间维持该受控气氛。该方法可采用在注入期间维持该末端站内的真空。
该方法还可包括：当该第一等离子体被选择时，平移该半导体晶片穿过该第一种类的离子；以及当该第二等离子体被选择时，平移该半导体晶片穿过该第二种类的离子。
该方法还可包括：当该第一等离子体被选择时，将来自该第一等离子体的该第一种类的离子沿着第一轴以第一幅度加速并应用一定大小的磁力来将来自该第一等离子体的该第一种类的离子的轨迹更改到朝着并进入该半导体晶片的第二轴，该第二轴横截该第一轴；以及当该第二等离子体被选择时，将来自该第二等离子体的该第二种类的离子沿着该第一轴以不同于该第一幅度的第二幅度加速并应用相同大小的磁力来将来自该第二等离子体的该第二种类的离子的轨迹更改到朝着并进入该半导体晶片的该第二轴。
尽管已参考特定细节描述了本文公开的方面、特征和实施例，然而应当理解，这些细节仅是对更宽的原则和应用的说明。因此，应当理解，可以对所说明的实施例做出多种改变并且可以设计其他布置而不背离所附权利要求的精神和范围。

Claims (17)

1.一种用于注入两个种类的离子的装置，其特征在于：
等离子体（第一等离子体）的第一源，所述第一等离子体包括第一种类的离子；
等离子体（第二等离子体）的第二源，所述第二等离子体包括不同的第二种类的离子；
具有至少以下两种状态的密封系统：(i)第一状态，其中准许所述第一等离子体穿过出口并密封掉所述第二等离子体；以及(ii)第二状态，其中准许所述第二等离子体穿过所述出口并密封掉所述第一等离子体；以及
与所述密封系统的所述出口连通的加速器系统，且所述加速器系统操作以：(i)仅当所述密封系统处于所述第一状态时，将所述第一种类的离子朝着半导体晶片加速；以及(ii)仅当所述密封系统处于所述第二状态时，将所述第二种类的离子朝着所述半导体晶片加速。
2.如权利要求1所述的装置，其特征还在于：末端站，所述末端站操作以支撑并平移所述半导体晶片，使得所述第一和第二种类的离子分开地并且顺次地轰击所述半导体晶片的注入表面来在其中创建剥落层。
3.如权利要求2所述的装置，其特征在于：
所述末端站操作以维持在注入期间所述半导体晶片所处的受控气氛；以及
所述末端站操作以在所述密封系统从所述第一状态到所述第二状态的至少一次转换期间将所述半导体晶片维持在所述受控气氛内。
4.如权利要求3所述的装置，其特征在于：
当所述密封系统处于所述第一状态时，所述末端站将所述半导体晶片平移穿过所述第一种类的离子；
所述末端站操作以在所述密封系统从所述第一状态到所述第二状态的转换期间将所述半导体晶片维持在所述受控气氛内；以及
当所述密封系统处于所述第二状态时，所述末端站将所述半导体晶片平移穿过所述第二种类的离子。
5.如权利要求1所述的装置，其特征在于：
所述密封系统包括：(i)第一板，所述第一板包括第一表面、相对的第二表面以及所述出口，所述出口具有延伸穿过所述第一板的至少一个孔，以及(ii)至少一个第二板，所述第二板具有第一表面、相对的第二表面、以及延伸穿过其间的至少第一和第二开口；以及
所述第一和第二板的所述第一表面彼此滑动连通，使得：
(i)在所述第一状态中，所述第一开口与所述出口的所述孔对齐，由此准许所述第一等离子体穿过所述出口，并且所述第二开口相对所述第一板的所述第一表面被密封掉，
(ii)在所述第二状态中，所述第二开口与所述出口的所述孔对齐，由此准许所述第二等离子体穿过所述出口，并且所述第一开口相对所述第一板的所述第一表面被密封掉，以及
(iii)所述第一和第二板操作以相对于彼此滑动以将所述第一和第二开口移动为与所述出口对齐和不对齐。
6.如权利要求1所述的装置，其特征在于：
所述等离子体的第一源包括与第一室连通的第一种类的原子和/或分子的源，所述第一室操作以从所述第一种类的原子或分子产生具有所述第一种类的离子的所述等离子体；以及
所述等离子体的第二源包括与第二室连通的第二种类的原子和/或分子的源，所述第二室操作以从所述第二种类的原子和/或分子产生具有所述第二种类的离子的所述等离子体。
7.如权利要求1所述的装置，其特征还在于：
具有等离子体输入端和离子输出端的分析器磁体系统，所述等离子体输入端与所述密封的所述出口连通，其中：
当所述密封系统处于所述第一状态时，所述等离子体输入端从所述出口接收所述第一等离子体，并且所述分析器磁体系统操作以更改来自所述第一等离子体的所述第一种类的离子的轨迹，由此产生穿过其所述输出端的至少一个第一离子束，所述第一离子束包括所述第一种类的离子；
当所述密封系统处于所述第二状态时，所述等离子体输入端接收所述第二等离子体，并且所述分析器磁体系统操作以更改来自所述第二等离子体的所述第二种类的离子的轨迹，由此产生穿过其所述输出端的至少一个第二离子束，所述第一离子束包括所述第二种类的离子；以及
所述加速器系统操作以将所述第一和第二离子束分别从所述分析器磁体系统朝着所述半导体晶片加速。
8.如权利要求7所述的装置，其特征在于，所述加速器系统能够被控制进入至少两种状态：
(i)第一状态，其中来自所述第一等离子体的所述第一种类的离子以第一幅度从所述密封系统的所述出口沿着第一轴被加速，并且穿过所述分析器磁体系统，使得所述第一离子束沿着横截所述第一轴的第二轴离开所述分析器磁体系统的所述输出端；以及
(i)第二状态，其中来自所述第二等离子体的所述第二种类的离子以第二幅度从所述密封系统的所述出口沿着所述第一轴被加速，并且穿过所述分析器磁体系统，使得所述第二离子束沿着所述第二轴离开所述分析器磁体系统的所述输出端。
9.如权利要求8所述的装置，其特征还在于末端站，所述末端站具有与所述第二轴对齐以分别接收所述第一和第二离子束的输入端，其中所述末端站操作以：
(i)当所述密封系统处于所述第一状态时，维持所述半导体晶片所处的受控气氛，并且将所述半导体晶片平移穿过所述第一离子束；
(ii)在所述密封系统从所述第一状态到所述第二状态的转换期间将所述半导体晶片维持在所述受控气氛内；以及
(iii)当所述密封系统处于所述第二状态时，维持所述受控气氛并且将所述半导体晶片平移穿过所述第二离子束。
10.如权利要求1所述的装置，其特征在于，所述第一和第二种类的离子是从由以下物质组成的组中获取的：硼、氢和氦。
11.一种形成半导体结构的方法，其特征在于：
提供等离子体（第一等离子体）的第一源，所述第一等离子体包括第一种类的离子；
提供等离子体（第二等离子体）的第二源，所述第二等离子体包括不同的第二种类的离子；
采用机械机构来选择性地：(i)准许所述第一等离子体穿过出口并密封掉所述第二等离子体，以及(ii)准许所述第二等离子体穿过所述出口并密封掉所述第一等离子体；以及
顺次地分别从所述出口接收来自等离子体的所选择的第一或第二种类的离子并将所述所选择的第一或第二种类的离子朝着半导体晶片加速以顺次地分别用所述第一和第二种类的离子来轰击所述半导体晶片的注入表面，由此在其中创建剥落层。
12.如权利要求11所述的方法，其特征还在于，将所述半导体晶片置于末端站中，所述末端站在所述注入期间提供受控气氛。
13.如权利要求12所述的方法，其特征还在于，将所述半导体晶片维持在所述末端站内，以及在所述机械机构从选择所述第一等离子体到选择所述第二等离子体的转换期间维持所述受控气氛。
14.如权利要求13所述的方法，其特征还在于，在注入期间维持所述末端站内的真空。
15.如权利要求13所述的方法，其特征还在于：
当所述第一等离子体被选择时，平移所述半导体晶片穿过所述第一种类的离子；以及
当所述第二等离子体被选择时，平移所述半导体晶片穿过所述第二种类的离子。
16.如权利要求11所述的方法，其特征还在于：
当所述第一等离子体被选择时，将来自所述第一等离子体的所述第一种类的离子沿着第一轴以第一幅度加速并应用一定大小的磁力来将来自所述第一等离子体的所述第一种类的离子的轨迹更改到朝着并进入所述半导体晶片的第二轴，所述第二轴横截所述第一轴；以及
当所述第二等离子体被选择时，将来自所述第二等离子体的所述第二种类的离子沿着所述第一轴以第二幅度加速并应用相同大小的磁力来将来自所述第二等离子体的所述第二种类的离子的轨迹更改到朝着并进入所述半导体晶片的所述第二轴。
17.如权利要求11所述的方法，其特征在于，所述第一和第二种类的离子是从由以下物质组成的组中获取的：硼、氢和氦。
CN2011800556040A 2010-11-19 2011-11-15 使用改进的多离子注入工艺制造的半导体结构 Pending CN103403836A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/950,376 2010-11-19
US12/950,376 US8196546B1 (en) 2010-11-19 2010-11-19 Semiconductor structure made using improved multiple ion implantation process
PCT/US2011/060673 WO2012068034A1 (en) 2010-11-19 2011-11-15 Semiconductor structure made using improved multiple ion implantation process

Publications (1)

Publication Number Publication Date
CN103403836A true CN103403836A (zh) 2013-11-20

Family

ID=45094780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800556040A Pending CN103403836A (zh) 2010-11-19 2011-11-15 使用改进的多离子注入工艺制造的半导体结构

Country Status (4)

Country Link
US (2) US8196546B1 (zh)
EP (1) EP2641258A1 (zh)
CN (1) CN103403836A (zh)
WO (1) WO2012068034A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113498246A (zh) * 2020-03-18 2021-10-12 住友重机械工业株式会社 粒子束装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652925B2 (en) 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
FR2977073B1 (fr) * 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
US9024282B2 (en) * 2013-03-08 2015-05-05 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for high rate hydrogen implantation and co-implantion
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
JP7455861B2 (ja) * 2019-04-16 2024-03-26 アクセリス テクノロジーズ， インコーポレイテッド 複数のアークチャンバを備えるイオン源

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6253558U (zh) * 1985-09-21 1987-04-02
JP2004139770A (ja) * 2002-10-16 2004-05-13 Nec Kansai Ltd イオン注入装置
US20050279282A1 (en) * 2004-06-16 2005-12-22 Kun-Sang Park Method and apparatus for processing a semiconductor substrate
CN101558469A (zh) * 2006-09-19 2009-10-14 艾克塞利斯科技公司 用于对离子束进行磁性扫描和校正的系统

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3310443A (en) 1963-09-06 1967-03-21 Theodore E Fessler Method of forming thin window drifted silicon charged particle detector
JPS6253558A (ja) 1985-09-03 1987-03-09 Canon Inc 通信装置
JPS6261257A (ja) * 1985-09-09 1987-03-17 Tokyo Electron Ltd イオン注入装置
JPS6410563A (en) 1987-07-02 1989-01-13 Sumitomo Eaton Nova Electric charging suppressor of ion implanter
JP2819420B2 (ja) * 1989-11-20 1998-10-30 東京エレクトロン株式会社 イオン源
EP0525927B1 (en) 1991-07-23 1995-09-27 Nissin Electric Company, Limited Ion source having a mass separation device
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5350926A (en) 1993-03-11 1994-09-27 Diamond Semiconductor Group, Inc. Compact high current broad beam ion implanter
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JP3449198B2 (ja) 1997-10-22 2003-09-22 日新電機株式会社 イオン注入装置
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
US6274459B1 (en) 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3456521B2 (ja) 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP3385972B2 (ja) 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6541780B1 (en) * 1998-07-28 2003-04-01 Varian Semiconductor Equipment Associates, Inc. Particle beam current monitoring technique
US6300227B1 (en) 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US20020100880A1 (en) 1999-10-15 2002-08-01 Jin-Liang Chen Apparatus for decelerating ion beams for reducing the energy contamination
KR100796249B1 (ko) 1999-12-24 2008-01-21 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
JP4450126B2 (ja) 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
TW452866B (en) 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6458671B1 (en) 2001-02-16 2002-10-01 Applied Materials Inc. Method of providing a shallow trench in a deep-trench device
US7238622B2 (en) 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
FR2835097B1 (fr) 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US20030141820A1 (en) * 2002-01-30 2003-07-31 Applied Materials, Inc. Method and apparatus for substrate processing
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6610582B1 (en) 2002-03-26 2003-08-26 Northrop Grumman Corporation Field-assisted fusion bonding
JP4289837B2 (ja) 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
US6979630B2 (en) 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
US7077947B2 (en) 2002-10-08 2006-07-18 Exxonmobil Research And Engineering Company Process for preparing basestocks having high VI using oxygenated dewaxing catalyst
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7008854B2 (en) 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7146153B2 (en) 2003-07-30 2006-12-05 Sbc Knowledge Ventures, L.P. Provisioning of wireless private access subscribers for location based services
US7279369B2 (en) 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US6852652B1 (en) 2003-09-29 2005-02-08 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on glass via layer transfer
US7421973B2 (en) 2003-11-06 2008-09-09 Axcelis Technologies, Inc. System and method for performing SIMOX implants using an ion shower
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2867307B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
US7767561B2 (en) * 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
EP1782472B1 (en) 2004-08-18 2011-10-05 Corning Incorporated Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
JP5042837B2 (ja) 2004-09-21 2012-10-03 ソイテック 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
CN101036222A (zh) 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US7456080B2 (en) 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
US7375355B2 (en) * 2006-05-12 2008-05-20 Axcelis Technologies, Inc. Ribbon beam ion implanter cluster tool
US7608521B2 (en) 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US20070281440A1 (en) 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7759657B2 (en) * 2008-06-19 2010-07-20 Axcelis Technologies, Inc. Methods for implanting B22Hx and its ionized lower mass byproducts
WO2010019968A2 (en) 2008-08-15 2010-02-18 John Ruffell Systems and methods for scanning a beam of charged particles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6253558U (zh) * 1985-09-21 1987-04-02
JP2004139770A (ja) * 2002-10-16 2004-05-13 Nec Kansai Ltd イオン注入装置
US20050279282A1 (en) * 2004-06-16 2005-12-22 Kun-Sang Park Method and apparatus for processing a semiconductor substrate
CN101558469A (zh) * 2006-09-19 2009-10-14 艾克塞利斯科技公司 用于对离子束进行磁性扫描和校正的系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113498246A (zh) * 2020-03-18 2021-10-12 住友重机械工业株式会社 粒子束装置
TWI792220B (zh) * 2020-03-18 2023-02-11 日商住友重機械工業股份有限公司 粒子線裝置

Also Published As

Publication number Publication date
WO2012068034A1 (en) 2012-05-24
US20120231616A1 (en) 2012-09-13
US8652952B2 (en) 2014-02-18
US8196546B1 (en) 2012-06-12
US20120129324A1 (en) 2012-05-24
EP2641258A1 (en) 2013-09-25

Similar Documents

Publication Publication Date Title
CN103403836A (zh) 使用改进的多离子注入工艺制造的半导体结构
KR100869327B1 (ko) 가스종의 도입을 포함하는 박막층의 제조방법
CN101609794B (zh) 厚膜材料解理处理期间的温度控制设备和方法
CN100576448C (zh) 向接收基板转移碳化硅薄层的优化方法
CN101490824B (zh) 连续大面积扫描注入工艺的方法与系统
US6323109B1 (en) Laminated SOI substrate and producing method thereof
CN103828021B (zh) 制造复合晶片的方法
JP2009507363A (ja) 制御された劈開プロセスを用いてプレート上の複数タイル部分を形成する方法および構造
KR20090018850A (ko) 이온 샤워를 이용한 ｓｏｉ 구조 제조
US8330126B2 (en) Race track configuration and method for wafering silicon solar substrates
CN101969046A (zh) 利用受控传播的膜层转移
EP2641257B1 (en) Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
CN101101891A (zh) 绝缘体上硅及其制备工艺
CN102197455A (zh) 高温板材搬运系统和方法
CN102113112A (zh) 在基板中进行多重注入的方法
CN103222028A (zh) 改进的同步多离子注入工艺及使用该工艺制作的装置半导体结构
US20110207306A1 (en) Semiconductor structure made using improved ion implantation process
CN102741980B (zh) 使用掺杂硼的SiGe层的层转移
Henley et al. Kerf-free wafering for high-volume, high-efficiency c-Si cell
CN101405833A (zh) 用于制造太阳能电池的方法和结构
Sullivan et al. P‐220L: Late‐News Poster: Layer‐Transfer of Silicon Single‐Crystal Films on Large‐Area Glass Substrates For Mobile Display Applications
AU2007202645A1 (en) Method of manufacture for a component including at least one single-cyrstal layer on a substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20161228

C20 Patent right or utility model deemed to be abandoned or is abandoned