CN103208487A - 用于较薄堆叠封装件结构的方法和装置 - Google Patents

Abstract

用于较薄堆叠封装件(“PoP”)结构的方法和装置。一种结构包括：第一集成电路封装件，该第一集成电路封装件包括安装在第一基板上的至少一个集成电路器件和从底面延伸的多个堆叠封装连接件；以及第二集成电路封装件，该第二集成电路封装件包括安装在第二基板上的至少另一个集成电路器件和位于上表面上连接至多个堆叠封装连接件的多个接合盘，以及从底面延伸的多个外部连接件；其中，至少第二基板由多层层压电介质和导体形成。在另一个实施例中，在第一基板的底面上形成腔，并且另一个集成电路的一部分部分地延伸至腔中。公开了用于制造PoP结构的方法。

Description

用于较薄堆叠封装件结构的方法和装置

技术领域

本发明涉及半导体制造，更具体而言，涉及用于堆叠封装件结构的方法和装置。

背景技术

随着使用集成电路制造的器件不断缩小，对用于集成电路器件的较小封装件的需求不断增加。一种越来越多地被用来节省系统电路板上的空间并且减小所用的板面积的方法是用于在被称为“堆叠封装件(Package onPackage)”或“PoP”器件的组合、垂直布置的封装件结构中提供两个或更多个集成电路。PoP结构通过将它们组合成单个封装结构来减小集成电路所需的系统电路板面积，并且还消除对位于电路板上的可能另外使器件彼此连接的一些连接件迹线的需要。可以使用通孔连接在垂直布置的封装器件之间提供电连接。

例如，存储器模块可以是安装在PoP结构中的上封装件上的器件。作为非限制性实例，存储器模块可以包括一个、两个或更多个商品存储器器件，诸如，DDR DRAM、或FLASH器件。上封装基板可以是多层电路板，并且可以由树脂(例如，诸如FR4的纺织玻璃增强环氧树脂或BT树脂)、陶瓷、塑料、膜、或其他基板材料形成。

上基板的底面可以具有远离顶部基板的底面垂直延伸的一行或多行PoP连接件。这些PoP连接件提供到安装在PoP器件的底部封装件上的集成电路的连接，或者当将PoP器件最终安装在系统电路板上时提供被映射(map)到系统板的连接。

底部封装件是具有安装在其上的集成电路的基板。集成电路可以是“应用处理器”或“AP”。底部封装件的上表面具有用于接收并且电连接至PoP连接件的接合盘(land)或焊盘。例如，如果PoP连接件是从上封装件的底面延伸的多行焊料球，底部封装件的上表面上的接合盘或焊盘将对应于这些连接件并且接收这些连接件。

PoP结构的底部封装件还具有位于其上(通常在底面上)的外部连接件，该外部连接件用于在PoP结构和系统电路板之间形成最后连接。底部封装件可以是球栅阵列(“BGA”)型封装件，并且具有在底面上布置成阵列的焊料球。因此，PoP器件具有位于顶部基板和底部基板之间的PoP连接件，以及从安装在系统电路板上的焊盘上的底部基板延伸的外部连接件终端。

然而，随着对更高性能和更高频率操作器件的需求的增加，在PoP结构中使用的布线变成显著限制因素。用于从PoP结构中的器件到系统板以及从系统板到POP结构中的器件获取信号的信号路径非常长，该信号路径可以包括板迹线、焊料球、焊料凸块或C4连接件、以及接合线。这些路径产生IR压降并且导致系统变慢。而且，PoP器件在便携式应用中的使用增加了对更薄封装件的需求。

发明内容

一方面，本发明提供了一种半导体器件结构，包括：第一集成电路封装件，包括安装在第一基板上的至少一个集成电路器件，并且具有从所述第一基板的底面延伸的多个堆叠封装连接件；以及第二集成电路封装件，包括安装在第二基板上的至少另一个集成电路器件，包括位于所述第二基板的上表面上连接至所述多个堆叠封装连接件的多个接合盘，并且包括从所述第二集成电路封装件的第二底面延伸的多个外部连接件；其中，至少所述第二基板包括堆叠在一起且没有插入芯的多个介电层和导体。

在所述的半导体器件结构中，所述多个堆叠封装连接件是焊料。

在所述的半导体器件结构中，所述多个外部连接件是焊料。

在所述的半导体器件结构中，所述第一基板包括堆叠在一起且没有插入芯的多个介电层和导体。

在所述的半导体器件结构中，所述第一基板包括位于芯材料的第一表面上的第一多个介电层，以及在所述芯材料的第二表面上的第二多个介电层。

在所述的半导体器件结构中，所述第一基板进一步包括在所述第一基板的所述底面的中心部分中形成的腔。

在所述的半导体器件结构中，所述第二封装件的所述至少另一个集成电路器件部分地延伸至在所述第一表面的所述底面的所述中心部分中形成的所述腔中。

在所述的半导体器件结构中，所述至少另一个集成电路器件嵌入在所述第二基板中。

在所述的半导体器件结构中，所述至少另一个集成电路器件使用迹线上板连接件安装到所述第二基板。

在所述的半导体器件结构中，所述至少一个集成电路器件是存储器。

在所述的半导体器件结构中，所述至少另一个集成电路器件是微处理器。

另一方面，本发明提供了一种半导体器件结构，包括：第一集成电路封装件，包括安装在第一基板上的至少一个集成电路器件，并且具有从所述第一基板的底面延伸的多个堆叠封装连接件，以及在所述底面上形成的并且延伸到所述第一基板中的腔，所述堆叠封装连接件与所述腔间隔开布置；以及第二集成电路封装件，包括安装在第二基板上的至少另一个集成电路器件，包括位于所述第二基板的上表面上的连接至所述多个堆叠封装连接件的多个接合盘，并且进一步包括从所述第二集成电路封装件的底面延伸的多个外部连接件；其中，所述至少另一个集成电路器件中的至少一部分延伸至所述第一基板的所述底面上的腔中。

在所述的半导体器件结构中，所述第二基板包括堆叠在一起且没有插入芯的多个介电层和导体。

在所述的半导体器件结构中，所述第一基板包括位于芯材料的第一表面上的第一多个介电层，以及位于所述芯材料的第二表面上的第二多个介电层。

在所述的半导体器件结构中，所述第二基板包括位于第二芯材料的第一表面上的第三多个介电层，以及位于所述第二芯材料的第二表面上的第四多个介电层。

又一方面，本发明提供了一种方法，包括：提供第一集成电路封装件，所述第一集成电路封装件包括位于第一基板上的上表面上的一个或多个集成电路，并且提供从所述第一基板的下表面延伸的多个堆叠封装连接件；提供第二集成电路封装件，包括：提供第二基板，在所述第二基板的上表面上具有一个或多个其他集成电路，所述第二基板包括布置在所述第二基板的上表面上用于接收所述多个堆叠封装连接件的多个接合盘，并且进一步包括：提供从所述第二基板的底面延伸的多个外部连接件；以及通过将所述第一集成电路封装件的所述堆叠封装连接件接合至所述第二基板上的所述多个接合盘，将所述第一集成电路封装件安装到所述第二基板的所述上表面；其中，提供所述第二基板包括：提供相互堆叠且没有插入芯的多个介电层和导体。

在所述的方法中，提供所述第二基板进一步包括：提供具有覆盖一个表面的导体的第一介电层；在所述第一介电层中形成第一层通孔；在所述第一层通孔中形成第一层导电材料；在所述第一层通孔中的所述导电材料上方形成第一层导电迹线；以及在所述导电迹线上方设置第二介电层。

所述的方法进一步包括：在所述第二介电层中形成第二层通孔；在所述第二介电层中的所述第二层通孔中形成导电材料；在所述第二层通孔中的所述导电材料上方形成第二层导电迹线；以及图案化覆盖所述一个表面的所述导体，以用于容纳外部连接件。

所述的方法进一步包括：将所述一个或多个集成电路倒装芯片安装到所述第二基板的所述第二层导电迹线。

所述的方法进一步包括：将所述一个或多个集成电路嵌入到所述第二基板内。

附图说明

为了更完整地理解本发明及其优点，现在结合附图所进行的以下说明作为参考，其中：

图1以三维视图示出了其上安装有PoP器件的印刷电路板的一部分；

图2以横截面视图示出了实施例PoP结构；

图3以横截面视图示出了另一个实施例PoP结构；

图4以横截面视图示出了可选实施例PoP结构；

图5以横截面视图示出了另一个可选实施例PoP结构；

图6以横截面视图示出了又一个可选实施例PoP结构；

图7示出了图2的实施例的横截面视图并且示出了该实施例的信号路径；

图8以横截面视图示出了另一个实施例PoP结构；

图9以横截面视图示出了用于形成实施例基板的中间工艺步骤；

图10以横截面视图示出了另外的加工之后的图9的实施例基板；

图11以横截面视图示出了另外的加工之后的图10的实施例；

图12以横截面视图示出了另外的加工之后的图11的实施例；

图13以另一个横截面视图示出了另外的加工之后的图12的实施例；

图14以另一个横截面视图示出了实施例PoP结构；

图15以流程图示出了方法实施例；以及

图16以流程图示出了可选方法实施例。

附图、示意图和图表都是说明性的且不是限制性的，而是本发明的实施例的实例，将其简化用于说明目的，并且不按比例绘制。

具体实施方式

在下面详细论述实例和说明性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅仅是制造和使用本申请所公开的构思的说明性具体方式，而不用于限制本发明的范围，并且也不用于限制所附权利要求的范围。

本申请的实施例(现在将详细地描述其实例)提供用于具有减小的厚度和更短的信号通路长度的PoP结构的新方法和装置。实施例PoP结构的更短布线距离在形成用于高频或高性能器件的封装件中特别有利，然而，有利的实施例使用不限于这些应用。使用实施例获取的更薄PoP结构对于提供更薄的总形状因数是有利的，对于诸如智能手机、平板计算机、电子阅读器、PDA、便携式视频和音乐播放器、照相机、手持网页浏览器或视频接收器等手持和便携式设备而言，对更薄的总形状因数的需求日益增加。

图1以三维视图示出了常规PoP结构13的四分之一部分，常规PoP结构13包括：作为底部封装件的球栅阵列(“BGA”)封装件15；以及安装在PoP结构中的BGA封装件上方的上封装件17。从图1中的上封装件17的底面延伸的外部连接件与BGA封装件15的上表面上的接合盘或焊盘相连接。

本申请中描述的实施例具有从上封装件的底部延伸到PoP结构的底部封装件的上表面上的接合盘的连接件。在一些实施例中，这些连接件可以作为焊料球形成。然而，实施例和对实施例的各种应用不限于此。铜连接件诸如铜柱、支柱或螺柱、可控塌陷芯片连接件(“C4”)、铜或焊料凸块、以及其他导电材料柱全都可以代替附图中作为示例连接件示出的焊料球，或者与附图中作为示例连接件示出的焊料球一起使用。而且，本文使用的术语“焊料”包括含铅和无铅焊料。含铅焊料(诸如Pb/Sn成分)以及无铅焊料(包括但不限于例如实施例SnAgCu(“SAC”)成分)在术语“焊料”的范围内，其还包括其他焊料成分，诸如共晶体。可以使用各种电镀和涂布来改善可焊性，减少氧化，提高粘合性，改进回流工艺或者改进连接件的其他特性。所有这些变化都被视为本文论述的实施例的可选实施例，并且这些可选实施例也都落在所附权利要求的范围内。

在图1中，在系统板21上安装PoP结构13。系统板21可以是例如印刷电路板。可以使用球连接件安装PoP结构，以在热回流工艺中连接至系统板21上的接合盘。在回流工艺中，首先以与对应于BGA球形成的系统板21上的接合盘对准的形式放置BGA球，移动PoP结构以使BGA球与系统板21上的接合盘接触，并且使用热处理以使BGA球熔化和回流并且与电路板机械接合，完成PoP结构与电路板的电连接和机械连接。可以使用粘着剂以进一步增加机械强度，并且可以使用底部填充材料来提供对PoP结构13和系统板21之间的连接件的应力释放。

当器件的输入和输出连接件的数量增加时，常规PoP结构中的这些器件的使用形成更厚的结构。当PoP结构变得更厚时，从上封装件上的器件到系统板的路径的距离增加了。信号路径可以包括接合焊盘、接合线、上封装件上的迹线、穿过上封装件的通孔、至下封装件的焊料球或铜柱连接件、至下封装件上的集成电路的焊料凸块和焊盘、至系统电路板的另一通孔和另一焊料球。该路径可以具有由路径中的电流-电阻(“IR”)引起的明显电压降。而且，封装件高度在设计其中需要较薄封装件的非常薄的手持和便携式设备中成为一个问题。如图1中的典型PoP结构的厚度可以大于1.2毫米。该厚度对于某些薄器件应用可能太大。

图2以横截面视图示出了改进的PoP结构30的第一实施例。在图2中，提供具有基板29的上封装件27。该基板可以是纺织玻璃增强环氧树脂“芯”。可以使用其他基板材料，包括但不限于例如BT树脂。在印刷电路板结构中使用的材料(诸如FR4)可以用于基板29。该芯具有分离导电迹线的介电材料层，以形成多层电路板。例如，在介电层上方示出用于接收接合线35的焊盘36。通孔和接触件可以用于垂直地连接迹线，以提供布线和映射连接。为通过基板的信号提供垂直路径可以使用通孔，诸如，通孔37，其作为延伸穿过基板29的孔形成，然后用导电材料填充该孔或形成该孔的衬垫，以完成垂直连接路径。然后，上封装件27的底面上的迹线提供用于进一步将信号连接至通孔37并且直至上封装件27的上面的路径。上封装件27在上表面和下表面上都具有焊料掩模层33。在图2中还示出了钝化层39，其可以是例如通过热固性模塑料的压缩模塑形成的用于保护通孔37、接合线35、以及焊盘36免受湿气和热应力的重叠模塑层(overmolded layer)。可以使用其他重叠模塑材料，诸如，树脂和环氧树脂。

作为说明性而非限制性的实例，上封装件27可以承载(carry)诸如存储器器件的商品集成电路器件31。在该实施例中，器件31可以是FLASH、SRAM或DRAM器件。这些作为两个堆叠管芯堆叠示出。可以安装更多管芯，以增加所提供的存储器的尺寸，或者可选地可以仅使用一个管芯。也可以在基板29上安装其他类型的器件。在图2中，示出了将器件31连接至基板29上的焊盘(诸如36)的接合线(诸如35)。然而，在可选布置中，底部存储器管芯可以是“倒装芯片”，并且可以使用焊料凸块、或铜连接件接合至基板29的中心部分上的接合盘。在一些实施例中，可以作为元件形成若干垂直堆叠管芯的存储器模块，使用例如通孔连接件连接堆叠存储器器件以形成存储器模块，并且模块中的底部管芯可以是倒装芯片安装到基板29。所有这些布置都是被视为实施例的一部分的可选实施例，并且落入所附权利要求的范围内。

连接件38形成用于图2的结构的PoP连接件。这些连接件38可以是焊料或其他导电材料。如图2中所示，它们可以是焊料球，但是实施例不限于焊料球的使用，连接件可以是铜柱、铜螺柱、可控塌陷芯片连接件(“C4”)、或用于将元件连接至下面的板或器件的其他连接件。而且，在本说明书中使用的术语“焊料”不限于任何特定类型，并且可以使用含铅或无铅焊料。可以使用铅和锡(Pb/Sn)或Pb的焊料球和其他材料。在可选实施例中，可以使用包括作为非限制性实例的锡、银和铜(“SAC”)的无铅成分。共晶成分可以用于形成连接件。连接件38的形状也不限于“球”形，并且可以使用圆柱形、柱形、卵形、塔形、正方形、长方形和其他形状。

在图2的实施例中，PoP连接件38在基板29的外围布置成行。这种布置在上封装件27的底面的中心部分中留下间隔，用于将在其下面安装的芯片放置在由连接件38提供的垂直间隔内，并且邻近上封装件27的底面。以此方式，减小PoP结构30的厚度T2。如在下面进一步描述的，在其他实施例中，还可以通过多种其他修改进一步减小这种垂直间隔。

在图2中，应该注意，可以在除了PoP结构30之外的应用中使用上封装件。例如，可以将连接件38安装到电路板上，并且存储器器件31可以用于其他应用。因此，上封装件27具有除了用于本文所论述的实施例之外的效用。

在图2中，在上封装件27下面示出“无芯”底部封装件25。该封装件形成PoP结构的“BGA”部分并且承载应用处理器或“AP”42。AP 42可以是但不限于微处理器。用于AP 42的可选实施例包括专用集成电路(“ASIC”)、数字信号处理器(“DSP”)、无线电收发器IC、或执行所选的期望功能的其他功能器件的使用。如果AP 42是处理器或微处理器，则可以看出，存储器器件31可以是与AP 42相关的程序存储器、或高速缓冲存储器；因此，PoP结构30的使用提供在器件中使用的“系统”。然后，PoP结构30的系统包括若干集成电路，但是仅需要一部分的系统电路板。

在无芯基板41上建立底部封装件25。该封装件具有上封装件27的一些部件；例如，示出具有通孔和接触件的导电迹线和介电层，并且使用焊接掩模以保护基板41的上表面和下表面。但是，现在省略了在上封装件27中使用的基板29或“芯”。如将在下面进一步描述的，本文公开的PoP结构的一些实施例使用一种用于制造具有减小的厚度的无芯基板(如图2中的41)的新方法。

相对于常规PoP器件达到的厚度，PoP结构30的厚度T2减小了。通过省略“芯”减小厚度具有几个优点。缩短了从诸如31和42的器件到系统板连接件的路径长度。由于每个路径都是由通过该路径的电流乘以路径的电阻的乘积(“IR”)导致的电压降，较短的路径具有降低的“IR”降。而且，较短的路径实现了较短的信号行程中的延迟时间，并因此实现了较高的工作频率。而且，作为使用无芯基板的结果，封装件在物理上变得更薄，这实现了更薄的系统封装件。

在图2中，示出了使用“倒装芯片”方法安装到无芯基板41的AP 42；即，AP 42的表面上的接合焊盘被“翻转”，所以其是“面朝下的”，并且接合焊盘通过导电材料连接至基板41上的迹线。在该具体实施例中，其不是限制性的而是一个可选性的实施例，使用“迹线上板”或“BOT”连接件。在AP 42的接合焊盘上形成铜连接件。这些被直接连接至基板41的上表面上的铜迹线，形成电连接。与更常规的“SOP”或“焊盘上焊料”方法相比，使用BOT方法实现了更细间距(接合焊盘之间的间隔更小)的连接。SOP方法需要在迹线上形成的焊盘之间具有更多的间隔，以允许焊盘上的焊料与随后在AP 42上使用的焊料凸块一起回流。然而，SOP实施例可以用于将AP 42安装到基板41，并且对于某些应用，该方法可能具有优点。所有这些可选实施例都在所附权利要求的范围内。

示出了位于AP 42下面的BOT连接件之间的底部填充材料44。通常使用毛细管型底部填充(“CUF”)方法作为液体分配底部填充物。树脂或环氧树脂液体在AP 42下面流动并且填充连接件之间的空间。可以使用室温、UV、或热固化以固化该材料。底部填充物提供机械强度和应力释放。

位于无芯基板41的上表面上的接合盘或焊盘51接收PoP连接件38，其在该实施例中是焊料球。这些连接件可以连接至将器件31例如连接至AP 42或者连接至外部连接件48(在该实施例中示出为焊料球)的迹线用于连接到系统。可以在基板41中形成通孔，或者可以通过通孔与基板内的内部迹线、通过另一个通孔与基板41的另一个表面上的迹线形成垂直连接。

外部连接件48可以是诸如焊料球的焊料连接件。这些焊料球可以布置成行和列的栅格图案，并且可以覆盖基板41的大部分底面。外部连接件从而形成“球栅阵列”或“BGA”，并且底部封装件25可以被称为BGA封装件。底部封装件25还可以具有除了PoP结构30以外的效用；即，底部封装件25提供用于AP 42的封装件，例如，其可以用于在PoP封装件上具有存储器器件的PoP结构中，或者底部封装件25可以被安装到没有PoP封装件的电路板。

图3以横截面示图示出可选实施例PoP结构60。图2的多个元件在图3中再次示出，并且对于这些元件，使用相同的参考数字。

在图3中，现在还在无芯基板79上形成上封装件67。该基板由多个介电层形成，该多个介电层可以例如使用下面描述的方法实施例形成。这些层承载导电迹线并且包含通孔，使得使用到导电迹线的通孔和接触件，多层电路板可以由无芯基板79形成。示出在基板79的上表面和下表面之间提供电连接的通孔77。无芯基板79比图2中的基板29更薄；因此，PoP结构60具有小于图2的T2的厚度T3，在图2中，仅下封装件是无芯的。此处，上封装件67和下封装件25都是无芯的。图3的其余元件与图2相同。图3的在AP 42上方且在上封装件67下方的间隔49是可选的；该空间可以更小或者同样如在图2中不提供间隔。在该实施例中实现的厚度T3也小于使用常规PoP结构可以实现的厚度。

在图4中，以另一个横截面视图示出进一步可选的PoP结构80。多个元件与图2中的相同，并且对于相同的元件使用相同的参考数字。

在图4中，上封装件27与图2中的相同，在有芯基板29上具有器件31、接合线35、焊盘36、焊接掩模33、以及通孔37。

现在将下封装件标记为85，以区分与图2相比实施例中的差异。下封装件85具有无芯基板91，其具有嵌入其中的芯片42。该AP 42可以是与图2中相同类型的器件，但是在该实施例中，AP 42被嵌入在基板91中；即，AP 42的主体位于无芯基板91的厚度内，而不是设置在其顶部上。从而，与PoP结构的常规方法相比，制造出的PoP连接件38可以更薄，并且PoP结构80可以具有小得多的厚度T4。示出AP 42作为BOT连接器件安装在于无芯基板91中形成的腔内，使得AP 42的上表面和位于基板91上方的焊接掩模93的上表面可以基本共面，但是该部件不是必需的。可选地，AP 42还可以在焊接掩模表面的上方垂直延伸。

图4中的上封装件27与图2中的上封装件27相同，使用相同的参考数字并且在此不需要作进一步说明。

图5以横截面视图示出PoP结构实施例100。在该实施例中，例如，将上封装件重新编号为107，以区分该实施例与图2的上封装件27。在图5中，上封装件107由芯基板109形成，该芯基板109可以是例如纺织玻璃增强环氧树脂基板。在基板109的底部上形成腔105。该“腔向下”型布置允许安装在下封装件25上的AP 42的主体部分地延伸至上封装件107的主体内的腔中，所以厚度T5相对于常规PoP结构具有的厚度能够再次大大地减小。AP 42所需的垂直面积减小还允许减小PoP连接件38的厚度。

图5的其余元件包括为如图2中的无芯基板封装件的下封装件25、位于上封装件上的器件31、AP 42、外部连接件48都与图2中的相同，并且使用相同的数字。实施例100的其余部件与PoP结构30相同。

图6以横截面视图示出了另一个实施例110。在图6中，PoP结构110具有与图5中上封装件107相同的“腔向下”型上封装件。下封装件125现在是有芯基板，诸如，具有纺织玻璃增强环氧树脂111的FR4基板。图6的其余部件与图5中的相同并因此使用相同的参考数字。结构110的厚度T6通过使用如图5中的腔105而降低；但是，PoP下封装件125现在是常规的“有芯”基板111。腔向下型上封装件107的使用再次允许结构110的厚度T6小于在常规PoP结构中可以实现的厚度。

图7示出图2的实施例60并且进一步示出实施例中的器件的示例信号路径20。信号路径20示出从器件31通过接合线35到上基板、到铜迹线、通过通孔77到基板的下表面的路径。该信号路径继续通过焊料球连接件38到下封装件25的无芯基板中的迹线、到AP 42、然后通过下封装件中的通孔到焊料球48并且到印刷电路板上。信号路径的垂直部分由于通过无芯基板的使用和实施例的BOT安装实现的厚度减小而缩短，这大大降低了信号路径的IR降，改进了器件性能。

图8以又一个横截面视图示出了具有减少的翘曲特性的实施例PoP结构130。再次地，使用诸如像FR4的纺织玻璃增强环氧树脂的有芯基板29形成上封装件27，同时该实施例中的下封装件135也是有芯基板，在此处编号为136。该基板136具有不对称的电路层系统；在该实例中，上表面具有垂直堆叠的两层电介质和铜迹线137、139，同时在该有芯基板136的底面上，示出单个介电层141。在测试中，已显示这种布置相对于具有“对称”分层的类似结构减少封装件翘曲。实施例在基板136的上表面或者下表面上可以具有其他层，但是在所有实施例中，基板136的上表面都比基板136的下表面具有更多数量的介电层。在热循环以及组装PoP结构期间，这种不对称层布置减小了其他可能发生的基板翘曲。

图8中所示的其余部件与先前实施例中的那些相同，并且对于相同的元件再次使用相同的数字。例如，包括器件31、接合线35、焊盘36、焊接掩模33、通孔37、以及有芯基板29的上封装件27与图2中的相同。下基板135与图7中的有芯基板125相似，除了介电材料层137、139和141按照如上所述的不对称方式布置之外。连接件48、AP 42和PoP连接件38按照之前那样布置。

图8的另一方面在于现在作为焊盘上焊料或“SOP”连接件示出从AP42到下封装件135的连接。将这些编号为143，以区分它们与上述其他实施例中的BOT连接件43。然而，在可选实施例中，这种不对称层基板布置还可以与如在上面附图中的先前实施例中的用于AP 42的BOT连接件一起使用。SOP连接件143在基板135上具有带焊料的焊盘，并且AP 42具有焊料凸块，使通过使用热回流工艺形成焊料连接件成为可能。在将AP 42是倒装芯片安装到基板136之后再次提供底部填充物44。SOP连接需要连接件之间的更大距离(更大间距)，并且因此不能实现使用BOT连接可以实现的AP 42上的终端的细间距分辨率。BOT连接可以支持例如小于30微米的最小间距距离。

现在描述用于制造供实施例使用的无芯基板的方法实施例。在图9中，以横截面视图示出用于形成无芯基板的中间结构150。在工艺的中间阶段中示出在任一表面上具有两个相同的组件的载具158，其可以是玻璃或金属载具。预浸渍材料(“预浸渍”)层153是树脂浸渍纸或者布料，在一个表面上提供有诸如铜层的导电材料层155。暂时将导电层155粘附到载具158上用于加工。可以使用激光钻孔或其他钻孔机构形成开口156，以在所选位置暴露出下面的导电层155。这些开口将成为通孔。

在图10中，示出在另外的加工步骤之后的结构150。为了从图9过渡到图10，应用无电镀铜，使用光刻来图案化无电镀层，实施电镀，并且实施另外的图案化以在预浸渍层153的表面上限定出通孔156和迹线159。这些迹线159在用于无芯基板的多层结构中形成内部连接。

图11以横截面视图中示出另外的加工之后的结构150。为了过渡到图11中所示的阶段，将另一预浸渍层162层压到预浸渍层153。实施另外的金属工艺。再次，使用激光在区域164中形成开口，其是通孔。实施无电镀，之后进行光刻图案化和电镀铜层，然后图案化该铜层以在预浸渍层162的外表面上形成迹线165。这些迹线165将形成接合盘用于连接到AP 42集成电路，并且在将该无芯基板用于实施例PoP结构中的一种时用于将要在上表面上形成的PoP连接件。

图12以横截面视图示出另外的加工之后的图10的两个无芯基板中的一个。基板被切割或者切单形成独立单元并且从载具158去除，不再示出该载具。然后，图案化底部导电层155，以在预浸渍层153的底面上形成用于BGA球的接合盘，诸如浸渍层162、通孔164、以及迹线165、159的其余元件按照先前那样布置。

图13示出一些另外的加工步骤之后的图12的无芯基板。在无芯基板的上表面和下表面上都形成焊接掩模层167。然后，图案化焊接掩模以在迹线上方形成开口，并且在球接合盘上电镀凸块下金属化层169。迹线165准备好用于安装作为BOT器件的集成电路AP 42。

图14以横截面视图示出使用无芯基板形成如上面图2中所示的底部封装件25的完成的组件。在无芯基板41的中心部分上安装集成电路AP 42。在底面上安装外部连接件48，其可以是焊料球。因此，底部封装件25是BGA封装件，并且准备好用于组装到如图2中所示的PoP结构30中。

图15以流程图示出用于形成如上所示的无芯基板的方法实施例。在步骤62中，提供上封装件，该上封装件具有安装在第一基板的上表面上的IC、以及从第一基板的底面延伸的PoP连接件。在步骤64中，提供下封装件，该下封装件具有位于第二基板上的至少一个IC、以及位于上表面上用于接收PoP连接件的接合盘。在步骤66中，在第二基板的底部上提供用于连接至电路板的外部连接件阵列。在步骤68中，将上封装件和下封装件堆叠并接合在一起，并且第二基板是电介质和导体层压层且没有插入芯的无芯基板。

图16以流程图示出可选方法实施例。在步骤72中，提供具有位于第一基板上的IC以及从底面延伸的PoP连接件的上封装件，以及在第一基板的中心部分中提供腔。在步骤74中，提供下封装件，该下封装件具有位于第二基板上的至少一个IC，在第二基板的上表面上具有用于接收PoP连接件的接合盘。在步骤76中，在第二基板的底面上提供外部连接件阵列。在步骤78中，将上封装件和下封装件堆叠在一起以形成PoP结构，将PoP连接件接合到第二基板的上表面上的接合盘，并且第二基板上的IC延伸到第一基板的底面上的腔中。当与常规方法相比时，每种方法都提供具有减小的信号长度和更薄的PoP结构的实施例。在测试媒介中，对于在常规PoP结构中具有大于1.2毫米的厚度的封装件，实施例的使用使厚度减小30％并且降低到1毫米以下的PoP结构成为可能。

在一个实施例中，半导体器件结构包括：第一集成电路封装件，具有安装在第一基板上的至少一个集成电路器件，并且具有从第一基板的底面延伸的多个堆叠封装连接件；以及第二集成电路封装件，包括安装在第二基板上的至少另一个集成电路器件，具有位于第二基板的上表面上连接至多个堆叠封装连接件的多个接合盘，并且具有从第二集成电路封装件的第二底面延伸的多个外部连接件；其中，至少第二基板包括堆叠在一起且没有插入芯的多个介电层和导体。

在另一个实施例中，包括以上结构，其中多个堆叠封装连接件是焊料。在另一实施例中，多个外部连接件是焊料。在又一个实施例中，第一基板包括堆叠在一起且没有插入芯的多个介电层和导体。在又一个实施例中，以上半导体器件结构包括：在芯材料的第一表面上具有第一多个介电层的第一基板，以及位于芯材料的第二表面上的第二多个介电层。在又一个实施例中，第一基板进一步包括在第一基板的底面的中心部分中形成的腔。在另一个可选实施例中，在以上结构中，第二封装件的至少另一个集成电路器件部分地延伸至在第一基板的底面的中心部分中形成的腔中。在又一个实施例中，至少另一个集成电路器件嵌入在第二基板中。在又一个实施例中，至少另一个集成电路器件使用迹线上板连接件安装到第二基板上。

在另一个实施例中，在以上半导体器件结构中，至少一个集成电路器件是存储器。在又一个实施例中，至少另一个集成电路器件是微处理器。

在另一个可选实施例中，半导体器件结构包括：第一集成电路封装件，具有安装在第一基板上的至少一个集成电路器件，以及具有从第一基板的底面延伸的多个堆叠封装连接件，以及在底面上形成的并且延伸至第一基板内的腔，堆叠封装连接件与腔间隔开布置；以及第二集成电路封装件，具有安装在第二基板上的至少另一个集成电路器件，包括位于第二基板的上表面上连接至多个堆叠封装连接件的多个接合盘，并且进一步包括从第二集成电路封装件的底面延伸的多个外部连接件；其中，至少另一个集成电路器件中的至少一部分延伸至第一基板的底面上的腔中。

在另一个实施例中，一种方法包括：提供第一集成电路封装件，该第一集成电路封装件包括位于第一基板的上表面上的一个或多个集成电路，以及提供从第一基板的下表面延伸的多个堆叠封装连接件；通过提供在第二基板的上表面上具有一个或多个其他集成电路的第二基板提供第二集成电路封装件，该第二基板包括布置在第二基板的上表面上用于接收多个堆叠封装连接件的多个接合盘，并且进一步提供从第二基板的底面延伸的多个外部连接件；以及通过将第一集成电路封装件的堆叠封装连接件接合至第二基板上的多个接合盘，将第一集成电路封装件安装到第二基板的上表面；其中，提供第二基板包括：提供相互堆叠且没有插入芯的多个介电层和导体。

在另一个实施例中，实施以上方法，其中，提供第二基板包括：提供具有覆盖一个表面的导体的第一介电层；在第一介电层中形成第一层通孔；在第一层通孔中形成第一层导电材料；在第一层通孔中的导电材料上方形成第一层导电迹线；以及在导电迹线上方设置第二介电层。在另一个实施例中，该方法继续进行：通过在第二介电层中形成第二层通孔；在第二介电层中的第二层通孔中形成导电材料；在第二层通孔中的导电材料上方形成第二层导电迹线；以及图案化覆盖一个表面的导体以用于接收外部连接件。

在又一个实施例中，在以上方法中，该方法包括：将一个或多个集成电路倒装芯片安装到第二基板的第二层导电迹线上。在又一个实施例中，该方法包括将一个或多个集成电路嵌入到第二基板中。

本申请的范围预期不限于说明书中描述的结构、方法和步骤的具体示例性实施例。作为本领域普通技术人员根据示例实施例的公开内容可以很容易地想到，可以应用现有的或今后开发的用于执行与本文描述的相应实施例基本上相同的功能或者实现基本上相同的结果的工艺或步骤，因此这些可选实施例被视为实施例的一部分。因此，所附权利要求预期在其范围内包括这样的处理或步骤。

Claims (10)

1.一种半导体器件结构，包括：

第一集成电路封装件，包括安装在第一基板上的至少一个集成电路器件，并且具有从所述第一基板的底面延伸的多个堆叠封装连接件；以及

第二集成电路封装件，包括安装在第二基板上的至少另一个集成电路器件，包括位于所述第二基板的上表面上连接至所述多个堆叠封装连接件的多个接合盘，并且包括从所述第二集成电路封装件的第二底面延伸的多个外部连接件；

其中，至少所述第二基板包括堆叠在一起且没有插入芯的多个介电层和导体。

2.根据权利要求1所述的半导体器件结构，其中，所述多个堆叠封装连接件是焊料。

3.根据权利要求1所述的半导体器件结构，其中，所述多个外部连接件是焊料。

4.根据权利要求1所述的半导体器件结构，其中，所述第一基板包括堆叠在一起且没有插入芯的多个介电层和导体。

5.根据权利要求1所述的半导体器件结构，其中，所述第一基板包括位于芯材料的第一表面上的第一多个介电层，以及在所述芯材料的第二表面上的第二多个介电层。

6.根据权利要求1所述的半导体器件结构，其中，所述至少另一个集成电路器件嵌入在所述第二基板中。

7.根据权利要求1所述的半导体器件结构，其中，所述至少另一个集成电路器件使用迹线上板连接件安装到所述第二基板。

8.一种半导体器件结构，包括：

第一集成电路封装件，包括安装在第一基板上的至少一个集成电路器件，并且具有从所述第一基板的底面延伸的多个堆叠封装连接件，以及在所述底面上形成的并且延伸到所述第一基板中的腔，所述堆叠封装连接件与所述腔间隔开布置；以及

第二集成电路封装件，包括安装在第二基板上的至少另一个集成电路器件，包括位于所述第二基板的上表面上的连接至所述多个堆叠封装连接件的多个接合盘，并且进一步包括从所述第二集成电路封装件的底面延伸的多个外部连接件；

其中，所述至少另一个集成电路器件中的至少一部分延伸至所述第一基板的所述底面上的腔中。

9.一种方法，包括：

提供第一集成电路封装件，所述第一集成电路封装件包括位于第一基板上的上表面上的一个或多个集成电路，并且提供从所述第一基板的下表面延伸的多个堆叠封装连接件；

提供第二集成电路封装件，包括：提供第二基板，在所述第二基板的上表面上具有一个或多个其他集成电路，所述第二基板包括布置在所述第二基板的上表面上用于接收所述多个堆叠封装连接件的多个接合盘，并且进一步包括：提供从所述第二基板的底面延伸的多个外部连接件；以及

通过将所述第一集成电路封装件的所述堆叠封装连接件接合至所述第二基板上的所述多个接合盘，将所述第一集成电路封装件安装到所述第二基板的所述上表面；

其中，提供所述第二基板包括：提供相互堆叠且没有插入芯的多个介电层和导体。

10.根据权利要求9所述的方法，进一步包括：将所述一个或多个集成电路嵌入到所述第二基板内。

Images