[go: up one dir, main page]

CN103137492B - 制造氧化物薄膜晶体管的方法和显示装置 - Google Patents

制造氧化物薄膜晶体管的方法和显示装置 Download PDF

Info

Publication number
CN103137492B
CN103137492B CN201210477808.XA CN201210477808A CN103137492B CN 103137492 B CN103137492 B CN 103137492B CN 201210477808 A CN201210477808 A CN 201210477808A CN 103137492 B CN103137492 B CN 103137492B
Authority
CN
China
Prior art keywords
oxide semiconductor
active layer
semiconductor layer
surface treatment
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210477808.XA
Other languages
English (en)
Other versions
CN103137492A (zh
Inventor
崔桂澈
金峰澈
河灿起
朴相武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103137492A publication Critical patent/CN103137492A/zh
Application granted granted Critical
Publication of CN103137492B publication Critical patent/CN103137492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种制造氧化物薄膜晶体管的方法,所述方法包括下述步骤:在基板上形成氧化物半导体的有源层;对所述有源层进行等离子体表面处理,以使氧渗透进所述有源层中。因为对氧化物半导体的有源层进行含氧等离子体表面处理,所以可防止由于有源层中氧浓度的不均匀而导致的元件特性劣化。

Description

制造氧化物薄膜晶体管的方法和显示装置
本申请要求2011年11月22日提交的韩国专利申请No.11-2011-0122248的优先权,为了所有目的在此援引该专利申请作为参考,如同在这里完全阐述一样。
技术领域
本发明涉及一种氧化物薄膜晶体管,尤其涉及一种制造氧化物薄膜晶体管的方法,其中通过由氧化物半导体形成的有源层的表面处理,制造具有改善性能的氧化物薄膜晶体管。
背景技术
平板显示装置中的液晶显示装置是通过使用液晶的光学各向异性显示图像的装置,并用于笔记本计算机、台式显示器等。
液晶显示装置包括滤色器基板、薄膜晶体管基板和夹在滤色器基板与薄膜晶体管基板之间的液晶层。
有源矩阵模式是用于液晶显示装置的驱动模式,其使用非晶硅薄膜晶体管作为开关元件。
用于前述液晶显示装置的非晶硅薄膜晶体管可通过低温工艺制造,但是其具有非常小的迁移率。另一方面,尽管多晶硅薄膜晶体管具有高迁移率,但会发生下述问题,即由于很难获得均匀的特性,所以很难实现大面积,而且需要高温处理。
在这方面,已提出了其中由氧化物半导体形成有源层的氧化物薄膜晶体管。
图1是显示一般的氧化物薄膜晶体管的结构的剖面图。
如图1中所示,一般的氧化物薄膜晶体管包括形成在基板10上的栅极电极21、形成在栅极电极21上的栅极绝缘膜22、在栅极绝缘膜22上由氧化物半导体形成的有源层30、分别与有源层30的预定区域电连接的源极电极41和漏极电极42、形成在源极电极41和漏极电极42上的钝化膜50、以及与漏极电极42电连接的像素电极70。
一般来说,以下述方式形成由氧化物半导体形成的有源层30,即通过溅射在栅极绝缘膜22上沉积氧化物半导体层,并随后使用光刻工艺对该氧化物半导体层进行选择性构图。
根据现有技术,当在用于形成氧化物半导体层的溅射工艺过程中控制反应气体中的氧浓度时,可控制有源层的载流子密度,由此可获得氧化物半导体的开关元件特性。
此时,通过控制氧浓度,来确定由氧浓度变化影响的由氧化物半导体形成的有源层作为开关元件的特性、以及元件特性在玻璃中和玻璃之间或更多位置的均匀性。
然而,因为在改善用于沉积氧化物半导体的溅射工艺的条件方面具有局限性,所以会出现很难提高有源层的性能和均匀性的问题。
发明内容
因此,本发明涉及一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的制造氧化物薄膜晶体管的方法和显示装置。
本发明的一个优点是提供一种制造氧化物薄膜晶体管的方法,其中通过使用含氧等离子体,使氧渗透进由氧化物半导体形成的有源层中,以提高氧浓度的均匀性。
在下面的描述中将列出本发明的其它优点和特征,这些优点和特征的一部分从下面的描述对于本领域普通技术人员来说将是显而易见的,或者可通过本发明的实施领会到。通过说明书、权利要求以及附图中特别指出的结构可实现和获得本发明的这些目的和其他优点。
为了实现这些和其他优点并根据本发明的目的,如在此具体和概括描述的,一种制造氧化物薄膜晶体管的方法,包括下述步骤:在基板上形成由氧化物半导体制成的有源层;对所述有源层进行等离子体表面处理,以使氧渗透进所述有源层中。
在本发明的另一个方面中,一种制造显示装置的方法,所述显示装置包括氧化物薄膜晶体管,所述方法包括下述步骤:在基板上形成有氧化物半导体制成的有源层;对所述有源层进行等离子体表面处理,以使氧渗透进所述有源层中。
应当理解,本发明前面的一般性描述和下面的详细描述都是例示性的和解释性的,意在对要求保护的内容提供进一步的解释。
附图说明
给本发明提供进一步理解并组成说明书一部分的附图图解了本发明的实施方式并与说明书一起用于说明本发明的原理。在附图中:
图1是显示一般的氧化物薄膜晶体管的结构的剖面图;
图2是显示根据本发明实施方式的氧化物薄膜晶体管的结构的剖面图;
图3A到3F是显示根据本发明第一实施方式的制造氧化物薄膜晶体管的方法的剖面图;
图4A到4E是显示根据本发明第二实施方式的制造氧化物薄膜晶体管的方法的剖面图;
图5A到5E是显示根据本发明第三实施方式的制造氧化物薄膜晶体管的方法的剖面图;
图6A到6D是显示根据本发明第四实施方式的制造氧化物薄膜晶体管的方法的剖面图;
图7A和7B是显示氧化物薄膜晶体管的传输特性的曲线。
具体实施方式
现在详细描述本发明的典型实施方式,附图中图解了这些实施方式的一些例子。在任何地方,在整个附图中将使用相同的参考数字表示相同或相似的部件。
图2是显示根据本发明优选实施方式的氧化物薄膜晶体管的结构的剖面图。
如图2中所示,根据本发明优选实施方式的氧化物薄膜晶体管包括形成在预定基板110上的栅极电极121、形成在栅极电极121上的栅极绝缘膜122、在栅极绝缘膜122上由非晶硅氧化锌半导体形成的有源层130、与有源层130的预定区域电连接的源极电极141和漏极电极142、形成在源极电极141和漏极电极142上的钝化膜150、以及在钝化膜150上的与漏极电极142电连接的像素电极170。
此时,根据本发明的实施方式,在形成源极电极141和漏极电极142之前通过使用含氧等离子体在有源层130上进行表面处理,由此可提高在大面积有源层中氧的均匀性。
此外,通过使用含氟以及氧的等离子体对有源层130进行表面处理,由此有源层130可进一步包括氟。
图3A到3F是显示根据本发明第一实施方式的制造氧化物薄膜晶体管的方法的剖面图,并涉及制造图2中所示的前述氧化物薄膜晶体管的工艺。
首先,如图3A中所示,在基板110上形成预定的栅极电极121之后,在包含栅极电极121的基板110的整个表面上形成栅极绝缘膜122。
可以以下述方式形成栅极电极121,即在基板110上沉积预定的金属材料,在预定的金属材料上沉积光刻胶,然后利用掩模工艺对所述光刻胶构图,其中,所述掩模工艺中使用掩模依次进行曝光、显影和蚀刻工艺。之后,可利用前述的掩模工艺进行对于每个元件的构图,所述每个元件将在后文描述。
同时,尽管未示出,但当形成栅极电极121时,同时形成与栅极电极121连接的栅极线。
可使用等离子体增强化学气相沉积(PECVD)工艺形成栅极绝缘膜122。
接着,如图3B中所示,在其上形成有栅极绝缘膜122的基板110上沉积氧化物半导体,以形成氧化物半导体层130a。
所述氧化物半导体层130a可通过溅射形成。
之后,对氧化物半导体层130a进行含氧等离子体表面处理。
可使用等离子体增强化学气相沉积(PECVD)、等离子体蚀刻、和增强电容耦合型等离子体中的任意一种,进行含氧等离子体表面处理。
因为可使用现有的干蚀刻设备进行等离子体蚀刻和增强电容耦合型等离子体,所以可降低设备研发成本。
可在功率2K~10K,压力1~1.5托,N2O气10,000~100,000sccm(每分钟标准立方厘米)的条件下进行5~150秒的等离子体增强化学气相沉积(PECVD)。
可在功率5K~25K,压力200~350托,O2环境的条件下进行5~180秒的等离子体蚀刻。
可在功率2K~13K(源功率)和0K~13K(偏置功率),压力20~150托,O2环境的条件下进行5~150秒的增强电容耦合型等离子体。
可使用进一步含氟的等离子体进行等离子体表面处理。
可使用等离子体蚀刻或增强电容耦合型等离子体进行所述进一步含氟的等离子体表面处理。
在功率5K~25K,压力200~350托,SF6或CF4:O2比为1:1~1:20环境的条件下进行5~180秒的等离子体蚀刻。
可在功率2K~13K(源功率)和0K~13K(偏置功率),压力20~150托,SF6或CF4:O2比为1:1~1:20环境的条件下进行5~150秒的增强电容耦合型等离子体。
接着,如图3C中所示,在经过表面处理后的氧化物半导体层130a上形成预定的光刻胶图案130b。
然后,如图3D中所示,使用光刻胶图案130b作为掩模对氧化物半导体层130a进行湿法蚀刻,以形成有源层130。
接着,如图3E中所示,通过湿法剥离工艺去除光刻胶图案130b。
接着,如图3F中所示,在有源层130上形成源极电极141和与源极电极141隔开的漏极电极142。
之后,在源极电极141和漏极电极142上形成钝化膜150,钝化膜150具有部分暴露漏极电极142的接触孔。
之后,形成通过所述接触孔而与漏极电极142电连接的像素电极170。
图4A到4E是显示根据本发明第二实施方式的制造氧化物薄膜晶体管的方法的剖面图,并涉及制造图2中所示的前述氧化物薄膜晶体管的工艺。之后,将省略与前述实施方式相同的元件的重复描述。
首先,如图4A中所示,在基板110上形成预定的栅极电极121之后,在包含栅极电极121的基板110的整个表面上形成栅极绝缘膜122。
接着,如图4B中所示,在其上形成有栅极绝缘膜122的基板110上沉积氧化物半导体,以形成氧化物半导体层130a。
之后,在氧化物半导体层130a上形成预定的光刻胶图案130b。
然后,如图4C中所示,使用光刻胶图案130b作为掩模,对氧化物半导体层130a进行湿法蚀刻,以形成有源层130。
接着,如图4D中所示,对光刻胶图案130b执行干法剥离工艺,同时对有源层130进行含氧等离子体表面处理。
可使用进一步含氟的等离子体进行所述等离子体表面处理。
接着,如图4E中所示,通过湿法剥离完全去除剩余的光刻胶图案130b。
之后在经过表面处理后的有源层130上形成源极电极141和与源极电极141隔开的漏极电极142。
之后,在源极电极141和漏极电极142上形成钝化膜150,钝化膜150具有部分暴露漏极电极142的接触孔。
之后,形成通过所述接触孔而与漏极电极142电连接的像素电极170。
图5A到5E是显示根据本发明第三实施方式的制造氧化物薄膜晶体管的方法的剖面图,其涉及制造图2中所示的前述氧化物薄膜晶体管的工艺。之后,将省略与前述实施方式相同的元件的重复描述。
首先,如图5A中所示,在基板110上形成预定的栅极电极121之后,在包含栅极电极121的基板110的整个表面上形成栅极绝缘膜122。
接着,如图5B中所示,在其上形成有栅极绝缘膜122的基板110上沉积氧化物半导体,以形成氧化物半导体层130a。
之后,在氧化物半导体层130a上形成预定的光刻胶图案130b。
然后,如图5C中所示,使用光刻胶图案130b作为掩模,对氧化物半导体层130a进行湿法蚀刻,以形成有源层130。
之后,通过湿法剥离工艺去除光刻胶图案130b。
接着,如图5D中所示,对有源层130进行含氧等离子体表面处理。
可使用进一步含氟的等离子体进行所述等离子体表面处理。
接着,如图5E中所示,在经过表面处理后的有源层130上形成源极电极141和与源极电极141隔开的漏极电极142。
之后,在源极电极141和漏极电极142上形成钝化膜150,钝化膜150具有部分暴露漏极电极142的接触孔。
之后,形成通过所述接触孔与漏极电极142电连接的像素电极170。
图6A到6D是显示根据本发明第四实施方式的制造氧化物薄膜晶体管的方法的剖面图,其涉及制造图2中所示的前述氧化物薄膜晶体管的工艺。之后,将省略与前述实施方式相同的元件的重复描述。
首先,如图6A中所示,在基板110上形成预定的栅极电极121之后,在包含栅极电极121的基板110的整个表面上形成栅极绝缘膜122。
接着,如图6B中所示,在其上形成有栅极绝缘膜122的基板110上沉积氧化物半导体,以形成氧化物半导体层130a。
之后,在氧化物半导体层130a上形成预定的光刻胶图案130b。
然后,如图6C中所示,使用光刻胶图案130b作为掩模,对氧化物半导体层130a进行湿法蚀刻,以形成有源层130。
之后,光刻胶图案130b经过干法剥离工艺,同时对有源层130进行含氧等离子体表面处理。
可使用进一步含氟的等离子体进行等离子体表面处理。
接着,如图6D中所示,在经过表面处理后的有源层130上形成源极电极141和与源极电极141隔开的漏极电极142。
之后,在源极电极141和漏极电极142上形成钝化膜150,钝化膜150具有部分暴露漏极电极142的接触孔。
之后,形成通过所述接触孔与漏极电极142电连接的像素电极170。
图7A和7B是显示在2200mm×2500mm的玻璃上的各个位置处的氧化物薄膜晶体管的传输特性的测量结果的曲线。
图7A涉及根据现有技术的氧化物薄膜晶体管,图7B涉及根据本发明实施方式的氧化物薄膜晶体管。
从图7A可以得知,与根据本发明实施方式的氧化物薄膜晶体管相比,根据现有技术的氧化物薄膜晶体管具有更缓慢的斜度的传输曲线和更低的导通电流。
此外,在根据现有技术的氧化物薄膜晶体管中,随玻璃位置不同,测得的传输特性是不均匀的。结果,可以看出,在溅射工艺过程中在氧化物半导体层中获得均匀的氧浓度方面存在局限性。
相反,如图7B中所示,在根据本发明实施方式的氧化物薄膜晶体管中,可以看出,传输曲线的斜度很陡,并且提高了导通电流,由此提高了传输特性。还可看出,随玻璃位置不同,传输特性是均匀的,因而提高了元件均匀性。
这是因为,通过含氧等离子体表面处理,提高了在玻璃中和玻璃之间或更多位置的有源层中氧浓度的均匀性。
此外,可注意到,因为通过进一步含氟的等离子体表面处理将氟注入有源层中,提高了导电性,所以提高了导通电流。
尽管上面描述了中在有源层下方形成栅极电极的底栅结构的薄膜晶体管,但其中在有源层上形成栅极电极的顶栅结构的薄膜晶体管也可包含在本发明的范围内。
此外,本发明可用于使用薄膜晶体管制造的各种公知显示装置,例如,其中有机发光二极管与驱动晶体管连接的有机发光二极管显示装置、以及液晶显示装置。
可使用本领域各种公知的材料形成上面描述的各个元件。之后,将举例描述每个元件的材料,但并不限于下面的例子。
栅极电极121、源极电极141和漏极电极142可由Mo,Al,Cr,Au,Ti,Ni,Nd,Cu或它们的合金形成,且栅极电极121、源极电极141和漏极电极142可由单层金属或合金形成,或者由超过两层的多层形成。
栅极绝缘膜122和钝化膜150可由诸如SiOX和SiNX这样的无机材料、或诸如BCB和感光压克力这样的有机材料形成。
有源层130可由基于非晶ZnO的半导体形成,并可由在所述基于非晶ZnO的半导体中包含诸如In和Ga这样的重金属的a-IGZO半导体形成。
像素电极170可由诸如ITO(氧化铟锡)、IZO(氧化铟锌)和ZnO(氧化锌)这样的透明导电材料形成。
如上所述,根据本发明,可获得下面的优点。
根据本发明,因为提高了由氧化物半导体形成的有源层中的氧浓度的均匀性,所以可获得在玻璃中和玻璃之间或更多位置的均匀性。
此外,根据本发明,因为氟注入由氧化物半导体形成的有源层中,所以提高了导电性。
在不脱离本发明的精神或范围的情况下,在本发明中可进行各种修改和变化,这对于本领域技术人员来说是显而易见的。因而,本发明意在覆盖落入所附权利要求范围及其等价范围内的本发明的修改和变化。

Claims (9)

1.一种制造氧化物薄膜晶体管的方法,所述方法包括下述步骤:
在基板上形成由氧化物半导体制成的有源层;
对所述有源层进行等离子体表面处理,以使氧和氟渗透进所述有源层中。
2.根据权利要求1所述的方法,其中所述形成有源层的步骤包括在基板上形成氧化物半导体层、在所述氧化物半导体层上形成光刻胶图案、以及通过使用所述光刻胶图案来蚀刻所述氧化物半导体层,
其中,在所述形成氧化物半导体层的步骤与所述形成光刻胶图案的步骤之间执行所述进行等离子体表面处理的步骤。
3.根据权利要求1所述的方法,其中所述形成有源层的步骤包括在基板上形成氧化物半导体层、在所述氧化物半导体层上形成光刻胶图案、以及通过使用所述光刻胶图案来蚀刻所述氧化物半导体层,
其中,在所述蚀刻氧化物半导体层的步骤之后执行所述进行等离子体表面处理的步骤。
4.根据权利要求3所述的方法,在所述蚀刻氧化物半导体层的步骤之后进一步包括干法剥离所述光刻胶图案的步骤,
其中与所述干法剥离光刻胶图案的步骤同时地执行所述进行等离子体表面处理的步骤。
5.根据权利要求4所述的方法,在所述进行等离子体表面处理的步骤之后进一步包括湿法剥离所述光刻胶图案的步骤。
6.根据权利要求3所述的方法,在所述蚀刻氧化物半导体层的步骤之后进一步包括湿法剥离所述光刻胶图案的步骤,
其中,在所述湿法剥离光刻胶图案的步骤之后执行所述进行等离子体表面处理的步骤。
7.根据权利要求1所述的方法,其中使用等离子体增强化学气相沉积、等离子体蚀刻和增强电容耦合型等离子体中的任意一个,来执行所述进行等离子体表面处理的步骤。
8.根据权利要求1所述的方法,进一步包括下述步骤:
在所述基板上形成栅极电极;
在所述栅极电极上形成栅极绝缘膜;
在所述有源层上形成源极电极和漏极电极,所述漏极电极与所述源极电极隔开;
在所述源极电极和漏极电极上形成钝化膜,所述钝化膜具有部分暴露所述漏极电极的接触孔;和
形成通过所述接触孔而与所述漏极电极电连接的像素电极。
9.一种制造显示装置的方法,所述显示装置包括氧化物薄膜晶体管,所述方法包括下述步骤:
在基板上形成由氧化物半导体制成的有源层;
对所述有源层进行等离子体表面处理,以使氧和氟渗透进所述有源层中。
CN201210477808.XA 2011-11-22 2012-11-22 制造氧化物薄膜晶体管的方法和显示装置 Active CN103137492B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110122248A KR101423907B1 (ko) 2011-11-22 2011-11-22 산화물 박막 트랜지스터 및 그 제조방법
KR10-2011-0122248 2011-11-22

Publications (2)

Publication Number Publication Date
CN103137492A CN103137492A (zh) 2013-06-05
CN103137492B true CN103137492B (zh) 2015-07-22

Family

ID=48427332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210477808.XA Active CN103137492B (zh) 2011-11-22 2012-11-22 制造氧化物薄膜晶体管的方法和显示装置

Country Status (3)

Country Link
US (1) US8877533B2 (zh)
KR (1) KR101423907B1 (zh)
CN (1) CN103137492B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102183920B1 (ko) 2013-12-16 2020-11-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9881956B2 (en) 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
WO2018042284A1 (en) * 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106876552B (zh) * 2017-02-27 2019-07-26 深圳市华星光电技术有限公司 微发光二极管阵列基板及显示面板
CN109767975B (zh) * 2019-01-16 2021-11-05 合肥鑫晟光电科技有限公司 半导体层的制备方法及装置、显示基板制备方法
CN115939218A (zh) * 2023-01-04 2023-04-07 西湖大学 薄膜晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989944A (en) * 1996-08-30 1999-11-23 Lg Electronics Inc. Method of fabricating self-aligned thin film transistor using laser irradiation
CN1599056A (zh) * 2003-09-19 2005-03-23 株式会社半导体能源研究所 发光器件及其制造方法
CN101487961A (zh) * 2008-01-15 2009-07-22 三星电子株式会社 具有提高电子迁移率的量子阱的显示基板和显示装置
CN101582453A (zh) * 2008-05-15 2009-11-18 三星电子株式会社 晶体管、半导体器件和制造晶体管、半导体器件的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100857455B1 (ko) * 2007-04-17 2008-09-08 한국전자통신연구원 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
TWI569454B (zh) 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP5690063B2 (ja) 2009-11-18 2015-03-25 出光興産株式会社 In−Ga−Zn系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989944A (en) * 1996-08-30 1999-11-23 Lg Electronics Inc. Method of fabricating self-aligned thin film transistor using laser irradiation
CN1599056A (zh) * 2003-09-19 2005-03-23 株式会社半导体能源研究所 发光器件及其制造方法
CN101487961A (zh) * 2008-01-15 2009-07-22 三星电子株式会社 具有提高电子迁移率的量子阱的显示基板和显示装置
CN101582453A (zh) * 2008-05-15 2009-11-18 三星电子株式会社 晶体管、半导体器件和制造晶体管、半导体器件的方法

Also Published As

Publication number Publication date
KR20130056579A (ko) 2013-05-30
KR101423907B1 (ko) 2014-07-29
US20130130421A1 (en) 2013-05-23
US8877533B2 (en) 2014-11-04
CN103137492A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
CN103137492B (zh) 制造氧化物薄膜晶体管的方法和显示装置
CN101488459B (zh) 一种自对准的金属氧化物薄膜晶体管的制作方法
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN102496625B (zh) 薄膜晶体管、画素结构及其制造方法
CN102709234B (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
US10615284B2 (en) Thin film transistor and method for fabricating the same, display substrate, display apparatus
WO2013131380A1 (zh) 阵列基板及其制作方法和显示装置
WO2013155840A1 (zh) 阵列基板及其制造方法和显示装置
CN102751240A (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
JP2014525143A (ja) 薄膜トランジスタデバイスの製造方法
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN103412450A (zh) 阵列基板及其制作方法和显示装置
CN106449667B (zh) 阵列基板及其制作方法、显示装置
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
CN106505033A (zh) 阵列基板及其制备方法、显示装置
EP2709159A1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN107799466B (zh) Tft基板及其制作方法
WO2016045238A1 (zh) 阵列基板及其制作方法、液晶显示装置
CN103337462B (zh) 一种薄膜晶体管的制备方法
US7670883B2 (en) Method for manufacturing pixel structure
CN102692771B (zh) 一种液晶显示器、薄膜晶体管阵列基板及其制造方法
WO2017152552A1 (zh) 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN104051472A (zh) 一种显示装置、阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant