CN102540924A - 输出电路 - Google Patents

Abstract

本发明公开了一种输出电路。提供了一种用于响应于输入信号来向耦合到输出端子的负载供应输出电流的输出电路。该输出电路包括：输出晶体管、输出驱动电路、恒定电流限制电路以及控制电路，该输出晶体管用于向输出端子供应输出电流，该输出驱动电路用于驱动输出晶体管，该恒定电流限制电路用于生成用于将输出电流限制为预定电流值的电流控制信号，该控制电路用于执行控制，使得在供应输入信号之后，当输出端子处的电压处于预定电压或比更小时，基于电流控制信号来控制输出电流，而当输出端子处的电压超过预定电压时，由输出驱动电路来驱动输出晶体管。

Description

输出电路

相关申请的交叉引用

2010年12月22日提交的日本专利申请No.2010-286091的包括说明书、附图和摘要的公开内容的全部内容通过引用并入这里。

背景技术

本发明涉及一种输出电路。

利用半导体集成电路的输出电路，在其上安装过电流保护电路，以便于在耦合到输出电路的互连或负载发生问题，并且导致过电流流动时，该输出电路的输出晶体管被截止，以从而保护负载或集成电路。在日本未审查专利公开No.2006-24997中，已经公开了一种用于并入过电流保护电路的技术。在日本未审查专利公开No.2006-24997中公开的技术涉及一种半导体控制装置，该半导体控制装置能够在负载11发生接地短路时通过禁用负载电路10来抑制MOSFET的功率消耗。

在图7中，示出了在日本未审查专利公开No.2006-24997中描述的半导体控制装置中设置的用于驱动负载11的负载电路10的构造。如图7中所示，负载电路10包括MOSFET T1、T3；反电动势检测电路12；VDS检测电路13；与门电路AND1、AND2；锁存电路DF1以及驱动器电路14。

在初始化状态下，锁存电路DF1的输出端子+Q、-Q的各自的信号电平使得当开关SW1断开时在复位状态下+Q的信号电平＝L(低电平)，并且-Q的信号电平＝H(高电平)。当由负载电路10驱动负载11时，接通开关SW1。在该状态下，与门电路AND1的输入中的一个转为H(高电平)，并且锁存电路DF 1的输出端子-Q处于H(高电平)，使得与门电路AND1的输出转为H(高电平)。因此，驱动器电路14被驱动，于是MOSFET T1被导通，以从而驱动负载11。

此处，在MOSFET T1和负载11之间已经发生接地短路的情况下，过电流流动到MOSFET T1，从而导致MOSFET T1的漏极-源极电压VDS增加，于是VDS检测电路13的输出进行L(低电平)到H(高电平)的转变。

此外，作为VDS检测电路13的输出的转变的结果，与门电路AND2的输出进行从低电平到高电平的转变。然后，锁存电路DF1的-Q的输出进行从高电平到低电平的转变，从而使驱动器电路14的输出从高电平转为低电平。同时，锁存电路DF1的+Q的输出进行从低电平到高电平的转变，导致MOSFET T3转为导通状态。因此，MOSFET T1的栅极电平变得更低，并且MOSFET T1转为截止状态，从而使负载电路10的输出避免了短路状态。

VDS检测电路13的操作意在进行控制以便于调整流过电阻器R8、R9的电流I1，使得MOSFET T1的漏极-源极电压VDS变得与跨电阻器R8的相对端的电压相等。

例如，如果跨电阻器R8的相对端的电压在数值上小于MOSFETT1的电压VDS，则放大器AMP1的输出增加，从而使电流I1增加。通过这种方式，导致跨电阻器R8的相对端的电压增加。相反，如果跨电阻器R8的相对端的电压在数值上大于MOSFET T1的电压VDS，则放大器AMP1的输出减小，从而使电流I1减小。通过这种方式，导致跨电阻器R8的相对端的电压减小。因此，VDS检测电路13执行控制，使得公式VDS＝I1×R8成立。

反电动势检测电路12的操作如下所述。在接地短路已经发生的情况下，生成短路电流1D，并且出现反电动势E1，反电动势E1从电源互连21的节点P1朝着其节点P0进行作用，于是节点P1处的电压V1经历突然减小。相反，基准电源电压V3根据由电容器C1和电阻器R1、R2所设定的时间常数而下降。为此，基准电源电压V3不能跟随电压V1的突然减小，使得在电压V1和基准电压V3之间产生电位差。如果该电位差经历量的增加，并且跨电阻器R1的相对端的电压超过预定水平，则MOSFET T2被导通。

如果MOSFET T2被导通，则这将导致耦合在电阻R3、R4之间的节点处的电压V4上升，从而接通定时器15。定时器15在预定时间中输出高电平信号。该高电平信号被传递到与门电路AND2的输入中的一个。此处，电阻器R1、R2的各个电阻值被设定为使得当接地短路发生时，由于产生反电动势E1而使MOSFET T2导通，而当MOSFET T1处于导通状态时，由于产生过电流而导致不会由于反电动势而导通MOSFET T2。

此外，如果负载电路10在短路路径中发生接地短路，则负载电路10基于MOSFET T1的电压VDS以及反电动势E1通过使用比较器CMP1来检测短路，并且此外，负载电路10通过使用锁存电路DF1来锁存关于短路的信息，使得与门电路AND1的输出以及驱动器电路14的输出反转，从而通过截止MOSFET T1而截断过电流。

本发明人已经意识到如下问题。然而，在根据背景技术的半导体控制装置的负载电路10的情况下，如果负载电路10在短路路径中发生接地短路，则如上文所述，负载电路10经过开始驱动负载11、检测短路状态以及随后中断流过MOSFET T1的负载驱动电流的一系列步骤，使得在负载驱动电流被中断之前，流过负载11的电流增加，如图8中所示。为此，基于在增加时的电流值的最低值来设计驱动电路(输出晶体管)中的电源线的线路宽度以及到达端子的互连的宽度，使得互连宽度不可避免地增加，这将造成导致电路尺寸扩大的问题。此外，电路尺寸的扩大将产生半导体芯片的成本增加的问题。

发明内容

根据本发明的一个方面，提供了一种输出电路，该输出电路用于响应于输入信号向耦合到输出端子的负载供应输出电流。该输出电路包括：输出晶体管、输出驱动电路、恒定电流限制电路以及控制电路，该输出晶体管用于向输出端子供应输出电流，该输出驱动电路用于驱动输出晶体管，该恒定电流限制电路用于生成用于将输出电流限制为预定电流值的电流控制信号，该控制电路用于执行控制使得在供应输入信号之后，当输出端子处的电压处于预定电压值或者更小时，基于电流控制信号来控制该输出电流，而当输出端子处的电压超过预定电压值时，由输出驱动电路来驱动该输出晶体管。

通过本发明，操作开始于恒定电流驱动状态，在该状态中，输出晶体管所输出的电流被限制为预定值，并且除非发生接地短路，该操作可以切换为正常驱动状态。为此，能够防止当发生接地短路时从输出端子生成电流，该电流的值很大。

附图说明

从下述结合附图的特定优选实施例的描述中，本发明的上述和其他目的、优点和特征将变得更加明显，在附图中：

图1是示出根据本发明的第一实施例的输出电路的构造的框图；

图2是根据第一实施例的在输出电路处不存在接地短路(接地)情况下的操作时序图；

图3是根据第一实施例的在输出电路处存在接地短路(接地)情况下的操作时序图；

图4是根据第一实施例的输出电路的操作流程图；

图5是示出根据本发明的第二实施例的输出电路的构造的框图；

图6是根据第二实施例的输出电路的操作时序图；

图7是示出根据现有技术的输出电路的构造的框图；以及

图8是根据现有技术的输出电路的操作时序图。

具体实施方式

第一实施例

参考附图，在下文中详细描述本发明的特定实施例，即本发明的第一实施例。图1示出了根据本发明的第一实施例的输出电路100的构造。第一实施例表示将本发明应用于用于驱动LED电路的输出电路的情况。

如图1中所示，输出电路100包括输出单元110、输出驱动电路120、恒定电流限制电路130、输出电压比较电路140、驱动控制电路150、开关电路SW160、输入端子IN以及输出端子OUT。

负载101被耦合到输出端子OUT。负载101包括LED电路LED 1、电流限制电阻器R1等。负载101由从输出端子OUT输出的输出电流Iout来驱动。在第一实施例的情况下，假设LED电路作为负载101，然而应当理解，负载101并没有被具体地视作LED电路，并且诸如电机、显示器、电池充电电路等的各种负载也可以视作为负载101。

此外，在输出端子OUT处出现的电压指输出电压Vout。输出电压Vout响应于负载101的状态而经历改变。在负载101处于正常动作的情况下，根据负载101的阻抗以及输出电流Iout的电压将出现作为输出电压V_OUT。然而，如果负载101或者在输出端子OUT和负载101之间的互连处于对接地电压GND的短路状态(接地)时，这将造成输出电压Vout下降到接近接地电压GND的电压。

输出单元110包括用作输出晶体管的PMOS晶体管TP111。PMOS晶体管TP111具有耦合到电源端子Vcc的源极、耦合到输出端子OUT的漏极以及耦合到节点N101的栅极。PMOS晶体管TP111根据施加到节点101的电压而使得输出电流Iout流动。经由输出端子OUT将输出电流Iout供应到负载101。

输出驱动电路120响应于输入到输入端子IN的输入信号SIN和控制信号SB来使得PMOS晶体管TP111导通。输出驱动电路120包括PMOS晶体管TP121以及NMOS晶体管TN121。

PMOS晶体管TP121具有耦合到电源端子Vcc的源极、耦合到节点N101的漏极以及耦合到输入端子IN的栅极。NMOS晶体管TN121具有耦合到节点N101的漏极、耦合到接地端GND的源极。此外，将控制信号SB输入到NMOS晶体管TN121的栅极。

开关电路SW 160响应于控制信号SA将节点N102电耦合到节点N101，或者使节点N102与节点N101截断。

恒定电流限制电路130包括PMOS晶体管TP 131以及恒定电流源CI 131。PMOS晶体管TP 131具有耦合到电源端子Vcc的源极以及都耦合到节点N102的漏极和栅极。恒定电流源CI 131被耦合在节点N102和接地端子GND之间，并且使得恒定电流I131从节点N102朝着接地端子GND流动。

当开关SW160处于接通状态时，PMOS晶体管TP131以及PMOS晶体管TP 111构成电流镜，其中PMOS晶体管TP131用作电流镜的输入。因此，当开关电路SW160处于接通状态时，流过PMOS晶体管TP111的输出电流Iout是具有根据PMOS晶体管TP131与PMOS晶体管TP111的镜比率的值的电流。例如，TP131∶TP111的比率＝1∶10的比率可以用作镜比率。然而，只有该镜比率是根据该比率使得PMOS晶体管TP131的电流在数值上小于PMOS晶体管TP111的电流的比率，这是充分的，并且该镜比率不需要被规定为1∶10的比率。

此外，因为根据节点N102处的电压来控制流过PMOS晶体管TP111的输出电流Iout的值，施加到节点N102的电压V131可以被视作电流控制信号。

输出电压比较电路140包括比较器CMP 141以及基准电压源E141。

基准电压源E141向比较器CMP 141的反向输入端子供应基准电压E 141(例如，2V)。可以使得基准电压E 141为可变的，而不是固定的。此外，基准电压源E 141可以用基准电压端子来替代，基准电压E 141从外部供应到该基准电压端子。

比较器CMP 141具有耦合到输出端子OUT的非反向输入端子，并且将输出电压Vout输入到非反向输入端子。如上所述，将基准电压E 141输入到反向输入端子。比较器CMP141将输出电压Vout与基准电压E 141作比较，以输出作为控制信号SC的比较结果。

假设基准电压E 141为例如2V，如果输出电压Vout小于2V，则比较器CMP 141输出处于低电平的控制信号SC，而如果输出电压Vout处于2V或更高，则比较器CMP输出处于高电平的控制信号SC。

驱动控制电路150包括与门电路AND 151、AND 152。

将输入信号SIN输入到与门电路AND 151的输入端子中的一个，并且将控制信号SC的反向信号输入到输入端子中的另一个。然后，与门电路AND 151输出作为控制信号SA的运算结果。

将输入信号SIN输入到与门电路AND 152的输入端子中的一个，并且将控制信号SC输入到输入端子中的另一个。然后，与门电路AND152输出作为控制信号SB的运算结果。

此外，驱动控制电路150、输出电压比较电路140以及开关电路SW160可以被视为构成一个控制电路。

现在，分别参考图2和图3在下文中描述根据第一实施例的输出电路100的操作。在图2中，示出了在负载101处不存在接地短路(接地)并且输出电路100执行正常操作的情况下的工作时序图。在图3中，示出了在输出晶体管TP111和负载101之间存在接地短路(接地)情况下的操作时序图。

如图2中所示，在时间t1处，输入信号SIN首先进行低电平到高电平的转变。在该时间点处在输出端子OUT处出现的输出电压Vout处于低电平(接地电压GND)。因此，输出电压Vout在数值上小于基准电压E 141(例如，2V)，使得输出电压比较电路140的比较器CMP141输出低电平的控制信号SC。

因为控制信号SC处于低电平，并且输入信号SIN处于高电平，所以使得由驱动控制电路150的与门电路AND 151输出的控制信号SA进行低电平到高电平的转变。此外，与门电路AND 152使控制信号SB保持处于低电平。由于使得控制信号SA进行到高电平的转变，所以接通开关电路SW160。

此外，当控制信号SB保持处于低电平时，NMOS晶体管TN121处于截止状态，而当输入信号SIN处于高电平时，PMOS晶体管TP121处于截止状态。即，输出驱动电路120处于对输出单元110的动作没有影响的禁用状态。

当接通开关电路SW160时，使得节点N102呈现为与节点N101在电气上连续。因此，作为恒定电流限制电路130的PMOS晶体管TP131的漏极电压(栅极电压)的电压V131将处于与作为输出单元110的PMOS晶体管TP111的栅极电压相等的电位。如上所述，如果开关电路SW160处于接通状态，则PMOS晶体管TP131和PMOS晶体管TP111构成电流镜。因此，根据PMOS晶体管TP131与PMOS晶体管TP111的镜比率来确定流过PMOS晶体管TP111的电流(输出电流Iout)。在镜比率被设定为例如TP131∶TP111＝1∶10的比率的情况下，流过PMOS晶体管TP111的电流(10mA)将达到流过PMOS晶体管TP131的电流的10倍大(假设例如为1mA)。此外，其中由恒定电流限制电路130所限制的电流与用作输出晶体管的PMOS晶体管TP111的输出电流相对应的情况在必要时在下文中被称为受限驱动状态。

接下来，如上所述，输出电流Iout流向负载101，并且输出电压Vout逐步上升。当在时间t2处输出电压Vout超过基准电压E141(例如，2V)时，比较器CMP 141输出处于高电平的控制信号SC。

因为控制信号SC处于高电平，并且输入信号SIN处于高电平，所以与门电路AND 151使得控制信号SA进行高电平到低电平的转变，而与门电路AND 152使得控制信号SB进行低电平到高电平的转变。

当控制信号SA进行到低电平的转变时，开关电路SW160被断开，于是使得节点102与节点101在电气上截断。因此，电压V131没有被传送到节点N101。此外，当控制信号SB同时进行了到高电平的转变时，NMOS晶体管TN121被导通，从而使得节点N101处于低电平(接地电压GND)。因此，作为输出晶体管的PMOS晶体管TP111没有处于由恒定电流限制电路130所限制的受限驱动状态(输出电流Iout＝10mA)，但是将处于正常驱动状态(输出电流Iout＝30mA)，其中开关电路SW 160处于正常接通状态，从而驱动负载101。

接下来，参考图3，下文中描述了在输出晶体管TP111和负载101之间已经发生接地短路(接地)的情况。如图3中所示，在时间t1处，输入信号SIN首先进行低电平到高电平的转变。在该时间点处，在输出端子OUT处出现的输出电压Vout处于低电平(接地电压GND)。因此，输出电压Vout在数值上小于基准电压E 141(例如，2V)，使得输出电压比较电路140的比较器CMP141输出低电平的控制信号SC。

由于输入信号SIN处于高电平，而控制信号SC处于低电平，所以使得由驱动控制电路150的与门电路AND 151输出的控制信号SA进行低电平到高电平的转变。此外，与门电路AND 152使控制信号SB保持处于低电平。当使得控制信号SA进行到高电平的转变时，接通开关电路SW 160。

此外，当信号SB保持处于低电平时，NMOS晶体管TN121处于截止状态，并且当输入信号SIN处于高电平时，PMOS晶体管TP121处于截止状态。即，输出驱动电路120处于对输出电源110的动作没有影响的禁用状态。

当接通开关电路SW 160时，使得节点N102被呈现为与节点N101在电气上连续。因此，作为恒定电流限制电路130的PMOS晶体管TP131的漏极电压(栅极电压)的电压V131处于与输出单元110的PMOS晶体管TP111的栅极电压相等的电位。当开关电路SW160处于接通状态时，PMOS晶体管TP131和PMOS晶体管TP111构成电流镜。根据PMOS晶体管TP131与PMOS晶体管TP111的镜比率来确定流过PMOS晶体管TP111的电流(输出电流Iout)。如果镜比率在受限驱动状态下被设定为例如1∶10的比率，则流过PMOS晶体管TP111的输出电流(10mA)将达到流过PMOS晶体管TP131的电流的10倍大(假设，例如为1mA)。

接下来，如上所述，输出电流Iout流到负载101，然而与图2所示的情况不同，由于已经发生了接地短路(接地)，所以输出端子OUT处的输出电压Vout不会变得比基准电压E141更高。因此，比较器CMP141使控制信号SC保持处于低电平。

然后，开关电路SW 160保持处于接通状态直至时间t2，在时间t2处输入信号SIN进行到低电平的转变，并且PMOS晶体管TP111仅在受限驱动状态中使得电流(10mA)流动，而不允许在数值上大于该电流的电流。

在图4中，示出了根据本发明的第一实施例的输出电路100的操作流程图。如图4中所示，首先输入高电平的输入信号SIN(步骤S101)。

在输出电压Vout在数值上小于基准电压E 141(例如，2V)的情况下，控制信号SC处于低电平，并且当输入信号SIN进行到高电平的转变时，控制信号SA进行到高电平的转变，从而使得开关电路SW 160转为接通状态(步骤S102)。

开关电路SW 160被接通，并且通过PMOS晶体管TP131和PMOS晶体管TP111来建立电流镜耦合构造。根据电流镜比率的恒定电流流到PMOS晶体管TP111，并且作为输出晶体管的PMOS晶体管TP111处于恒定电流驱动状态(受限驱动状态)(步骤S103)。

当在输出端子OUT处出现的输出电压Vout上升到基准电压E 141或更高(步骤S104中的是)时，控制信号SC转为高电平，响应于此，控制信号SA转为低电平，而控制信号SB转为高电平。为此，如参考图2所描述的，开关电路SW160被断开，并且输出驱动电路120的NMOS晶体管TN121导通，于是作为输出晶体管的PMOS晶体管TP111转为正常驱动状态(步骤S105)。

另一方面，当输出端子OUT处出现的输出电压Vout低于基准电压E 141时(步骤S104中的否)，控制信号SC保持处于低电平，于是通过作为输出晶体管的PMOS晶体管TP111来延续恒定电流驱动状态(受限驱动状态)(步骤S106)。

如上所述，在根据本发明的第一实施例的输出电路100的情况下，在输入信号SIN被启用的初始化状态(在图2、图3中分别处于所示的时间t1)中，输出端子OUT处的输出电压Vout处于低电平(接地电压GND)，使得响应于输出电压比较电路140的比较结果(控制信号SC)，开关电路SW 160被接通，并且输出驱动电路120被禁用。因此，作为输出晶体管的PMOS晶体管TP111处于恒定电流驱动状态(受限驱动状态)。

此后，在没有发生接地短路的情况下，输出电压Vout逐步上升达到基准电压E141或更高，于是响应于输出电压比较电路140的比较结果(控制信号SC)，断开开关电路SW，并且启用输出驱动电路120。因此，作为输出晶体管的PMOS晶体管TP111处于正常驱动状态。

另一方面，在发生了接地短路的情况下，输出电压Vout不超过基准电压E 141，使得作为输出晶体管的PMOS晶体管TP111保持处于恒定电流驱动状态。

现在，由于足够的电迁移而导致用于在输出电路中使用的互连线路的线路宽度被设计为满足互连线路的使用寿命。由于电迁移而导致满足互连线路的使用寿命(中值寿命)的互连线路的线路宽度与电流密度相关。以下给出的表达式(1)示出了在中值寿命MTF和电流密度J之间的常见关系表达式：

$\mathrm{MTF}={\mathrm{AJ}}^{-n}\exp \left(\frac{\mathrm{Ea}}{\mathrm{kT}}\right)...\left(1\right)$

其中A是与互连线路的组成材料、结构、尺寸等相关的固有常数，J是电流密度[A/cm²]，n是指示对电流密度的依赖性的系数，Ea是激活能[eV](基于对温度的依赖性，Ea＝0.6eV)，k是波尔兹曼常数(8.616×10^-5[eV/K])，并且T是绝对温度[K]。

假设中值寿命MTF被固定为特定值，如果流到互连线路的电流增加了m倍，则由于互连线路的横截面积是固定的，所以互连线路的线路宽度必须增加m倍。因此，利用日本未审查专利公开No.2006-24997，基于现有技术，需要基于在接地短路的检测和驱动电路(输出晶体管)的中断之间的时段期间流过互连线路的电流的最低值来确定互连线路的线路宽度。换言之，有必要将互连线路设计为具有在正常工作中不必要的线路宽度，这已经造成构成电路尺寸扩大的问题。

此外，当输出电流流过输出晶体管时，由于导通电阻而生成焦耳热，并且有必要使得输出晶体管的耐热性设计满足特定值。在每个输出晶体管的耐热性不能满足特定值的情况下，需要增加彼此并联设置的输出晶体管的数目。利用日本未审查专利公开No.2006-24997，基于允许大电流流动的现有技术，要并联操作的输出晶体管的数目也需要基于电流值中的最低值来设计，使得在这一点上也将产生电路尺寸扩大的问题。

然而，利用根据本发明第一实施例的输出电路100，操作开始于要切换到正常驱动状态的恒定电流驱动状态，除非发生接地短路。因此，能够防止在接地短路的检测和驱动电路(输出晶体管)的中断之间的时段期间输出大值的输出电流，以上在日本未审查专利公开No.2006-24997的情况中发生。因此，能够获得下述有利效果：消除了对于扩大电路尺寸以匹配流出以短路接地的输出电流的最低值的需要，这样的需要在日本未审查专利公开No.2006-24997中造成了问题。因此，与现有技术相比，可以防止电路尺寸的扩大，使得能够获得抑制制造芯片的成本的增加的有利效果。

此外，在现有技术的情况下，存在下述可能性：在负载的驱动开始之后，在接地短路的检测和驱动电路(输出晶体管)的中断之间的时段期间，大值的输出电流从电源电路流到接地端子，这引起了电源电路损坏将导致最差情况的忧虑。

相反，利用根据本发明的第一实施例的输出电路100，在本假设的范围内，除了由恒定电流限制电路设定的恒定电流之外没有其他电流流动，即使在发生接地短路的情况下，电源电路的损坏也不会发生，使得本发明具有实现增强电路安全性的有利效果。

本发明的第二实施例

在下文中参考附图详细描述了本发明的另一个特定实施例，即本发明的第二实施例。与第一实施例的情况相同，第二实施例也表示将本发明应用于用于驱动LED电路的输出电路的情况。

图5示出了根据本发明的第二实施例的输出电路200的构造。如图5中所示，输出电路200包括输出单元110、输出驱动电路120、恒定电流限制电路130、输出电压比较电路140、280、驱动控制电路250、开关电路SW 160、输出监视电路270、输入端子IN和输出端子OUT。

与图1中的附图标记的每一个相同的在图5中示出附图标记的每一个指示与图1中所示的相同或类似的构造。第二实施例与第一实施例的不同之处在于新增了输出电压比较电路280和输出监视电路270，并且驱动控制电路150由驱动控制电路250来替代。因此，下文中仅描述了关于第二实施例与第一实施例那些不同部分的说明，从而省略了关于第二实施例中与第一实施例相同部分的说明。

输出监视电路270包括PMOS晶体管TP 271以及恒定电流源CI271。

PMOS晶体管TP 271具有耦合到电源端子Vcc的源极、耦合到节点N201的漏极以及耦合到节点N101的栅极。恒定电流源CI 271被耦合在节点N201和接地端子GND之间，并且从节点N201向接地端子GND输出恒定电流。

如上所述，如PMOS晶体管TP111的情况，PMOS晶体管TP 271的栅极被耦合到节点N101。因此，在PMOS晶体管TP 271的栅极处的电位与PMOS晶体管TP111栅极处的电位相同，从而形成镜构造。然而，输出监视电路270被调整为使得流过PMOS晶体管TP 271的电流Im与例如流过PMOS晶体管TP111的电流Iout的1/100相对应。作为用于实现这样的调整的方法，使得PMOS晶体管TP 271的栅极宽度与PMOS晶体管TP111的栅极宽度的比率(WTP 271/WTP 111)为例如1/100等的比率。

此外，通过PMOS晶体管TP 271以及恒定电流源CI 271来调整输出监视电路270，使得当作为输出晶体管的PMOS晶体管TP111被驱动时，节点N201将处于基准电压Vth。如下所述，利用基准电压Vth来监视输出电压Vout是否是预定电压Vth或更高。该基准电压Vth可以是例如Vcc-1V。

输出电压比较电路280包括比较器CMP 281。比较器CMP 281具有耦合到输出端子OUT的非反向输入端子，对该非反向输入端子输入输出电压Vout。此外，比较器CMP 281具有耦合到节点N201的反向输入端子，基准电压Vth被输入到该反向输入端子。输出电压比较电路280将输出电压Vout与基准电压Vth的比较结果作为控制信号SD进行输出。

假设基准电压Vth为例如Vcc-1V，如果输出电压Vout低于Vcc-1V，则比较器CMP 281输出处于低电平的控制信号SD，并且如果输出电压Vout是Vcc-1V或更高，则比较器CMP 281输出高电平的控制信号SD。

驱动控制电路250包括延迟电路DL251、与门电路AND 251至AND 253、与非门电路NAND 251以及或门电路OR 251

延迟电路DL251接收输入信号SIN，并且在输出延迟输入信号之前对该输入信号SIN添加预定延迟。

输入信号SIN被传递到与门电路AND 253的输入端子中的一个，并且来自延迟电路DL 251的延迟输入信号的反向信号被传递到输入端子的另一个。然后，与门电路AND 253输出作为控制信号SE的运算结果。

控制信号SE被传递到或门电路OR 251的输入端子中一个，并且控制信号SD被传递到输入端子中的另一个。然后，或门电路OR 251输出作为控制信号SF的逻辑或运算结果。

控制信号SF被传递到与非门电路NAND 251的输入端子中的一个，并且控制信号SC被传递到输入端子中的另一个。然后，与非门电路NAND 251输出作为控制信号SG的与非运算结果。

输入信号SIN被传递到与门电路AND 251的输入端子中的一个，并且控制信号SG被传递到输入端子中的另一个。然后，与门电路AND251输出作为控制信号SA的与运算结果。

输入信号SIN被传递到与门电路AND 252的输入端子中的一个，并且控制信号SG的反向信号被传递到输入端子中的另一个。然后，与门电路AND 251输出作为控制信号SA的与运算结果。

驱动控制电路250、输出电压比较电路140、280、开关电路SW160以及输出监视电路270可以被视为构成一个控制电路。

接下来，在下文中参考图6描述根据第二实施例的输出电路200的操作。图6是在当驱动负载101时已经发生接地短路(接地)情况下的操作时序图。

如图6中所示，在时间t1处，输入信号SIN首先进行低电平到高电平的转变。在该时间点处，在输出端子OUT处出现的输出电压Vout处于低电平(接地电压GND)。因此，输出电压Vout在数值上小于基准电压E 141(例如，2V)，使得输出电压比较电路140的比较器CMP141输出处于低电平的控制信号SC。此外，输出电压比较电路280的比较器281也输出处于低电平的控制信号SD。

同时，输入信号SIN以及延迟了预定时段的延迟输入信号的反向信号分别被输入到与门电路AND 253，并且与门电路AND 253在预定时间段期间使得控制信号SE进行低电平到高电平的转变。通过这种方式，或门电路OR 251使得控制信号SF进行低电平到高电平的转变。此外，由于输入到与非门电路NAND 251的一个输入端子的控制信号SC处于低电平，所以控制信号SG被保持在高电平。

此外，当输入信号SIN进行低电平到高电平的转变时，与门电路AND 251使得控制信号SA进行低电平到高电平的转变，于是开关电路SW160被接通。

此外，当控制信号SG处于高电平时，通过接收控制信号SG的反向信号的与门电路AND 252的作用，控制信号SB保持处于低电平，从而使NMOS晶体管TN121保持处于截止状态，并且当输入信号SIN处于高电平时，PMOS晶体管TP121处于截止状态。即，输出驱动电路120处于对输出单元110的动作没有影响的禁用状态。

当开关电路SW 160被接通时，使得节点N102被呈现为与节点N101在电气上连续。因此，作为恒定电流限制电路130的PMOS晶体管TP131的漏极电压(栅极电压)的电压V131将处于与输出单元110的PMOS晶体管TP111的栅极电压相等电位。因此，如第一实施例的情况中所述，PMOS晶体管TP111将处于受限驱动状态。

此外，由处于受限驱动状态的PMOS晶体管TP111输出输出电流Iout(10mA)，并且输出电流Iout流到负载101，于是输出电压Vout逐步上升。然后，当在时间t2处输出电压Vout超过基准电压E 141(例如，2V)时，比较器CMP 141输出处于高电平的控制信号SC。当控制信号SC进行到高电平的转变时，与非门电路NAND 251使得控制信号SG进行高电平到低电平的转变。

当控制信号SG进行到低电平的转变时，与门电路AND 251使得控制信号SA进行高电平到低电平的转变，同时与门电路AND 252使得控制信号SB进行低电平到高电平的转变。当控制信号SA进行到低电平的转变时，开关电路SW 160被断开，于是使得节点102与节点N101在电气上截断。因此，电压V131没有被传送到节点N101。

此外，当控制信号SB同时进行到高电平的转变时，NMOS晶体管TN121被导通，从而使得节点N101处于低电平(接地电压GND)。因此，作为输出晶体管的PMOS晶体管TP111将不处于由恒定电流限制电路130限制的受限驱动状态(输出电流Iout＝10mA)，而将处于在正常导通状态下的正常驱动状态(输出电流Iout＝20mA)，从而驱动负载101。

此外，由处于受限驱动状态下的PMOS晶体管TP111输出的输出电流Iout(20mA)将流到负载101，并且输出电压Vout将经历进一步的上升。如果在时间t3处输出电压Vout超过基准电压Vth(例如，Vcc-1V)，则比较器CMP 281输出处于高电平的控制信号SD。

接下来，在下文中描述了在时间t4处负载101发生接地短路(接地)的情况。此处，作为数值的特定示例，假设端子Vcc处的电源电压为10V，PMOS晶体管TP111的导通电阻为10Ω，并且在正常状态(没有发生接地短路)下负载101的阻抗为490Ω。在该情况下，从输出单元110的PMOS晶体管TP111流动的输出电流Iout是具有20mA的值的电流，该20mA的值是通过使电源电压(10V)除以PMOS晶体管TP111的导通电阻(10Ω)和负载101的阻抗(490Ω)的和(500Ω)所获得的。在该时间点处，输出电压Vout将是9.8V。

假设如上所述，在时间t4处负载101发生接地短路(接地)，并且负载101的阻抗经历从490Ω到10Ω的改变，则输出电流Iout将经历从20mA到500mA(＝10V/20Ω)的突然增加。在该情况下，输出电压Vout倾向于下降到5V。然而，在时间t5处，输出电压Vout下落到设定为例如9V(＝Vcc-1V)的基准电压以下，使得比较器CMP 281使控制信号SD进行高电平到低电平的转变。作为这样的转变的结果，与非门电路NAND 251使得控制信号SG进行高电平到低电平的转变。然后，通过这种方式，与门电路AND 251使得控制信号SA进行低电平到高电平的转变，并且与门电路AND 252使得控制信号SB进行高电平到低电平的转变。因此，PMOS晶体管TP111将再次处于受限驱动状态，与在时间t1和时间t2之间存在的相同状态，从而防止了如上所述的大值的输出电流(500mA)的流动。

此外，假设由处于受限驱动状态的PMOS晶体管TP111输出的输出电流Iout为10mA，则输出电压Vout将下落到0.1V的量级。然后，由于在时间t6处输出电压Vout将下落到低于基准电压E 141(2V)，所以比较器CMP 141使得控制信号SC进行高电平到低电平的转变。

然后，如果在负载101处的接地短路(接地)被消除，则输出电压Vout将再次上升，在时间t7处达到基准电压E 141(2V)或更高。因此，如在时间t2处的比较器CMP 141所做的，比较器CMP 141输出处于高电平的控制信号SC。然后，与非门电路NAND 251使得控制信号SG进行高电平到低电平的转变，并且与门电路AND 251使得控制信号SA进行高电平到低电平的转变，同时与门电路AND 252再次使得控制信号SB进行低电平到高电平的转变。当控制信号SA进行到低电平的转变时，开关电路SW160被断开，于是节点N101与节点N102在电气上截断，并且PMOS晶体管TP111从受限驱动状态(输出电流Iout＝10mA)切换到正常驱动状态(输出电流Iout＝20mA)，从而驱动负载101。

此外，PMOS晶体管TP111切换到正常驱动状态，使得输出电压Vout上升，并且如在时间t3处的输出电压Vout，在时间t8处输出电压Vout超过基准电压Vth，于是比较器CMP 281输出处于高电平的控制信号SD。

此后，如果在时间t9处输入信号SIN进行高电平到低电平的转变，则PMOS晶体管TP121被截止，并且此外，与门电路AND 252使得控制信号SB进行高电平到低电平的转变，从而使NMOS晶体管TN121转到截止状态。因此，输出驱动电路120被禁用，使得输出电流停止流动，并且输出电压Vout下降。

在该情况下，即使输出电压Vout下落到低于基准电压Vth，此时控制信号SA也不会进行到高电平的转变，并且使开关电路SW 160保持处于断开状态。因此，PMOS晶体管TP111将不处于受限驱动状态，并且在时间t10及之后，PMOS晶体管TP111将保持处于与时间t1之间存在的相同的状态。

此外，在时间t1之前开始在负载101已经发生接地短路(接地)的情况下，控制信号SA将保持在高电平，而不发生到低电平的转变。因此，将使PMOS晶体管TP111保持处于受限驱动状态，即保持处于与参考图3描述的第一实施例的这样的状态基本上相同的状态，因此省略了在第二实施例的情况下对该状态的描述。

此外，如上文所述，利用根据本发明的第二实施例的输出电路200，如果在时间t4处负载101发生接地短路(接地)，则输出电流Iout经历突然增加。然而，在该时间点t4可以根据基准电压Vth的值来设定输出电压Vout。假设基准电压Vth是Vcc-0.2V，在时间t4发生接地短路的情况下的输出电流Iout可以被设定为40mA。

如上文所述，利用根据本发明第二实施例的输出电路200，操作开始于要切换到正常驱动状态的恒定电流驱动状态，除非发生接地短路，如对于根据本发明的第一实施例的输出电路100的情况。此外，由于额外提供了用于监视输出电压Vout的输出监视电路270以及输出电压比较电路280，所以当接地短路发生时，能够通过使用高于基准电压E 141的基准电压Vth作为触发器，使PMOS晶体管TP111切换到恒定电流驱动(受限驱动状态)，来防止输出大值的输出电流。因此，如结合第一实施例描述的，不需要扩大电路尺寸以匹配流到短路接地的输出电流的最低值，因而防止电路尺寸的扩大。此外，第二实施例具有增强电路安全性而不必考虑电源电路损坏的类似的有利效果。

上文中已经描述了本发明的实施例，应当指出，本发明不限于此，并且可以在不脱离本发明的精神和范围的情况下，对本发明作出各种改变和变型。例如，例如分别在图1、图5中所示的输出电路100、200的电路构造，如果该构造被改变为使得在端子Vcc处的电源电压和接地电压(GND)之间的关系反向，并且各个MOS晶体管的导电类型反转，则本发明能够应对到电源的短路(电源短路)。

Claims (10)

1.一种输出电路，用于响应于输入信号来向耦合到输出端子的负载供应输出电流，所述输出电路包括：

输出晶体管，所述输出晶体管向所述输出端子供应所述输出电流；

输出驱动电路，所述输出驱动电路驱动所述输出晶体管；

电流限制电路，所述电流限制电路生成电流控制信号，所述电流控制信号用于将所述输出电流限制为预定电流值；以及

控制电路，所述控制电路执行控制，使得在供应所述输入信号之后，如果所述输出端子处的电压处于预定电压值或者更低，则基于所述电流控制信号来控制所述输出电流，而如果所述输出端子处的电压超过所述预定电压值，则由所述输出驱动电路来驱动所述输出晶体管。

2.如权利要求1所述的输出电路，其中，所述预定电流值小于由所述输出驱动电路驱动的所述输出晶体管的输出电流。

3.如权利要求1所述的输出电路，

其中，所述控制电路包括开关电路，所述开关电路被耦合在所述输出晶体管的控制端子和所述电流限制电路之间，并且

其中，响应于所述输入信号，所述开关电路被接通，而响应于所述输出端子处的电压与第一基准电压的比较结果，所述开关电路被断开。

4.如权利要求3所述的输出电路，

其中，响应于第一控制信号来控制所述开关电路，

其中，所述控制电路进一步包括第一输出电压比较电路和驱动控制电路，

其中，所述第一输出电压比较电路将所述输出端子处的电压与所述第一基准电压进行比较，输出比较结果作为第二控制信号，并且

其中，响应于所述输入信号和所述第二控制信号，所述驱动控制电路输出所述第一控制信号。

5.如权利要求4所述的输出电路，

其中，所述控制电路进一步包括输出监视电路以及第二输出电压比较电路，

其中，所述输出监视电路生成与所述第一基准电压不同的第二基准电压，

其中，所述第二输出电压比较电路将所述输出端子处的电压与所述第二基准电压进行比较，输出比较结果作为第三控制信号，并且

其中，响应于所述输入信号以及所述第二控制信号和所述第三控制信号，所述驱动控制电路输出所述第一控制信号。

6.如权利要求3所述的输出电路，

其中，所述电流限制电路包括第一晶体管以及耦合到所述第一晶体管的恒定电流源，并且

其中，当所述开关电路处于接通状态时，由所述第一晶体管和所述输出晶体管构成电流镜。

7.如权利要求4所述的输出电路，

其中，所述电流限制电路包括第一晶体管以及第一恒定电流源，

其中，所述第一晶体管被耦合在第一电源端子和第一节点之间，

其中，所述第一晶体管的控制端子被耦合到所述第一节点，并且

其中，所述第一恒定电流源被耦合在所述第一节点和第二电源端子之间，所述第一节点的电位用作所述电流控制信号。

8.如权利要求7所述的输出电路，其中，当所述开关电路处于接通状态时，所述第一晶体管的输出电流在数值上小于所述输出晶体管的输出电流。

9.如权利要求4所述的输出电路，

其中，所述输出驱动电路包括第二晶体管和第三晶体管，

其中，所述第二晶体管被耦合在第一电源端子和第二节点之间，响应于所述输入信号来控制所述第二晶体管的导通/截止，

其中，所述第三晶体管被耦合在第二电源端子和所述第二节点之间，响应于所述第二控制信号来控制所述第三晶体管的导通/截止，并且

其中，所述第二节点被耦合到所述输出晶体管的控制端子。

10.如权利要求5所述的输出电路，

其中，所述输出监视电路包括第四晶体管和第二恒定电流源，

其中，所述第二晶体管被耦合在所述第一电源端子和第三节点之间，

其中，所述第四晶体管的控制端子被耦合到所述第二节点，

其中，所述第二恒定电流源被耦合在所述第三节点和所述第二电源端子之间，并且

其中，所述第三节点的电位用作所述第二基准电压。

Images