CN113126534B - 逻辑控制电路 - Google Patents

Abstract

本申请公开了一种逻辑控制电路，包括连接于高电位端和低电位端之间的输入模块和比较器，输入模块用于根据接收到的使能信号产生一个小于使能信号的输入信号，比较器用于将输入信号与一小于高电位端信号电平的第一参考信号进行比较，根据比较结果生成逻辑控制信号，因为在理想情况下比较器的输出电压翻转时正相输入端的电位和反相输入端的电位相等，所以通过设置输入模块中晶体管的导通阈值电压大于电压源提供的预设电压，就可以使得逻辑控制电路可以接收阈值电压大于高电位端信号电平的使能信号，不仅提高了电路的适用性，而且有利于降低电路的成本。

Description

逻辑控制电路

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种逻辑控制电路。

背景技术

通用输入输出接口(General Purpose Input Output,GPIO)电路被普遍应用于片上系统芯片(System On Chip,SOC)和微控制单元(Microcontroller Unit，MCU)中，主要用于芯片内部信号和芯片外部信号之间的交换。GPIO电路通常用于将芯片内部提供的数据进行电平转换和驱动以产生对外的数据信号，和/或将来自芯片外部的数据进行电平转换得到能够被芯片识别的数据信号。同时，GPIO电路还包括逻辑控制电路，该逻辑控制电路提供使能控制的功能。

图1示出了一种传统的逻辑控制电路的电路示意图。逻辑控制电路100用于根据接收到的使能信号Ven生成逻辑控制信号Vout，以对芯片内部的电路进行使能控制。传统的逻辑控制电路100通常包括带迟滞特征的电路对输入的使能信号Ven进行缓冲，以消除输入噪声。

例如，逻辑控制电路100可以通过施密特触发器电路实现，施密特触发器电路包括晶体管MP1-MP3、晶体管MN1-MN3以及反相器INV1。晶体管MP1、晶体管MP2、晶体管MN1和晶体管MN2依次串联连接于正电源电压VDD和负电源电压VSS之间，晶体管MP1、晶体管MP2、晶体管MN1以及晶体管MN2的控制端彼此连接，且都与使能信号Ven的输入端相连。晶体管MP3的控制端与晶体管MP2和晶体管MN1之间的节点A相连，晶体管MP3的第一端与晶体管MP1和晶体管MP2之间的节点B相连，晶体管MP3的第二端与负电源电压VSS相连。晶体管MN3的控制端与晶体管MP2和晶体管MN1之间的节点A相连，晶体管MN3的第一端与晶体管MN1和晶体管MN2之间的节点C相连，晶体管MN3的第二端连接至正电源电压VDD。反相器INV1的输入端与节点A相连，输出端用于提供进入芯片内部的逻辑控制信号Vout。

在图1所示的逻辑控制电路100中，当使能信号Ven为低电平时，晶体管MP1和晶体管MP2处于导通状态，晶体管MN1和晶体管MN2处于截止状态，节点A为高电平，晶体管MN3处于导通状态，晶体管MP3处于关断状态，电路输出的逻辑控制信号Vout为低电平。随着使能信号Ven的上升，晶体管MN1和晶体管MN2逐渐开始导通，晶体管MP2上拉电流逐渐减小，晶体管MN1的下拉电流逐渐增大，当晶体管MN1的下拉电流大于晶体管MP2的上拉电流时节点A发生翻转，逻辑控制信号Vout翻转为高电平。此外，晶体管MN3可增大节点A电压发生翻转时晶体管MN1的源极电压，从而增大使能信号Ven上升过程中电路的翻转阈值。同样的，晶体管MP3可减小节点A电压发生翻转时晶体管MP2的源极电压，从而减小使能信号Ven下降过程中电路的翻转阈值，从而实现施密特功能。

现有的逻辑控制电路100只能接收阈值电压在正电源电压VDD和负电源电压VSS之间的使能信号Ven，电路的适用性较差。如果要接收阈值电压大于正电源电压VDD的使能信号Ven，则需要在逻辑控制电路100前布置专门的电平转换电路，以将接收到的使能信号Ven的电平转换为能被逻辑控制电路100识别的电平，而布置电平转换电路又会提高电路的成本。

因此，需要对现有技术的逻辑控制电路进行改进，使其可以适用于阈值电压大于正电源电压的使能信号。

发明内容

鉴于上述问题，本发明的目的在于提供一种逻辑控制电路，可以适用于阈值电压大于高电位端电压的使能信号，电路成本更低。

根据本发明的一方面，提供一种逻辑控制电路，用于根据接收到的使能信号产生逻辑控制信号，包括：连接于高电位端和低电位端之间的输入模块，所述输入模块用于接收所述使能信号，并根据所述使能信号产生小于所述使能信号的输入信号；比较器，所述比较器的正相输入端用于接收所述输入信号，反相输入端用于接收一小于所述高电位端信号电平的第一参考信号，其中，所述比较器用于将所述输入信号与所述第一参考信号进行比较，并根据比较结果生成所述逻辑控制信号。

优选地，所述逻辑控制电路还包括一电压源，所述电压源的正极与所述高电位端相连接，所述电压源的负极与所述比较器的反相输入端相连接，以提供所述第一参考信号。

优选地，所述输入模块包括依次串联连接于所述高电位端和所述低电位端之间的第一晶体管和第一电流源，其中，所述第一晶体管的控制端用于接收所述使能信号，所述第一晶体管的第二端用于提供所述输入信号。

优选地，所述输入模块包括级联的n级输入支路，其中，n为大于1的整数，其中，所述n级输入支路中的第1级输入支路用于接收所述使能信号，所述n级输入支路中的第n级输入支路用于提供所述输入信号。

优选地，所述n级输入支路都包括第二晶体管和第二电流源，其中，第1级至第n-1级输入支路的所述第二晶体管的第一端和控制端彼此连接，所述第二晶体管的第二端与所述第二电流源的第一端连接，所述第二电流源与所述低电位端相连接，第n级输入支路的所述第二晶体管和所述第二电流源依次串联连接于所述高电位端和低电位端之间，其中，所述第1级输入支路的所述第二晶体管的控制端用于接收所述使能信号，第2级至第n级输入支路的所述第二晶体管的控制端分别连接至前一级输入支路的所述第二晶体管的第二端，所述第n级输入支路的所述第二晶体管的第二端用于输出所述输入信号。

优选地，所述使能信号的第一阈值电压通过以下公式得到：VIH＝Vth1+VDD-Vref其中，VIH表示所述使能信号的第一阈值电压，Vth1表示所述第一晶体管的导通阈值电压，Vref表示所述电压源提供的预设电压，VDD-Vref表示所述第一参考信号的电压值，且所述第一晶体管的导通阈值电压大于所述预设电压。

优选地，所述使能信号的第一阈值电压通过以下公式得到：VIH＝n×Vth2+VDD-Vref其中，VIH表示所述使能信号的第一阈值电压，Vth2表示所述第二晶体管的导通阈值电压，Vref表示所述电压源提供的预设电压，VDD-Vref表示所述第一参考信号的电压值，且n个第二晶体管的导通阈值电压和大于所述预设电压。

优选地，所述逻辑控制电路还包括：第一开关和第二开关，其中，所述比较器的反相输入端经由第一开关接收第一参考信号，以及经由第二开关接收第二参考信号，所述第一参考信号小于所述第二参考信号，并且二者均小于电源电压，所述比较器用于将所述输入信号与所述第一参考信号和所述第二参考信号之一进行比较，并根据比较结果生成所述逻辑控制信号。

优选地，所述第一开关的控制信号为所述逻辑控制信号，所述第二开关的控制信号为所述逻辑控制信号的反相信号。

优选地，所述逻辑控制电路还包括：第一电压源和第二电压源，其中，所述第一电压源的正极与所述高电位端相连接，所述第一电压源的负极经由所述第一开关与所述比较器的反相输入端相连接，以提供所述第一参考信号,所述第二电压源的正极与所述高电位端相连接，所述第二电压源的负极经由所述第二开关与所述比较器的反相输入端相连接，以提供所述第二参考信号。

优选地，当所述使能信号小于所述第二阈值电压时，所述使能信号的第一阈值电压通过以下公式得到：VIH＝Vth1+VDD-Vref2其中，VIH表示所述使能信号的第一阈值电压，Vth1表示所述第一晶体管的导通阈值电压，Vref2表示所述第二电压源提供的预设电压，VDD-Vref2表示所述第二参考信号的电压值，且所述第一晶体管的导通阈值电压大于所述预设电压。

优选地，当所述使能信号大于所述第一阈值电压时，所述使能信号的第二阈值电压通过以下公式得到：VIL＝Vth1+VDD-Vref1其中，VIL表示所述使能信号的第二阈值电压，Vth1表示所述第一晶体管的导通阈值电压，Vref1表示所述第一电压源提供的预设电压，VDD-Vref1表示所述第一参考信号的电压值，且所述第一晶体管的导通阈值电压大于所述预设电压。

优选地，所述第一晶体管为N型金属氧化物半导体场效应晶体管。

优选地，所述第二晶体管为N型金属氧化物半导体场效应晶体管。

优选地，所述高电位端连接至正电源电压，并且所述低电位端连接至负电源电压或接地电压。

优选地，所述高电位端连接至接地电压，并且所述低电位端连接至负电源电压。

根据本发明实施例的逻辑控制电路包括连接于高电位端和低电位端之间的输入模块和比较器，输入模块用于根据接收到的使能信号产生一个小于使能信号的输入信号，比较器用于将输入信号与一小于高电位端信号电平的第一参考信号进行比较，根据比较结果生成逻辑控制信号，因为在理想情况下比较器的输出电压翻转时，正相输入端的电位和反相输入端的电位相等，所以通过设置输入模块中晶体管的导通阈值电压大于电压源提供的预设电压，就可以使得使能信号的阈值电压大于高电位端信号电平，使得逻辑控制电路可以适用于阈值电压大于高电位端信号电平的使能信号，在接收阈值电压大于高电位端信号电平的使能信号时，不再需要在逻辑控制电路前布置专门的电平转换电路，不仅提高了电路的适用性，而且有利于降低电路的成本。

优选地，本实施例的逻辑控制电路的输入模块还包括级联的多级输入支路，通过设置多级输入支路中晶体管的导通阈值电压、晶体管的数量、以及电压源提供的预设电压的电压值，就可以使得逻辑控制电路可以接收具有任意数值的阈值电压的使能信号，电路适应性更高。

优选地，本实施例的逻辑控制电路中比较器的反相输入端经由第一开关接收第一参考信号，以及经由第二开关接收第二参考信号，第一参考信号小于第二参考信号，并且二者均小于电源电压，比较器用于将输入信号与第一参考信号和第二参考信号之一进行比较，并根据比较结果生成逻辑控制信号。第一开关的控制信号为逻辑控制信号，第二开关的控制信号为逻辑控制信号的反相信号。在逻辑控制电路中，选择第一参考信号小于第二参考信号，使得使能信号的第一阈值电压大于第二阈值电压，从而实现迟滞的功能。逻辑控制电路包括带迟滞特征对输入的使能信号进行缓冲，以消除输入噪声。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了一种传统的逻辑控制电路的电路示意图；

图2示出根据本发明第一实施例的一种逻辑控制电路的结构示意图；

图3示出根据本发明第二实施例的另一种逻辑控制电路的结构示意图；

图4示出根据本发明第三实施例的另一种逻辑控制电路的结构示意图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

下面结合附图和实施例对本发明进一步说明。

图2示出根据本发明第一实施例的一种逻辑控制电路的结构示意图。如图2所示，逻辑控制电路200可根据接收到的使能信号Ven生成逻辑控制信号Vout，以对芯片内部的电路进行使能控制。

具体的，逻辑控制电路200包括输入模块210、比较器220以及电压源230。输入模块210用于接收所述使能信号Ven，并根据使能信号Ven产生一输入信号Vo。比较器220的正相输入端用于接收所述输入信号Vo，反相输入端用于接收一小于正电源电压VDD的参考信号，比较器220用于将所述输入信号Vo与该参考信号进行比较，并根据比较结果生成所述逻辑控制信号Vout。其中，当所述输入信号Vo小于该参考信号时，比较器220输出该逻辑控制信号Vout为低电平；当输入信号Vo大于该参考信号时，所述比较器220的输出发生翻转，逻辑控制信号Vout翻转为高电平。

进一步的，输入模块210包括串联连接在正电源电压VDD和低电位端(负电源电压VSS或者接地电压)之间的晶体管MN1和电流源I1，晶体管MN1的控制端用于接收所述使能信号Ven，晶体管MN1的第二端用于输出所述输入信号Vo。

此外，电压源230的正极与正电源电压VDD相连接，负极与比较器220的反相输入端相连接，以提供所述参考信号。电压源230用于提供一大于等于0的预设电压Vref，所以参考信号的电压为VDD-Vref。

又因为，输入信号Vo的电压为：

Vo＝Ven-Vth1

其中，Ven表示使能信号的电压值，Vth1表示晶体管MN1的导通阈值电压。

又因为在理想情况下比较器220的输出电压翻转时，正相输入端的电位和反相输入端的电位相等，因此可以得到：

Ven-Vth1＝VDD-Vref

由此可以得到使能信号Ven的阈值电压为：

VIH＝Vth1+VDD-Vref

其中，VIH表示所述使能信号Ven的阈值电压，Vth1表示所述晶体管MN1的导通阈值电压，Vref表示所述电压源提供的预设电压，VDD-Vref表示所述参考信号的电压值。

通过设置晶体管MN1的导通阈值电压Vth1大于电压源提供的预设电压Vref，就可以使得使能信号Ven的阈值电压大于正电源电压VDD，使得逻辑控制电路200可以适用于阈值电压大于正电源电压的使能信号，在接收阈值电压大于正电源电压VDD的使能信号Ven时，不再需要在逻辑控制电路200前布置专门的电平转换电路，不仅提高了电路的适用性，而且有利于降低电路的成本。

图3示出根据本发明第二实施例的另一种逻辑控制电路的结构示意图。如图3所示，逻辑控制电路300可根据接收到的使能信号Ven生成逻辑控制信号Vout，以对芯片内部的电路进行使能控制。具体的，逻辑控制电路300包括输入模块310、比较器320以及电压源330。本实施例的逻辑控制电路300与第一实施例的逻辑控制电路200的区别仅在于：输入模块310包括多个级联的输入支路311-31n。除此之外，本实施例的比较器320和电压源330与图2示出的第一实施例中的逻辑控制电路200完全相同，在此不再赘述。

在输入模块310中，第1级输入支路311用于接收使能信号Ven，第n级输入支路31n用于提供所述输入信号Vo。更进一步的，多级输入支路311-31n都包括晶体管MN2和电流源I2。第1级至第n-1级输入支路中的晶体管MN2的第一端和控制端彼此连接，晶体管MN2的第二端与所述电流源I2的第一端连接，所述电流源I2与所述负电源电压VSS相连接。第n级输入支路中的晶体管MN2和所述电流源I2依次串联连接于正电源电压VDD和负电源电压VSS之间。此外，第1级输入支路的所述晶体管MN2的控制端用于接收所述使能信号Ven，第2级至第n级输入支路中的晶体管MN2的控制端分别连接至前一级输入支路的晶体管MN2的第二端，第n级输入支路的晶体管MN2的第二端用于输出所述输入信号Vo。

在本实施例中，输入信号Vo的电压为：

Vo＝Ven-n×Vth2

其中，Ven表示使能信号的电压值，Vth2表示晶体管MN2的导通阈值电压。

又因为在理想情况下比较器320的输出电压翻转时，正相输入端的电位和反相输入端的电位相等，因此可以得到：

Ven-n×Vth2＝VDD-Vref

由此可以得到使能信号Ven的阈值电压为：

VIH＝n×Vth2+VDD-Vref

其中，VIH表示所述使能信号Ven的阈值电压，Vth2表示所述晶体管MN2的导通阈值电压，Vref表示所述电压源提供的预设电压，VDD-Vref表示所述参考信号的电压值。

通过设置晶体管MN2的导通阈值Vth2、晶体管MN2的数量、以及电压源提供的预设电压Vref的电压值，就可以使得逻辑控制电路300可以接收具有任意数值的阈值电压的使能信号Ven。

图4示出根据本发明第三实施例的另一种逻辑控制电路的结构示意图。第三实施例的逻辑控制电路400与第一实施例的逻辑控制电路200大致相同，区别点在于：本实施例的逻辑控制电路400还包括电压源440、开关K1和开关K2。其中，开关K1连接在电压源430的负极和比较器420的反相输入端之间，电压源440的正极与正电源电压VDD相连接，负极经开关K2与比较器420的反相输入端连接。电压源430用于提供一预设电压Vref1，电压源440用于提供一预设电压Vref2，且预设电压Vref1大于预设电压Vref2。开关K1受控于输出电压Vout，开关K2受控于输出电压Vout的反相信号。例如，逻辑控制模块400还包括反相器INV1，反相器INV1的输入端用于接收输出电压Vout，输出端用于提供输出电压Vout的反相信号。

假设开关K1和开关K2都为高电平导通，低电平关断，则本实施例的逻辑控制电路的工作原理为：

当使能信号Ven小于下降阈值电压VIL时，此时输出电压Vout为低电平，则开关K1关断，开关K2导通，由此可以得到使能信号Ven的上升阈值电压为：

VIH＝Vth1+VDD-Vref2

当使能信号Ven大于上升阈值电压VIH时，此时输出电压Vout为高电平，则开关K1导通，开关K2关断，由此可以得到使能信号Ven的下降阈值电压为：

VIL＝Vth1+VDD-Vref1

在逻辑控制电路400中，选择Vref1>Vref2，则VIH>VIL，从而实现迟滞的功能。逻辑控制电路400包括带迟滞特征对输入的使能信号Ven进行缓冲，以消除输入噪声。

此外，在上述实施例中，晶体管MN1和晶体管MN2例如通过N型MOSFET实现。

综上所述，本发明实施例的逻辑控制电路包括连接于正电源电压和负电源电压之间的输入模块和比较器，输入模块用于根据接收到的使能信号产生一个小于使能信号的输入信号，比较器用于将输入信号与一小于正电源电压的参考信号进行比较，根据比较结果生成逻辑控制信号，因为在理想情况下比较器的输出电压翻转时，正相输入端的电位和反相输入端的电位相等，所以通过设置输入模块中晶体管的导通阈值电压大于电压源提供的预设电压，就可以使得使能信号的阈值电压大于正电源电压，使得逻辑控制电路可以适用于阈值电压大于正电源电压的使能信号，在接收阈值电压大于正电源电压的使能信号时，不再需要在逻辑控制电路前布置专门的电平转换电路，不仅提高了电路的适用性，而且有利于降低电路的成本。

进一步的，本实施例的逻辑控制电路的输入模块还包括级联的多级输入支路，通过设置多级输入支路中晶体管的导通阈值电压、晶体管的数量、以及电压源提供的预设电压的电压值，就可以使得逻辑控制电路可以接收具有任意数值的阈值电压的使能信号，电路适应性更高。

在上述的实施例中，描述了逻辑控制电路中的输入模块连接于正电源电压和低电位端之间的输入模块，比较器比较器用于将输入信号与小于正电源电压的参考信号进行比较，此时，低电位端连接至负电源电压或接地电压。在替代的实施例中，逻辑控制电路中的输入模块连接于接地电压和低电位端之间的输入模块，比较器比较器用于将输入信号与小于接地电压的参考信号进行比较，此时，低电位端连接至负电源电压。

应当说明，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (16)

1.一种逻辑控制电路，用于根据接收到的使能信号产生逻辑控制信号，其特征在于，包括：

连接于高电位端和低电位端之间的输入模块，所述输入模块用于接收所述使能信号，并根据所述使能信号产生小于所述使能信号的输入信号；

比较器，所述比较器的正相输入端用于接收所述输入信号，反相输入端用于接收一小于所述高电位端信号电平的第一参考信号，

其中，所述比较器用于将所述输入信号与所述第一参考信号进行比较，并根据比较结果生成所述逻辑控制信号。

2.根据权利要求1所述的逻辑控制电路，其特征在于，还包括一电压源，所述电压源的正极与所述高电位端相连接，所述电压源的负极与所述比较器的反相输入端相连接，以提供所述第一参考信号。

3.根据权利要求2所述的逻辑控制电路，其特征在于，所述输入模块包括依次串联连接于所述高电位端和所述低电位端之间的第一晶体管和第一电流源，

其中，所述第一晶体管的控制端用于接收所述使能信号，所述第一晶体管的第二端用于提供所述输入信号。

4.根据权利要求2所述的逻辑控制电路，其特征在于，所述输入模块包括级联的n级输入支路，其中，n为大于1的整数，

其中，所述n级输入支路中的第1级输入支路用于接收所述使能信号，所述n级输入支路中的第n级输入支路用于提供所述输入信号。

5.根据权利要求4所述的逻辑控制电路，其特征在于，所述n级输入支路都包括第二晶体管和第二电流源，

其中，第1级至第n-1级输入支路的所述第二晶体管的第一端和控制端彼此连接，所述第二晶体管的第二端与所述第二电流源的第一端连接，所述第二电流源与所述低电位端相连接，

第n级输入支路的所述第二晶体管和所述第二电流源依次串联连接于所述高电位端和低电位端之间，

其中，所述第1级输入支路的所述第二晶体管的控制端用于接收所述使能信号，第2级至第n级输入支路的所述第二晶体管的控制端分别连接至前一级输入支路的所述第二晶体管的第二端，所述第n级输入支路的所述第二晶体管的第二端用于输出所述输入信号。

6.根据权利要求3所述的逻辑控制电路，其特征在于，所述使能信号的第一阈值电压通过以下公式得到：

VIH＝Vth1+VDD-Vref

其中，VIH表示所述使能信号的第一阈值电压，Vth1表示所述第一晶体管的导通阈值电压，Vref表示所述电压源提供的预设电压，VDD-Vref表示所述第一参考信号的电压值，且所述第一晶体管的导通阈值电压大于所述预设电压。

7.根据权利要求5所述的逻辑控制电路，其特征在于，所述使能信号的第一阈值电压通过以下公式得到：

VIH＝n×Vth2+VDD-Vref

其中，VIH表示所述使能信号的第一阈值电压，Vth2表示所述第二晶体管的导通阈值电压，Vref表示所述电压源提供的预设电压，VDD-Vref表示所述第一参考信号的电压值，且n个第二晶体管的导通阈值电压和大于所述预设电压。

8.根据权利要求3所述的逻辑控制电路，其特征在于，还包括：第一开关和第二开关，

其中，所述比较器的反相输入端经由第一开关接收第一参考信号，以及经由第二开关接收第二参考信号，所述第一参考信号小于所述第二参考信号，并且二者均小于电源电压，所述比较器用于将所述输入信号与所述第一参考信号和所述第二参考信号之一进行比较，并根据比较结果生成所述逻辑控制信号。

9.根据权利要求8所述的逻辑控制电路，其特征在于，所述第一开关的控制信号为所述逻辑控制信号，所述第二开关的控制信号为所述逻辑控制信号的反相信号。

10.根据权利要求8所述的逻辑控制电路，其特征在于，还包括：第一电压源和第二电压源，

其中，所述第一电压源的正极与所述高电位端相连接，所述第一电压源的负极经由所述第一开关与所述比较器的反相输入端相连接，以提供所述第一参考信号,所述第二电压源的正极与所述高电位端相连接，所述第二电压源的负极经由所述第二开关与所述比较器的反相输入端相连接，以提供所述第二参考信号。

11.根据权利要求10所述的逻辑控制电路，其特征在于，当所述使能信号小于第二阈值电压时，所述使能信号的第一阈值电压通过以下公式得到：

VIH＝Vth1+VDD-Vref2

其中，VIH表示所述使能信号的第一阈值电压，Vth1表示所述第一晶体管的导通阈值电压，Vref2表示所述第二电压源提供的预设电压，VDD-Vref2表示所述第二参考信号的电压值，且所述第一晶体管的导通阈值电压大于所述预设电压。

12.根据权利要求10所述的逻辑控制电路，其特征在于，当所述使能信号大于第一阈值电压时，所述使能信号的第二阈值电压通过以下公式得到：

VIL＝Vth1+VDD-Vref1

其中，VIL表示所述使能信号的第二阈值电压，Vth1表示所述第一晶体管的导通阈值电压，Vref1表示所述第一电压源提供的预设电压，VDD-Vref1表示所述第一参考信号的电压值，且所述第一晶体管的导通阈值电压大于所述预设电压。

13.根据权利要求3所述的逻辑控制电路，其特征在于，所述第一晶体管为N型金属氧化物半导体场效应晶体管。

14.根据权利要求5所述的逻辑控制电路，其特征在于，所述第二晶体管为N型金属氧化物半导体场效应晶体管。

15.根据权利要求1所述的逻辑控制电路，其特征在于，所述高电位端连接至正电源电压，并且所述低电位端连接至负电源电压或接地电压。

16.根据权利要求1所述的逻辑控制电路，其特征在于，所述高电位端连接至接地电压，并且所述低电位端连接至负电源电压。

Images