[go: up one dir, main page]

CN102282661A - 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法 - Google Patents

半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法 Download PDF

Info

Publication number
CN102282661A
CN102282661A CN2010800045943A CN201080004594A CN102282661A CN 102282661 A CN102282661 A CN 102282661A CN 2010800045943 A CN2010800045943 A CN 2010800045943A CN 201080004594 A CN201080004594 A CN 201080004594A CN 102282661 A CN102282661 A CN 102282661A
Authority
CN
China
Prior art keywords
wiring
semiconductor chip
insulating substrate
stereo structure
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800045943A
Other languages
English (en)
Inventor
吉冈慎悟
藤原弘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of CN102282661A publication Critical patent/CN102282661A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/8293—Reshaping
    • H01L2224/82931—Reshaping by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/8293—Reshaping
    • H01L2224/82947—Reshaping by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1171—Magnetic recording head with defined laminate structural detail

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明是一种半导体芯片的安装方法，包括：在连接半导体芯片(2)表面的接合垫(2a)与形成在绝缘基材(1)的表面的电极垫(1a)的路径的表面形成树脂覆膜(3)的工序；沿着用于连接接合垫(2a)与电极垫(1a)的路径，通过激光加工而形成深度等于或大于树脂覆膜(3)的厚度的布线槽(4)的工序；使电镀催化剂(5)沉积于布线槽(4)的表面的工序；去除树脂覆膜(3)的工序；以及仅在残留电镀催化剂(5)的部位形成非电解镀膜(6)的工序。本发明又是一种立体结构物，其在表面设有布线，其特征在于：在立体结构物的表面，形成跨及立体结构物的彼此交叉的相邻面间而延伸的布线用凹槽，将布线用导体的至少一部分埋入所述布线用凹槽中。

Description

半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
技术领域
本发明涉及一种在绝缘基材表面安装半导体芯片的方法、通过该方法获得的半导体装置、将配置在绝缘基材表面的多个半导体芯片予以连接的方法、表面设有布线的半导体装置等立体结构物、以及该立体结构物的制法。
背景技术
一直以来，在绝缘基材上安装有半导体芯片的半导体装置被广为知晓。作为在绝缘基材上搭载半导体芯片，并将该半导体芯片与形成在绝缘基材表面的电极垫电连接的方法，广泛使用的是借助引线接合的方法。
借助引线接合的接线方法如图6所示，是利用由金或铜等形成的直径数10μm左右的引线13来将形成在半导体芯片22上表面的接合垫22a与绝缘基材11侧的电极垫11a彼此连接的方法。更具体而言，所述接线方法是这样的方法：利用超声波并用热压接方式将穿过形成在可移动的毛细管的中心的贯穿孔并从毛细管之顶端突出的引线连接至一个垫之后，一边从贯穿孔抽出引线一边使毛细管移动到另一个垫，向该另一个垫按压引线以及毛细管并通过超声波并用热压接方式将引线连接至垫，同时切断引线。
根据引线接合的方法，如图6所示，利用直径数10μm左右的引线13来将形成在半导体芯片22表面的接合垫22a与绝缘基材11表面的电极垫11a彼此接线。根据此种方法，存在如下所述的问题。
通常，在半导体装置的制造工序中，在引线接合工序之后，通过树脂密封材料来密封半导体芯片的表面而实现封装，以保护半导体芯片。在此种密封工序中所用的密封材料中，通常添加有大量的无机填充材料，以赋予充分的绝缘性，或者提高尺寸稳定性。并且，大量含有此种无机填充材料的密封材料的流动性极差。因此，如果要在将搭载有半导体芯片的基材内插到模具内之后，使密封材料完全填充到模具内，则必须在非常高的压力下成型。此种情况下存在如下问题：用于接合的引线会承受较大的外力，引线会切断或损伤，由此损害半导体装置的可靠性。为了解决此类问题，也曾采用了加大引线直径的对策。但是，广泛用于引线的是价格昂贵的金。因此，加大引线直径会导致成本上升。除此以外，在引线接合的方法中，考虑到引线的摇摆(スイ一プ)量而无法缩窄引线的间隔，因此也存在布线密度低的问题。
作为取代引线接合的方法，例如已知的是下述非专利文献1公开的方法。具体说明其概略。(1)首先，利用硅氧化膜来包覆固定在可挠性基板上的半导体芯片。然后，在硅氧化膜表面形成用于平坦化的有机膜。接下来，使用金属掩模，去除半导体芯片表面的接合垫的表面以及可挠性基板上形成的电极垫的表面上的硅氧化膜以及有机膜。(2)然后，仅去除其他部分的有机膜。(3)接下来，使电镀种子附着于整个表面，然后以覆盖电镀种子的方式形成电镀用抗蚀剂。然后，在电镀用抗蚀剂表面进一步形成硅氧化膜。继而，在硅氧化膜表面再形成用于平坦化的有机膜。(4)然后，使用金属掩模，以沿着连接接合垫与电极垫的、要形成布线的部分的路径的方式，去除硅氧化膜以及有机膜。(5)继而，将硅氧化膜作为掩模，去除未形成硅氧化膜的部分的电镀用抗蚀剂，从而使电镀种子露出。(6)最后，实施电镀处理，从而仅在上述工序中残留电镀种子的部分形成电镀层，以形成布线。
现有技术文献
非专利文献1：第19届微电机/MEMS展的同时召开安排“FINE MEMS计划中间成果发表会(2008年7月31日于东京国际展览馆(Tokyo Big Sight))”的“MEMS-半导体横向布线技术(东北大学大学院工学研究科小柳光正氏演讲)”的参考配发物
发明内容
发明要解决的问题
本发明想要解决以往为了将配置在绝缘基材表面的半导体芯片连接于形成在绝缘基材表面的电极垫而使用的引线接合中的所述问题，其目的在于，利用容易的工序形成能够抑制借助树脂密封材料进行的密封时的引线的切断或损伤的产生的布线。
而且，本发明的又一目的在于，在表面设有布线的立体结构物中，提高布线相对于该立体结构物的粘合强度，从而减少布线的脱落、偏离、断裂等问题。
解决问题的手段
本发明是一种半导体芯片的安装方法，用于将配置在绝缘基材表面的半导体芯片的表面上所设的接合垫电连接至与形成在所述绝缘基材表面的所述接合垫对应的电极垫，其特征在于，包括：覆膜形成工序，在连接所述接合垫与所述电极垫的路径的表面形成树脂覆膜；布线槽形成工序，沿着用于连接所述接合垫与所述电极垫的路径，通过激光加工而形成深度等于或大于所述树脂覆膜的厚度的布线槽；催化剂沉积工序，使电镀催化剂或其前体沉积在所述布线槽的表面；覆膜去除工序，使所述树脂覆膜溶解或膨润于指定液体以将其去除；以及电镀处理工序，在去除所述树脂覆膜之后，仅在残留所述电镀催化剂或由所述电镀催化剂前体形成的电镀催化剂的部位形成非电解镀膜。
本发明又是一种立体结构物，其在表面设有布线，其特征在于：在立体结构物的表面，形成跨及立体结构物的彼此交叉的相邻面间或者在平面或曲面上延伸的布线用凹槽，将布线用导体的至少一部分埋入所述布线用凹槽中。
本发明的目的、方案、特征以及优点，通过以下的详细说明与附图将更为明确。
附图说明
图1(A)～图1(C)是用于说明本发明的第一实施方式所涉及的半导体芯片的安装方法的前半工序的说明图。
图2(A)～图2(C)是用于说明本发明的第一实施方式所涉及的半导体芯片的安装方法的后半工序的说明图。
图3是使用本发明的第一实施方式所涉及的半导体芯片的安装方法所获得的半导体装置的示意说明图。
图4(A)～图4(C)是用于说明本发明的第二实施方式所涉及的半导体芯片的连接方法的前半工序的说明图。
图5(A)～图5(C)是用于说明本发明的第二实施方式所涉及的半导体芯片的连接方法的后半工序的说明图。
图6是示意性地表示通过引线接合的方法而接线的以往的半导体装置的安装结构的示意图。
图7是表示利用非专利文献1所公开的方法而获得的立体布线在基材表面上的状态的说明图。
图8(A)～图8(E)是形成深度等于树脂覆膜的厚度的布线槽时的、与图1(B)～图1(C)或者图4(B)～图4(C)以及图2(A)～图2(C)或者图5(A)～图5(C)对应的工序图。
图9(A)～图9(E)是形成深度大于树脂覆膜的厚度的布线槽时的、与图1(B)～图1(C)或者图4(B)～图4(C)以及图2(A)～图2(C)或者图5(A)～图5(C)对应的工序图。
图10(a)～图10(c)是表示图9(E)中所得的布线的变形例的说明图。
图11(A)～图11(C)是表示使用CMP处理的布线形成方法的工序图。
图12是表示本发明的第三实施方式所涉及的在表面设有布线的立体结构物的主要部分的放大立体图。
图13是表示所述立体结构物中的垫部的结构的具体一例的放大剖视图。
图14(a)是表示所述立体结构物中的垫部结构的不理想例的放大剖视图，图14(b)是表示理想例的放大剖视图。
图15是表示本发明的第四实施方式所涉及的在表面设有布线的立体结构物的主要部分的放大立体图。
图16是表示本发明的第五实施方式所涉及的在表面设有布线的立体结构物(安装在绝缘基材上的半导体芯片被绝缘性树脂包覆的半导体装置)的剖视图。
图17(A)～图17(C)是用于说明所述第五实施方式所涉及的立体结构物的制法的前半工序的剖视图。
图18(A)～图18(C)是用于说明所述第五实施方式所涉及的立体结构物的制法的后半工序的剖视图。
图19(a)～图19(c)是表示本发明的第六实施方式所涉及的在表面设有布线的立体结构物(安装在绝缘基材上的半导体芯片被绝缘性树脂包覆的半导体装置)的彼此不同的例子的剖视图。
图20是表示作为本发明的第七实施方式所涉及的在表面设有布线的立体结构物(安装在绝缘基材上的半导体芯片被绝缘性树脂包覆的半导体装置)的具体1例的存储卡的剖视图。
图21是表示作为本发明的第八实施方式所涉及的在表面设有布线的立体结构物(被动元件被绝缘性树脂包覆的电子器件)的具体1例的磁头的剖视图。
具体实施方式
根据本发明人等的研究，根据非专利文献1公开的方法，不使用引线接合，而形成连接基板表面的电极垫与芯片表面的接合垫的布线。但是，此种方法需要复杂的多个工序，因为被认为不适合于量产化。本发明是基于此种研究的结果而完成。以下，对用于实施本发明的形态进行详细说明。
(第一实施方式)
参照附图，对本发明所涉及的半导体芯片的安装方法的理想实施方式进行说明。
图1以及图2是用于说明本实施方式的半导体芯片的安装方法的各工序的示意图。另外，图1以及图2中，1为绝缘基材，1a为电极垫，2为半导体芯片，2a为接合垫，3为树脂覆膜，4为布线槽，5为电镀催化剂，6为非电解镀膜，7为布线。
在本实施方式的制造方法中，如图1(A)所示，首先准备在指定的芯片搭载区域配置有半导体芯片2的绝缘基材1。
另外，半导体芯片2通过粘合剂等而固接于绝缘基材1表面的指定的芯片搭载区域，粘合面以不残留间隙的方式而由树脂所填埋。另外，由后文可明确的是，为了避免在半导体芯片2的硅晶片(尤其是其切割的侧面)上直接形成由非电解镀膜6构成的布线7，例如更理想的是，利用树脂等绝缘性有机材料或以二氧化硅(SiO2)等为首的陶瓷等绝缘性无机材料等，至少预先包覆形成所述布线7的半导体芯片2的部分。
作为半导体芯片，并无特别限定，可使用IC(Integrated Circuit，集成电路)、LSI(Large Scale Integration，大规模集成电路)、VLSI(Very Large Scale Integration，超大规模集成电路)、LED芯片等发光半导体芯片等。
并且，如图1(B)所示，在半导体芯片2以及绝缘基材1的表面形成树脂覆膜3(覆膜形成工序)。
作为绝缘基材1，并无特别限定，可使用一直以来用于半导体芯片的安装的各种有机基材或无机基材。作为有机基材的具体例，可列举由环氧树脂、丙烯树脂、聚碳酸酯树脂、聚酰亚胺树脂、聚苯硫醚树脂等构成的基材。作为基材形态，并无特别限定，可为片材、薄膜、预浸料坯、三维形状的成型体等。绝缘基材1的厚度无特别限定。在片材、薄膜、或者预浸料坯的情况下，例如较为理想的是10～200μm，更理想的是20～100μm左右。
树脂覆膜3的形成方法并无特别限定，只要是至少在绝缘基材1的表面以及半导体芯片2的表面，在连接各电极垫1a、1a与各接合垫2a、2a的路径的表面形成树脂覆膜3的方法即可。具体而言，例如可列举通过以下的方法等而形成的方法，即：如图1(B)所示，在绝缘基材1的配置半导体芯片2的面的整个面上，涂敷可形成树脂覆膜3的液状材料之后使其干燥。另外，作为其他方法，还可列举将预先形成在支撑基材上的树脂覆膜3转印到绝缘基材1表面的方法。涂敷树脂液时的方法并无特别限定。具体而言，可使用浸涂法或喷涂法等。
作为树脂覆膜3的厚度，较为理想的是10μm以下，更理想的是5μm以下且0.1μm以上，进而理想的是1μm以上。如果厚度过厚，则存在通过激光加工局部去除树脂覆膜3时尺寸精度会下降的倾向。而且，如果厚度过薄，则存在难以形成均匀膜厚的覆膜的倾向。
作为用于形成树脂覆膜3的材料，只要是在后述的去除工序中可溶解去除或膨润去除的树脂材料即可，可无特别限定地使用。具体而言，例如，可使用在光致抗蚀剂的领域中使用的抗蚀剂树脂、或对指定液体的膨润度高而可通过膨润而剥离的树脂。
作为抗蚀剂树脂的具体例，例如可列举光固化性环氧树脂、蚀刻抗蚀剂、聚酯类树脂、松香类树脂。
而且，作为膨润性树脂，较为理想的是对指定液体的膨润度为50％以上，更理想的是100％以上，进而理想的是500％以上的膨润性树脂。作为此种树脂的具体例，例如可列举通过调整交联度或凝胶化度等而调整成所需膨润度的苯乙烯-丁二烯类共聚物等二烯类弹性体、丙烯酸酯类共聚物等丙烯类弹性体、以及聚酯类弹性体等。
对于树脂覆膜3，再次详细追加说明。
作为树脂覆膜(抗蚀剂)3，并无特别限定，只要可在后述的去除工序中去除即可。树脂覆膜3较为理想的是可通过在指定液体中溶解或者膨润而从绝缘基材1的表面容易地溶解去除或者剥离去除的树脂覆膜。具体而言，例如可列举由可由有机溶剂或碱溶液容易地溶解的可溶型树脂构成的覆膜、或者由可在指定液体(膨润液)中膨润的膨润性树脂构成的覆膜等。另外，对于膨润性树脂覆膜，不仅包含并不实质溶解于指定液体，但可通过膨润而从绝缘基材1的表面容易地剥离的树脂覆膜，而且还包含可在指定液体中膨润，且至少一部分溶解，且通过该膨润或溶解可从绝缘基材1的表面容易地剥离的树脂覆膜，或可溶解于指定液体，且通过该溶解可从绝缘基材1的表面容易地剥离的树脂覆膜。通过使用此种树脂覆膜，能够从绝缘基材1的表面容易且良好地去除树脂覆膜3。如果在去除树脂覆膜3时破坏了树脂覆膜，则存在以下问题，即沉积在该树脂覆膜3上的电镀催化剂5会飞散，飞散的电镀催化剂会再沉积于绝缘基材1而在该部分形成多余的电镀层。本实施方式中，由于能够从绝缘基材1的表面容易且良好地去除树脂覆膜3，因此能够防患此类问题于未然。
树脂覆膜3的形成方法并无特别限定。具体而言，例如可列举在绝缘基材1的表面涂敷可形成树脂覆膜3的液状材料之后使其干燥的方法，或者将通过在支撑基材上涂敷所述液状材料之后进行干燥而形成的树脂覆膜转印到绝缘基材1的表面的方法等。而且，作为其他方法，也可列举在绝缘基材1的表面贴合由预先形成的树脂覆膜3构成的树脂薄膜的方法等。另外，作为涂敷液状材料的方法，并无特别限定。具体而言，例如可列举一直以来为人所知的旋涂法或棒涂法等。
作为用于形成树脂覆膜3的材料，可无特别限定地使用，只要是可通过在指定液体中溶解或者膨润而从绝缘基材1的表面容易地溶解去除或者剥离去除的树脂即可。较为理想的是，使用对指定液体的膨润度达到50％以上，更理想的是达到100％以上，进而理想的是达到500％以上的膨润度的树脂。另外，如果膨润度过低，则存在难以剥离树脂覆膜的倾向。
另外，树脂覆膜的膨润度(SW)是根据膨润前重量m(b)以及膨润后重量m(a)，通过“膨润度SW＝{(m(a)-m(b))/m(b)}×100(％)”的数式而求出。
此种树脂覆膜3可通过在绝缘基材1的表面涂敷弹性体的悬浮液或者乳状液之后进行干燥的方法，或者将通过在支撑基材上涂敷弹性体的悬浮液或者乳状液之后进行干燥而形成的覆膜转印到绝缘基材1的表面的方法等而容易地形成。
作为弹性体的具体例，可列举苯乙烯-丁二烯类共聚物等二烯类弹性体、丙烯酸酯类共聚物等丙烯类弹性体以及聚酯类弹性体等。根据此种弹性体，可通过调整分散为悬浮液或者乳状液的弹性体树脂粒子的交联度或凝胶化度等而容易地形成所需膨润度的树脂覆膜。
另外，作为此种树脂覆膜3，尤其理想的是膨润度依存于膨润液的pH值而变化的覆膜。当使用此种覆膜时，通过使后述的催化剂沉积工序中的液性条件与后述的覆膜去除工序中的液性条件各异，从而既能在催化剂沉积工序中的pH值下维持树脂覆膜3对绝缘基材1的高密接力，又能在覆膜去除工序中的pH值下容易地从绝缘基材1剥离去除树脂覆膜3。
更具体而言，例如，当后述的催化剂沉积工序例如具备在pH值为1～3的范围的酸性催化剂金属胶体溶液中进行处理的工序，后述的覆膜去除工序例如具备在pH值为12～14的范围的碱性溶液中使树脂覆膜膨润的工序时，所述树脂覆膜3较为理想的是对所述酸性催化剂金属胶体溶液的膨润度为60％以下，更理想的是40％以下，对所述碱性溶液的膨润度为50％以上，更理想的是100％以上，进而理想的是500％以上的树脂覆膜。
作为此种树脂覆膜3的例子，可列举由具有指定量的羧基的弹性体形成的片材、对印刷电路板的图案化用的干膜抗蚀剂(以下有时称作“DFR”)等中所用的光固化性的碱性显影型的抗蚀剂进行全面固化所得的片材、及热固性或碱显影型的片材等。
作为具有羧基的弹性体的具体例，可列举通过包含具有羧基的单体单位来作为共聚成分而在分子中具有羧基的苯乙烯-丁二烯类共聚物等二烯类弹性体、丙烯酸酯类共聚物等丙烯类弹性体、或者聚酯类弹性体等。根据此类弹性体，通过调整分散为悬浮液或者乳状液的弹性体的酸当量、交联度或者凝胶化度等，能够形成具有所需碱膨润度的树脂覆膜。而且，能够进一步增大对在覆膜去除工序中使用的指定液体的膨润度，也能够容易地形成相对于所述液体而溶解的树脂覆膜。弹性体中的羧基发挥使树脂覆膜相对于碱性水溶液而膨润，以从绝缘基材1的表面剥离树脂覆膜3的作用。而且，酸当量是指每1个羧基的聚合物分子量。
作为具有羧基的单体单位的具体例，可列举(甲基)丙烯酸、反丁烯二酸、肉桂酸、丁烯酸、衣康酸以及马来酸酐等。
作为此类具有羧基的弹性体中的羧基的含有比例，较为理想的是以酸当量计为100～2000，更为理想的是100～800。如果酸当量过小(羧基的数量相对过多)，则与溶剂或其他组成物的相溶性会下降，从而存在对非电解电镀的前处理液的耐受性下降的倾向。而且，如果酸当量过大(羧基的数量相对过少)，则存在相对于碱性水溶液的剥离性下降的倾向。
而且，作为弹性体的分子量，较为理想的是1万～100万，更为理想的是2万～50万，进而理想的是2万～6万。如果弹性体的分子量过大，则存在剥离性下降的倾向，如果过小，则粘度会下降，因此难以均匀地维持树脂覆膜的厚度，并且存在对非电解电镀的前处理液的耐受性也会下降的倾向。
而且，作为DFR，例如可使用将含有指定量的羧基的丙烯类树脂、环氧类树脂、苯乙烯类树脂、酚类树脂、氨基甲酸酯类树脂等作为树脂成分，并含有光聚合引发剂的光固化性树脂组成物的片材。作为此类DFR的具体例，如果要举例，例如可列举使日本专利公开公报特开2000-231190号、日本专利公开公报特开2001-201851号、日本专利公开公报特开平11-212262号中公开的光聚合性树脂组成物的干膜全面固化所得的片材、或作为碱性显影型的DFR而市售的例如旭化成工业公司制的UFG系列等。
进而，作为其他树脂覆膜3的例子，可列举含有羧基的以松香为主成分的树脂(例如，吉川化工公司制的“NAZDAR229”)或以苯酚为主成分的树脂(例如，LEKTRACHEM公司制的“104F”)等。
树脂覆膜3可通过利用以往已知的旋涂法或棒涂法等涂敷方式在绝缘基材1的表面涂敷树脂的悬浮液或者乳状液之后进行干燥的方法、或者通过使用真空层压机等将形成在支撑基材上的DFR贴合到绝缘基材1表面之后进行全面固化而容易地形成。
而且，作为所述树脂覆膜3，例如较为理想的是还可使用以由具有酸等量(应为当量)为100～800左右的羧基的丙烯类树脂构成的树脂(含羧基丙烯类树脂)为主成分的树脂覆膜。
此外，除了上述材料以外，作为所述树脂覆膜3，以下的材料也适合。即，作为构成所述树脂覆膜3的抗蚀剂材料所需的特性，例如可列举(1)在后述的催化剂沉积工序中，对使形成有树脂覆膜3的绝缘基材1浸渍的液体(带电镀核的药液)的耐受性高；(2)能够通过后述的覆膜去除工序，例如使形成有树脂覆膜3的绝缘基材1浸渍在碱中的工序而容易地去除树脂覆膜(抗蚀剂)3；(3)成膜性高；(4)容易实现干膜(DFR)化；以及(5)保存性高等。作为带电镀核的药液，将在后文进行叙述，例如在酸性Pd-Sn胶体催化剂系统的情况下，全部为酸性(例如pH值为1～3)水溶液。而且，在碱性Pd离子催化剂系统的情况下，催化剂赋予活化剂为弱碱性(pH值为8～12)，除此以外为酸性。根据以上所述，作为对带电镀核的药液的耐受性，必须能够耐受pH值1～11、理想的是pH值1～12。另外，所谓能够耐受，是指将使抗蚀剂成膜所得到的样品浸渍到药液中时，抗蚀剂的膨润或溶解得到充分抑制，能够发挥作为抗蚀剂的作用。而且，浸渍温度一般为室温～60℃，浸渍时间为1～10分钟，抗蚀剂膜厚为1～10μm左右，但并不限定于此。作为覆膜去除工序中所用的碱剥离的药液，将在后文进行叙述，例如一般是NaOH水溶液或碳酸钠水溶液。其pH值为11～14，较为理想的是pH值为12至14，能够简单地去除抗蚀剂膜。一般而言，在NaOH水溶液浓度为1～10％左右，处理温度为室温～50℃，处理时间为1～10分钟的条件下进行浸渍或喷涂处理，但并不限定于此。由于要在绝缘材料上形成抗蚀剂，因此成膜性也是关键。必须形成无凹陷等的具有均匀性的膜。而且，为了简化制造工序和降低材料损耗等而进行干膜化，但为了确保操作性，薄膜必须具有弯曲性。而且，利用层压机(辊、真空)将干膜化了的抗蚀剂贴附到绝缘材料上。贴附的温度为室温～160℃，压力和时间为任意。这样，在贴附时要求粘接性。因此，干膜化了的抗蚀剂一般采用由载体薄膜、护罩薄膜包夹的三层结构，从而也兼具防止灰尘附着的功能，但并不限定于此。保存性较为理想的是能够在室温下保存，但也需要能够进行冷藏、冷冻下的保存。这样，需要避免在低温时干式薄膜的组成发生分离，或者弯曲性下降而发生破裂。
基于以上所述的观点，作为所述树脂覆膜3，也可以是通过使(a)在分子中至少具有1个聚合性不饱和基的羧酸或者酸酐的至少1种以上的单体和(b)可与(a)单体聚合的至少1种以上的单体聚合而获得的聚合物树脂、或者包含该聚合物树脂的树脂组成物。作为其公知技术，如果要举例，例如可列举日本专利公开公报特开平7-281437号、日本专利公开公报特开2000-231190号、日本专利公开公报特开2001-201851号等。作为(a)单体的一例，可列举(甲基)丙烯酸、反丁烯二酸、肉桂酸、丁烯酸、衣康酸、马来酸酐、马来酸半酯、丙烯酸丁酯等，也可单独使用或将两种以上组合使用。作为(b)单体的例子，一般为非酸性且在分子中具有(1个)聚合性不饱和基的单体，但并不受此限定。以保持后述的催化剂沉积工序中的耐受性、固化膜的可挠性等各种特性的方式来选择。具体而言，有(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸正丁酯、(甲基)丙烯酸仲丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯类。而且，有乙酸乙烯酯等乙烯醇的酯类或(甲基)丙烯腈、苯乙烯或可聚合的苯乙烯衍生物等。而且，也可以通过仅分子中具有1个上述聚合性不饱和基的羧酸或酸酐的聚合而获得。此外，用于聚合物的单体能够选定具备多个不饱和基的单体，以能够实现三维交联。而且，可向分子骨架中导入环氧基、羟基、胺基、酰胺基、乙烯基等反应性官能基。
当树脂中含有羧基时，树脂中所含的羧基的量以酸当量计为100～2000即可，较为理想的是100～800。如果酸当量过低，则与溶剂或其他组成物的相溶性将下降，且对电镀前处理液的耐受性下降。如果酸当量过高，则剥离性会下降。而且，(a)单体的组成比率较为理想的是5～70质量％。
树脂组成物也可将所述聚合物树脂作为主树脂(黏合剂树脂)而设为必要成分，并添加寡聚物、单体、填充剂或其他添加剂的至少1种。主树脂可为具备热塑性的线型的聚合物。为了控制流动性、结晶性等，有时也会接枝以进行分支。作为分子量，以重量平均分子量计为1,000～500,000左右，较为理想的是5,000～50,000。如果重量平均分子量小，则膜的弯曲性或带电镀核的药液耐受性(耐酸性)将下降。而且，如果分子量大，则碱剥离性或设为干膜时的贴附性将变差。此外，为了提高带电镀核的药液耐受性或抑制激光加工时的热变形、控制流动，也可导入交联点。
作为单体或寡聚物，只要具有对带电镀核的药液的耐受性和能够利用碱来容易地去除，则可为任何单体或寡聚物。而且，为了提高干膜(DFR)的贴附性，作为粘接性赋予材料，可考虑使用可塑剂。此外，为了提高各种耐受性，可考虑添加交联剂。具体而言，有(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸正丁酯、(甲基)丙烯酸仲丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯类。而且，有乙酸乙烯酯等乙烯醇的酯类或(甲基)丙烯腈、苯乙烯或可聚合的苯乙烯衍生物等。而且，也可以通过仅分子中具有1个上述聚合性不饱和基的羧酸或酸酐的聚合而获得。此外，也可包含多官能性不饱和化合物。也可以是上述单体或使单体反应获得的寡聚物中的任一种。除了上述单体以外，也可包含两种以上的其他光聚合性单体。作为单体的例子，有1，6-己二醇二(甲基)丙烯酸酯、1，4-环己二醇二(甲基)丙烯酸酯，而且有聚丙二醇二(甲基)丙烯酸酯、聚乙二醇二(甲基)丙烯酸酯、聚乙二醇聚丙二醇二(甲基)丙烯酸酯等聚亚氧烷基乙二醇二(甲基)丙烯酸酯、2-二(p-对羟基苯基)丙烷二(甲基)丙烯酸酯、甘油三(甲基)丙烯酸酯、二季戊四醇五(甲基)丙烯酸酯、三羟甲基丙烷三缩水甘油醚三(甲基)丙烯酸酯、双酚A二缩水甘油醚三(甲基)丙烯酸酯、2，2-双(4-甲基丙烯酰氧基五乙氧基苯基)丙烷、含有氨基甲酸酯基的多官能(甲基)丙烯酸酯等。也可以是上述单体或使单体反应获得的寡聚物中的任一种。
填充剂并无特别限定，可列举二氧化硅、氢氧化铝、氢氧化镁、碳酸钙、粘土、高岭土、氧化钛、硫酸钡、氧化铝、氧化锌、滑石、云母、玻璃、钛酸钾、钙硅石、硫酸镁、硼酸铝、有机填充剂等。而且，抗蚀剂的理想厚度可薄至0.1～10μm，因此较为理想的是填充剂大小也较小。可使用平均粒径较小且对粗粒进行切割所得的填充剂，但也可以在分散时进行粉碎，或通过过滤去除粗粒。
作为其他添加剂，可列举光聚合性树脂(光聚合引发剂)、聚合抑制剂、着色剂(染料、颜料、发色系颜料)、热聚合引发剂、环氧或氨基甲酸酯等交联剂等。
在接下来要说明的布线槽形成工序中，树脂覆膜3会受到激光加工等，因此必须对抗蚀剂材料赋予能利用激光来消融的消融性。激光加工机例如可选用二氧化碳激光器或准分子激光器、UV-YAG激光器等。这些激光加工机具备各种固有的波长，通过选用相对于该波长UV吸收率高的材料，能够提高生产率。其中，UV-YAG激光器适合于微细加工，激光波长为三次谐波355nm、四次谐波266nm，因此作为抗蚀剂材料(树脂覆膜3的材料)，较为理想的是相对于这些波长UV吸收率相对较高。UV吸收率越高，越能干净利落地完成抗蚀剂(树脂覆膜3)的加工，从而实现生产率的提高。而且，并不限于此，也可能有时选用UV吸收率相对较低的抗蚀剂材料较好。UV吸收率越低，UV光越能透过抗蚀剂(树脂覆膜3)，因此能够使UV能量集中于其下的绝缘基材1的加工，例如在绝缘基材1为难以加工的材料时能够获得尤其理想的结果。这样，较为理想的是，根据抗蚀剂(树脂覆膜3)的激光加工的容易度、绝缘基材1的激光加工的容易度以及它们的关系等来设计抗蚀剂材料。
接下来，如图1(C)所示，形成深度等于或大于所形成的树脂覆膜3的厚度的布线槽4(布线槽形成工序)。布线槽4是沿着用于连接半导体芯片2的表面的各接合垫2a、2a和与各接合垫2a、2a连接的形成在绝缘基材1表面的各电极垫1a、1a的路径，通过激光加工而形成。
这样，沿着用于连接各接合垫2a、2a和各电极垫1a、1a的路径形成布线槽4。通过以此方式形成布线槽4，在随后的工序中，仅对形成有布线槽4的部分的表面赋予非电解镀膜6而形成布线。
接下来，如图2(A)所示，使电镀催化剂5沉积在形成有布线槽4的表面(催化剂沉积工序)。
电镀催化剂5是为了在后述的电镀处理工序中仅在要形成非电解镀膜6的部分形成电镀膜而赋予的催化剂。作为电镀催化剂，并无特别限定，只要使用作为非电解电镀用的催化剂而已知的催化剂即可。而且，也可预先沉积电镀催化剂的前体，在去除树脂覆膜3后生成电镀催化剂。作为电镀催化剂的具体例，例如可列举金属钯(Pd)、铂(Pt)、银(Ag)等或生成这些金属的前体等。
作为使电镀催化剂5沉积的方法，例如可列举利用在pH值为1～3的酸性条件下经过处理的酸性Pd-Sn胶体溶液进行处理之后，利用酸溶液来进行处理的方法。更具体而言，可列举如下方法。首先，浸渍到界面活性剂的溶液(清洁剂·调节剂)中，对附着在形成有布线槽4的部分的表面上的油分等进行热清洗。接下来，根据需要，利用过硫酸钠-硫酸类的软性蚀刻剂来进行软性蚀刻处理。然后，在pH值为1～2的硫酸水溶液或盐酸水溶液等酸性溶液中进一步进行酸洗。接下来，浸渍到以浓度为0.1％左右的氯化亚锡水溶液等为主成分的预浸液中吸附氯化亚锡之后，进一步浸渍到含有氯化亚锡和氯化钯的pH值为1～3的酸性Pd-Sn胶体等酸性催化剂金属胶体溶液中，从而使Pd以及Sn凝聚并吸附。继而，使吸附的氯化亚锡与氯化钯之间引起氧化还原反应(SnCl2+PdCl2→SnCl4+Pd↓)。从而使作为电镀催化剂的金属钯析出。
另外，作为酸性催化剂金属胶体溶液，可使用公知的酸性Pd-Sn胶体催化剂溶液等，也可使用利用了酸性催化剂金属胶体溶液的市售的电镀工艺。此种工艺例如由Rohm andHaas电子材料公司系统化并销售。
通过此种催化剂沉积处理，如图2(A)所示，使电镀催化剂5沉积在布线槽4的表面以及树脂覆膜3的表面。
接下来，如图2(B)所示，使树脂覆膜3在指定液体中溶解或膨润，从而从绝缘基材1以及半导体芯片2的表面去除所述树脂覆膜3(覆膜去除工序)。根据该工序，能够使电镀催化剂5仅残留在绝缘基材1以及半导体芯片2的表面的形成有布线槽4的部分的表面。另一方面，沉积在形成有布线槽4的部分以外的树脂覆膜3的表面上的电镀催化剂5在去除树脂覆膜3时被去除。
作为使树脂覆膜3膨润去除或溶解去除的方法，可列举将树脂覆膜3在指定的膨润液或溶解液中浸渍指定时间的方法。而且，为了提高剥离性或溶解性，尤其理想的是在浸渍过程中照射超声波。另外，在膨润剥离的情况下，也可视需要以轻微的力来进行抽剥。
作为使树脂覆膜3溶解或者膨润的液体，并无特别限定，只要使用不会使绝缘基材1以及电镀催化剂5实质上分解或溶解，而使树脂覆膜3容易地溶解或者膨润剥离的液体即可。具体而言，当使用光固化性环氧树脂来作为抗蚀剂树脂时，使用有机溶剂或者碱性水溶液的抗蚀剂去除剂等。而且，作为膨润性树脂，当使用例如二烯类弹性体、丙烯类弹性体以及聚酯类弹性体之类的弹性体时，例如较为理想的是使用1～10％左右的浓度的氢氧化钠水溶液等碱性水溶液。
而且，作为树脂皮膜(应为覆膜)3，当为通过使(a)在分子中至少具有1个聚合性不饱和基的羧酸或者酸酐的至少1种以上的单体和(b)可与(a)单体聚合的至少1种以上的单体聚合而获得的聚合物树脂、或者包含该聚合物树脂的树脂组成物时，或者在由前述的含羧基丙烯类树脂所形成时，例如较为理想的是可使用1～10％左右的浓度的氢氧化钠水溶液等碱性水溶液。
另外，当在催化剂沉积工序中使用在如上所述的酸性条件下进行处理的电镀工艺时，较为理想的是，树脂皮膜(应为覆膜)3由在酸性条件下膨润度为60％以下，较为理想的是40％以下，在碱性条件下膨润度为50％以上的例如二烯类弹性体、丙烯类弹性体以及聚酯类弹性体之类的弹性体所形成；或者由通过使(a)在分子中具有至少1个聚合性不饱和基的羧酸或者酸酐的至少1种以上的单体和(b)可与(a)单体聚合的至少1种以上的单体聚合而获得的聚合物树脂或者包含该聚合物树脂的树脂组成物所形成；或者由前述的含羧基丙烯类树脂所形成。此类树脂皮膜(应为覆膜)通过浸渍在pH值为11～14，较为理想的是pH值为12～14的碱性水溶液，例如1～10％左右的浓度的氢氧化钠水溶液等中，而容易地溶解或者膨润，并溶解去除或者剥离去除。另外，为了提高溶解性或者剥离性，也可在浸渍过程中照射超声波。而且，也可视需要通过以轻微的力来抽剥而去除。
另外，通过使树脂覆膜预先含有荧光性物质，可在上述覆膜去除工序之后，使用通过对检查对象面照射紫外光或近紫外光而引起的来自荧光性物质的发光来检查覆膜去除不良(检查工序)。在本实施方式中，可形成布线宽度极窄的金属布线。在此种情况下，有相邻的金属布线间的树脂覆膜未被完全去除而残留的危险。如果在金属布线间残留有树脂覆膜，则会在该部分形成电镀膜，从而可能成为短路的原因。此种情况下，使树脂覆膜3预先含有荧光性物质，在覆膜去除工序之后，对覆膜去除面照射指定的发光源，通过荧光性物质来使仅残留有覆膜的部分发光，从而能够检查有无覆膜去除不良或覆膜去除不良的部位。
可含在树脂覆膜3中的荧光性物质并不特别限定，只要是利用指定光源来照射光而展现出发光特性的物质即可。作为其具体例，例如可列举Fluoresceine、Eosine、PyronineG等。
通过本检查工序检测到来自荧光性物质的发光的部分是残留树脂覆膜3的部分。因而，通过去除检测到发光的部分，能够抑制在该部分形成电镀膜。由此，能够抑制短路的发生于未然。
接下来，如图2(C)所示，仅在残留电镀催化剂5的部位形成非电解镀膜6(电镀处理工序)。通过此种工序，能够使非电解镀膜6仅在形成有布线槽4的部分析出。通过此种非电解镀膜6，形成用于电连接各电极垫1a、1a和半导体芯片2表面的多个各接合垫2a、2a的布线7。
作为非电解电镀处理的方法，可使用如下方法，将沉积有电镀催化剂5且配置有半导体芯片2的绝缘基材1浸渍到非电解电镀液的槽中，使非电解镀膜6仅在沉积有电镀催化剂5的部分析出。
作为用于非电解电镀的金属，可列举铜(Cu)、镍(Ni)、钴(Co)、铝(Al)等。这些金属中，以Cu为主成分的电镀的导电性优异，因而较为理想。而且，如果含有Ni，则耐蚀性或与焊锡的密接性优异，因而较为理想。
通过此种电镀处理，非电解镀膜6仅在连接各接合垫2a、2a和各电极垫1a、1a的路径表面的残留电镀催化剂5的部分析出。由此，形成连接各接合垫2a、2a和各电极垫1a、1a的布线7。另外，未形成布线槽4的部分受树脂覆膜3保护而不会沉积电镀催化剂5，因此非电解镀膜6不会析出。因而，即使在形成细的布线的情况下，也不会在相邻的布线间残留多余的电镀膜，从而可抑制短路等。
另外，用于布线的电镀膜的形成也可仅使用如上所述的非电解电镀的工序而形成厚膜的电镀膜，但为了缩短工序的周期时间，也可并用公知的电解电镀(电解电镀工序)。具体而言，例如，在电解电镀槽中，使阳极侧与在上述工序中形成的非电解镀膜导通，使电流流经与阴极侧电极之间，从而使形成有非电解镀膜6的部分厚膜化。根据此种方法，由于缩短了厚膜化的时间，因此可缩短电镀膜的形成所需的时间。
以此方式形成的电镀膜的膜厚并无特别限定，具体而言，例如较为理想的是0.1～10μm，更为理想的是1～5μm左右。
经过此种工序，如图2(C)所示，在绝缘基材1的表面形成安装半导体芯片2的结构体。
以此方式在绝缘基材1表面安装半导体芯片2而构成的结构体为了保护其表面，较为理想的是使用内插成型等方法进行树脂密封。此种密封并无特别限定，可使用一直以来所用的半导体装置的制造工艺中的密封方法。
图3表示利用密封材料8来对通过上述工序将半导体芯片2的所有接合垫2a、2a、......连接于电极垫1a、1a、......而获得的结构体10进行密封所得的半导体装置20的说明图。如图3所示，在结构体10中，在绝缘基材1的表面配设有半导体芯片2。并且，设在半导体芯片2表面的多个接合垫2a、2a、......分别连接于利用由电镀膜构成的布线7而形成在绝缘基材1表面的电极垫1a、1a、......。布线7以顺着半导体芯片2的侧面以及绝缘基材1的表面的方式而形成。因此，即使在将结构体10内插到模具内并进行树脂密封而制造半导体装置20的情况下，也不会对布线施加较大的力。因而，在通过引线接合而接线的结构体中不会产生对引线施加负荷的现象。
(第二实施方式)
参照附图，对本发明所涉及的多个半导体芯片的连接方法的理想实施方式进行说明。另外，各工序与第一实施方式中说明的工序同样，因此省略关于重复部分的详细说明。而且，标注与第一实施方式的符号相同的符号的部分是同样的部分，因此省略说明。
图4以及图5是用于说明本实施方式的多个半导体芯片的连接方法的各工序的示意图。另外，图4以及图5中，1为绝缘基材，2为第1半导体芯片，12为第2半导体芯片，2a、12a为接合垫，3为树脂覆膜，4为布线槽，5为电镀催化剂，6为非电解镀膜。
在本实施方式的制造方法中，如图4(A)所示，首先准备在指定的芯片搭载区域配置有第1半导体芯片2以及第2半导体芯片12的绝缘基材1。
另外，第1半导体芯片2以及第2半导体芯片12通过粘合剂等而固接于绝缘基材1表面的指定的芯片搭载区域，粘合面以不残留间隙的方式而由树脂所填埋。另外，此时，为了避免在半导体芯片2、12的硅晶片(尤其是其切割的侧面)上直接形成由非电解镀膜6构成的布线17，例如更理想的是，利用树脂等绝缘性有机材料或以二氧化硅(SiO2)等为首的陶瓷等绝缘性无机材料等，至少预先包覆形成所述布线17的半导体芯片2、12的部分。
然后，如图1(B)所示，在第1半导体芯片2、及第2半导体芯片12以及绝缘基材1的表面形成树脂覆膜3(皮膜(应为覆膜)形成工序)。
树脂覆膜3的形成方法并无特别限定，只要是至少对于绝缘基材1的表面以及第1半导体芯片2、以及第2半导体芯片12的表面，在连接接合垫2a、2a和接合垫12a、12a的路径的绝缘基材1以及半导体芯片2、12的表面形成树脂覆膜3的方法即可。
接下来，如图4(C)所示，形成深度等于或大于所形成的树脂覆膜3的厚度的布线槽4(布线槽形成工序)。布线槽4是沿着用于连接第1半导体芯片2表面的接合垫2a、2a和第2半导体芯片12表面的接合垫12a、12a的路径，通过激光加工而形成。
这样，沿着用于连接接合垫2a、2a和接合垫12a、12a的路径而形成布线槽4。通过以此方式形成布线槽4，在随后的工序中，仅对形成有布线槽4的部分的表面赋予非电解镀膜6而形成布线。
接下来，如图5(A)所示，使电镀催化剂5沉积在至少形成有布线槽4的表面(催化剂沉积工序)。通过此种催化剂沉积处理，使电镀催化剂5沉积在布线槽4的表面以及树脂覆膜3的表面。
接下来，如图5(B)所示，通过使树脂覆膜3在指定液体中溶解或膨润，从绝缘基材1、第1半导体芯片2以及第2半导体芯片12的表面去除树脂覆膜3(覆膜去除工序)。根据该工序，能够使电镀催化剂5仅残留在绝缘基材1、第1半导体芯片2以及第2半导体芯片12表面的形成有布线槽4的部分的表面。另一方面，沉积在形成有布线槽4的部分以外的表面上的电镀催化剂5在去除树脂覆膜3时被去除。
接下来，如图5(C)所示，仅在残留电镀催化剂5的部位形成非电解镀膜6(电镀处理工序)。通过此种工序，使非电解镀膜6仅在形成有布线槽4的部分析出。通过此种非电解镀膜6，形成用于电连接接合垫2a、2a和接合垫12a、12a的布线17。
通过此种电镀处理，使非电解镀膜6仅在连接第1半导体芯片2的接合垫2a、2a和第2半导体芯片12的接合垫12a、12a的路径表面上的残留电镀催化剂5的部分析出。由此，形成连接接合垫2a、2a和接合垫12a、12a的布线17。经过此种工序，形成图5(C)所示的使绝缘基材1的表面上搭载的第1半导体芯片2与第2半导体芯片12电连接的结构体。
根据此种连接方法，能够以跨过半导体芯片引起的阶差的方式而形成布线，因此能够以容易的方法使基板上的多个半导体芯片彼此电连接。因而，能够容易地实现集成有多个半导体芯片的多芯片模块等的制造。
(第三实施方式)
根据非专利文献1公开的方法，连接绝缘基材表面配置的半导体芯片与绝缘基材的布线以沿着半导体芯片的上表面、半导体芯片的侧壁以及绝缘基材表面的形态，遍及绝缘基材表面和半导体芯片表面而立体地形成。即，在绝缘基材表面配置有半导体芯片的立体结构物的表面，布线遍及相邻的2个面以上而立体地设置着。因此，以此方式形成的立体布线是与绝缘基材以及半导体芯片的表面接触并以顺着该表面的方式而形成，因此与通过引线接合而形成的布线相比，强度变高，从而在树脂密封时抑制因树脂压力造成损伤的情况。
但是，根据本发明人等的研究，利用非专利文献1公开的方法获得的立体布线如图7所示，构成布线的电镀金属仅为与基材表面或者芯片表面接触而搭在该表面上的状态，因此存在布线对基材以及芯片的粘合强度较弱，布线易从基材表面或芯片表面脱落或者易在表面上偏离的问题。尤其，在立体结构物中，存在向外侧突出的山折形的角部，作为此种角部，例如在芯片的上表面与侧壁交叉的角部等处，当布线通过该角部时，布线会成为比该角部进一步向外侧突出的状态，因此，如果布线的粘合强度较弱，则布线更易因来自外部的力而引起脱落或偏离。而且，当电镀金属仅搭在基材等的表面上时，电镀金属的大部分会露出至外部，因此易受到因热引起的膨胀收缩的反复或振动等物理外力而导致布线断裂，也有可能会损害作为电子部件的可靠性。布线的线宽越细越窄，越易引起此种问题。
本发明是基于如上所述的研究结果而完成。因此，本发明的目的在于，在表面设有布线的半导体装置等的立体结构物中，提高布线相对于该立体结构物的粘合强度，从而减少布线的脱落、偏离、断裂等问题。以下，对本发明的第三实施方式进行详细说明。
首先，在所述第一实施方式以及第二实施方式中，当形成与树脂覆膜的厚度相同深度的布线槽时，一般布线是以如下方式形成。即，如图8(A)所示，在覆膜形成工序中，在绝缘基材101(也可以是半导体芯片，但为了便于说明，以绝缘基材为代表，以下相同)的表面形成树脂覆膜102。接下来，如图8(B)所示，在布线槽形成工序中，沿着布线路径，通过激光加工形成与树脂覆膜102的厚度相同深度的布线槽103。此时，不在绝缘基材101的表面形成布线用凹槽。即，绝缘基材101的表面未被刮削。接下来，如图8(C)所示，在催化剂沉积工序中，使电镀催化剂104沉积于布线槽103的表面以及树脂覆膜102的表面。电镀催化剂104沉积在绝缘基材101的表面。接下来，如图8(D)所示，在覆膜去除工序中，通过使树脂覆膜102在指定液体中溶解或者膨润而将其去除。然后，如图8(E)所示，在电镀处理工序中，通过非电解电镀使电镀金属105仅在残留电镀催化剂104的部位析出而形成布线106。电镀金属105在绝缘基材101的表面析出。
此时，如图8(E)所示，作为构成布线106的布线用导体的电镀金属105成为仅与绝缘基材101的表面或半导体芯片的表面接触并搭在该表面上的状态。该状态是与利用前述的非专利文献1中公开的方法获得的布线(参照图7)同样的状态。在此种状态下，布线106相对于绝缘基材101或半导体芯片的粘合强度较弱，布线106易从绝缘基材101的表面或半导体芯片的表面脱落。而且，布线106易在绝缘基材101的表面或半导体芯片的表面上发生偏离。尤其，在绝缘基材101上安装有半导体芯片的半导体装置之类的立体结构物中，存在向外侧突出的山折形的角部，作为此种角部，例如图2(C)或者图5(C)所示，在半导体芯片的上表面与纵的侧壁交叉的角部处，当布线106通过该角部时，布线106会成为比该角部进一步向外侧突出的状态，因此，如果布线106的粘合强度较弱，则布线106更易因来自外部的力而引起脱落或偏离。而且，当电镀金属105仅搭在绝缘基材101或半导体芯片的表面上时，电镀金属105的大部分会露出至外部，因此易受到因热引起的膨胀收缩的反复或振动等物理外力而导致布线106断裂，也有可能会损害作为电子部件的可靠性。
与此相对，在所述第一实施方式以及第二实施方式中，当形成深度大于树脂覆膜的厚度的布线槽时，一般布线是以如下方式形成。即，如图9(A)所示，在覆膜形成工序中，在绝缘基材101的表面形成树脂覆膜102。接下来，如图9(B)所示，在布线槽形成工序中，沿着布线路径，通过激光加工形成深度大于树脂覆膜102的厚度的布线槽103。此时，在绝缘基材的101的表面，布线槽103中的超过树脂覆膜102的厚度的部分成为布线用凹槽而形成。接下来，如图9(C)所示，在催化剂沉积工序中，使电镀催化剂104沉积于布线槽103的表面以及树脂覆膜102的表面。电镀催化剂104也沉积在布线用凹槽中。接下来，如图9(D)所示，在覆膜去除工序中，通过使树脂覆膜102在指定液体中溶解或者膨润而将其去除。布线用凹槽中的电镀催化剂104残留。然后，如图9(E)所示，在电镀处理工序中，通过非电解电镀使电镀金属105仅在残留电镀催化剂104的部位析出而形成布线106。电镀金属105在布线用凹槽中析出，以填充布线用凹槽。
此时，如图9(E)所示，作为构成布线106的布线用导体的电镀金属105成为埋入绝缘基材101的表面或半导体芯片的表面形成的布线用凹槽中的状态。因此，布线106相对于绝缘基材101或半导体芯片的粘合强度提高。其结果，即便布线106通过立体结构物的向外侧突出的山折形的角部，也能减少布线106的脱落或偏离的问题。而且，由于电镀金属105被埋入布线用凹槽中，因此也能减少受到物理外力而布线106断裂的问题。
另外，图9(E)是作为布线用导体的电镀金属105全部埋入布线用凹槽中、且电镀金属105的表面与绝缘基材101的表面一致为同一面的布线106的例子，但并不限于此，例如也可以是如图10(a)所示，电镀金属105全部埋入布线用凹槽中，但电镀金属105的表面并不与绝缘基材101的表面一致为同一面而后退到布线用凹槽内部的布线106。而且，也可以是如图10(b)所示，电镀金属105的一部分埋入布线用凹槽中，而电镀金属105的其他部分突出到绝缘基材101的表面之外的布线106。而且，如图10(c)所示，即使电镀金属105的其他部分突出到绝缘基材101的表面之外的量相对较多，只要电镀金属105的一部分埋入布线用凹槽中，则也属于本发明的范围，从而发挥本发明的作用。
而且，如图9(E)或者图10(a)所示，布线用导体105全部埋入布线用凹槽中的布线106也可通过使用CMP(化学机械研磨，Chemical Mechanical Polishing)处理的埋入布线的形成技术而获得。即，如图11(A)所示，在绝缘基材101的表面形成布线槽103以作为布线用凹槽，接下来，如图11(B)所示，以填埋布线槽103的方式而在布线槽103的内部以及绝缘基材101的表面上形成布线用导体105，接下来，如图11(C)所示，利用CMP处理去除布线槽103以外的布线用导体105，从而形成布线用导体105全部埋入布线用凹槽中的布线106。
因此，根据以上所述，该第三实施方式如图12所示，涉及立体结构物200，其在表面设有布线106，在立体结构物200的表面，形成跨及立体结构物200的彼此交叉的相邻面200a、200b、200c间或者在平面或曲面(包括弯曲面、凹曲面、凸曲面、它们的组合曲面等)上延伸的布线用凹槽103，将布线用导体105的至少一部分埋入所述布线用凹槽103中。另外，也可并非遍及布线用凹槽103的全长而将布线用导体105的至少一部分埋入布线用凹槽103中，而仅在布线用凹槽103的全长中的一部分、仅多个部分、局部、断续地埋入。
作为立体结构物200的具体例，可列举如下。
(1)如第一实施方式般，在绝缘基材上安装有半导体芯片的半导体装置(另外，如前所述，为了避免在半导体芯片的硅晶片(尤其是其切割的侧面)上直接形成由非电解镀膜构成的布线，例如更理想的是，利用树脂等绝缘性有机材料或以二氧化硅(SiO2)等为首的陶瓷等绝缘性无机材料等，至少预先包覆形成所述布线的半导体芯片的部分)
(2)呈三维形状的电路基板
(3)多层电路基板
(4)在绝缘基材上以多段层叠的状态安装有多个半导体芯片的堆叠式芯片封装件(另外，此时，为了避免在半导体芯片的硅晶片(尤其是其切割的侧面)上直接形成由非电解镀膜构成的布线，例如更理想的是，利用树脂等绝缘性有机材料或以二氧化硅(SiO2)等为首的陶瓷等绝缘性无机材料等，至少预先包覆形成所述布线的半导体芯片的部分)
(5)采用安装在绝缘基材上的半导体芯片或者未安装在绝缘基材上的半导体芯片由绝缘性树脂(另外，也可以取代绝缘性树脂，而使用例如以二氧化硅(SiO2)等为首的陶瓷等绝缘性无机材料等)所包覆的结构的半导体装置(例如存储器封装件等)
(6)所述存储器封装件安装于支撑体上的存储卡
(7)采用安装在绝缘基材上的被动元件(例如电阻器、电容器、线圈、各种传感器等)或者未安装在绝缘基材上的被动元件由绝缘性树脂(另外，也可以取代绝缘性树脂，而使用例如以二氧化硅(SiO2)等为首的陶瓷等绝缘性无机材料等)所包覆的结构的电子器件(例如磁头等)
(8)所述磁头安装在线束上的磁头模块
并且，在这些立体结构物200的表面，形成将布线用导体105的至少一部分埋入布线用凹槽103中的立体布线106。根据此种结构的立体结构物200，在跨及立体结构物200的彼此交叉的相邻面(图12中，构成阶差的上段的上表面200a、构成阶差的纵向的侧面200b、构成阶差的下段的上表面200c)间而延伸的布线用凹槽103中，埋入有布线用导体105的至少一部分，因此，即使布线106的线宽细窄时，也能提高布线106相对于立体结构物200的粘合强度。其结果，即使布线106通过立体结构物200的向外侧突出的山折形的角部(图12中，上段的上表面200a与纵向的侧面200b交叉的角部)，也能减少布线106的脱落或偏离的问题。而且，由于布线用导体105有一部分埋入布线用凹槽103中，因此也能减少受到物理外力而布线106断裂的问题。
另外，布线106是设在立体结构物200表面的立体布线，以与立体结构物200的表面接触并顺着该表面的方式而形成。因此，无须考虑引线接合中的引线摇摆(ワイヤ一スイ一プ)之类的现象，能够极大提高布线密度。而且，当布线用导体105全部埋入布线用凹槽103中时，布线106难以受到来自外部的影响，从而能够进一步有效地抑制布线106的脱落、偏离、断裂的问题。
立体结构物200既可为树脂成型物也可为无机绝缘性成型物。而且，立体结构物200也可以是将针对每个部分而分别制作出来的各部分在后期接合而一体化的结构物。例如，也可以像半导体装置那样，在绝缘基材上安装有半导体芯片，结果整体上产生阶差的复合体之类的结构物。或者，立体结构物200也可以是最初便使各部分一体成型的结构物。基于生产效率的观点考虑，此种成型体较为理想的是通过射出成型而制作。立体结构物200例如为电路基板的情况或为树脂成型物的情况时的材料或形态等的详细说明如下。另一方面，当立体结构物200为无机绝缘性成型物时，例如较为理想的是可采用对生坯片材进行煅烧所得的陶瓷基板等各种陶瓷成型体等，所述生坯片材是对将有机粘合剂或水性溶剂等混合分散到玻璃陶瓷粉末等中的浆料进行载带成型而获得。
当立体结构物200例如为电路基板或树脂成型物时，作为用于制造立体结构物200的材料，并无特别限定，可使用一直以来用于制造电路基板的各种有机基材或无机机材(应为“基材”)。作为有机基材的具体例，可列举由环氧树脂、丙烯树脂、聚碳酸酯树脂、聚酰亚胺树脂、聚苯硫醚树脂、聚苯醚树脂、氰酸酯树脂、苯并噁嗪树脂、双马来酰亚胺树脂等构成的基材。
作为所述环氧树脂，并无特别限定，只要是构成可用于制造电路基板的各种有机基板的环氧树脂即可。具体而言，例如可列举双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、芳烷基环氧树脂、苯酚酚醛型环氧树脂、烷基苯酚酚醛型环氧树脂、双苯酚型环氧树脂、萘型环氧树脂、二环戊二烯型环氧树脂、酚类与具有酚性羟基的芳香族醛的缩合物的环氧化物、异氰脲酸三缩水甘油酯、脂环式环氧树脂等。进而，还可列举为了赋予阻燃性而溴化或者磷改性后的所述环氧树脂、含氮树脂、含硅酮树脂等。而且，作为所述环氧树脂以及树脂，既可单独使用所述各环氧树脂以及树脂，也可将两种以上组合使用。
当由所述各树脂构成立体结构物200时，一般而言，为了使其固化而含有固化剂。作为所述固化剂，并无特别限定，只要是可用作固化剂的材料即可。具体而言，例如可列举二氰二胺、酚类固化剂、酸酐类固化剂、胺基三嗪酚醛类固化剂、氰酸酯树脂等。
作为所述酚类固化剂，例如可列举酚醛清漆型、芳烷基型、萜烯型等。进而，为了赋予阻燃性，还可列举磷改性后的酚醛树脂或者磷改性后的氰酸酯树脂等。而且，作为所述固化剂，既可单独使用所述各固化剂，也可将两种以上组合使用。
在立体结构物200的表面，在布线槽形成工序中，通过激光加工而形成作为电路图案的电路用凹部3，因此较为理想的是使用100nm～600nm的波长区域中的激光的吸收率(UV吸收率)良好的树脂等。例如，具体而言，可列举聚酰亚胺树脂等。
也可使立体结构物200含有填充剂。作为填充剂，既可以是无机微粒子，也可以是有机微粒子，并无特别限定。通过含有填充剂，填充剂露出于激光加工部，能够提高填充剂的凹凸带来的电镀(导体5)与树脂(立体结构物200)的密接性。
作为构成无机微粒子的材料，具体而言，例如可列举氧化铝(Al2O3)、氧化镁(MgO)、氮化硼(BN)、氮化铝(AlN)、二氧化硅(SiO2)、钛酸钡(BaTiO3)、氧化钛(TiO2)等高介电常数填充材料；硬铁氧体等磁性填充材料；氢氧化镁(Mg(OH)2)、氢氧化铝(Al(OH)2)、三氧化二锑(Sb2O3)、五氧化二锑(Sb2O5)、胍塩、硼酸锌、钼化合物、锡酸锌等无机类阻燃剂；滑石(Mg3(Si4O10)(OH)2)、硫酸钡(BaSO4)、碳酸钙(CaCO3)、云母等。作为无机微粒子，既可单独使用所述无机微粒子，也可将两种以上组合使用。这些无机微粒子的导热性、相对介电常数、阻燃性、粒度分布、色调的自由度等高，因此当选择性地发挥所需功能时，可进行适当调配以及粒度设计，从而容易地进行高充填化。而且，虽无特别限定，但较为理想的是使用绝缘层的厚度以下的平均粒径的填充剂，更理想的是0.01μm～10μm，进而理想的是使用0.05μm～5μm的平均粒径的填充剂。
而且，所述无机微粒子为了提高在立体结构物200中的分散性，也可利用硅烷偶联剂进行表面处理。而且，立体结构物200为了提高所述无机微粒子在立体结构物200中的分散性，也可含有硅烷偶联剂。作为所述硅烷偶联剂，并无特别限定。具体而言，例如可列举环氧硅烷系、巯基硅烷系、胺基硅烷系、乙烯硅烷类、苯乙烯基硅烷系、甲基丙烯酰氧基硅烷系、丙烯酰氧基硅烷系、钛酸盐系等硅烷偶联剂等。作为所述硅烷偶联剂，既可单独使用上述硅烷偶联剂，也可将两种以上组合使用。
而且，立体结构物200为了提高所述无机微粒子在立体结构物200中的分散性，也可含有分散剂。作为所述分散剂，并无特别限定。具体而言，例如可列举烷基醚系、山梨糖醇酐酯系、烷基聚醚胺系、高分子系等分散剂等。作为所述分散剂，既可单独使用所述分散剂，也可将两种以上组合使用。
而且，作为可用作填充剂的有机微粒子的具体例，例如可列举橡胶微粒子等。
作为立体结构物200的形态，并无特别限定。具体而言，可列举片材、薄膜、预浸料坯、三维形状的成型体等。立体结构物200的厚度也无特别限定，例如在片材、薄膜、预浸料坯等的情况下，例如为10～2000μm，较为理想的是10～500μm，更为理想的是10～200μm，进而理想的是20～200μm，进而更理想的是20～100μm左右的厚度。
而且，立体结构物200例如既可通过使用模具以及框模等放入成为立体结构物200的材料并进行加压、固化，从而形成为三维形状的成型体等，也可通过使对片材、薄膜或者预浸料坯进行冲压、穿孔所得者进行固化或利用加热加压而固化，从而形成为三维形状的成型体等。
如图12所示，也可在立体结构物200的表面设有垫部107。该垫部107是与立体结构物200的内部电路导通的电极垫或者用于在立体结构物200上安装部件的接合垫等。当布线106与电极垫107连接时，布线106连接于与电极垫107导通的立体结构物200的内部电路。另一方面，当布线106与接合垫107连接时，布线106连接于安装在接合垫107上的部件。
此时，如图13所示，也可以将垫部107与布线106一体地埋入立体结构物200的表面而形成(埋入垫部107的一部分或者全部)。作为将垫部107与布线106一体地埋入立体结构物200的表面而形成的方法，例如只要在前述的图9(B)的布线槽形成工序中，连续于布线槽103而形成垫部用的孔，在前述的图9(C)的催化剂沉积工序中，使电镀催化剂104也沉积于垫部用的孔中，在前述的图9(D)的覆膜去除工序中，也使垫部用的孔中的电镀催化剂104残留，然后，在前述的图9(E)的电镀处理工序中，使非电解电镀的电镀金属105也在垫部用的孔中析出而形成垫部107。另外，在图13中，符号300表示在立体结构物200的垫部107上安装有半导体芯片等部件110的半导体装置。
另一方面，如图14所示，也可独立于布线106而在布线106的形成后将垫部107后载于立体结构物200的表面。但是，此时，如图14(a)所示，当布线用导体105全部埋入布线用凹槽103中时，布线用导体105不会突出到立体结构物200的表面之外，因此仅仅使布线106的端部与垫部107的端部对准，布线用导体105无法与垫部107良好地接触，从而会引起连接不良。因此，如图14(b)所示，当布线用导体105全部埋入布线用凹槽103中时，关键是将垫部107以在布线106的端部上重合指定量的方式予以载置，以使布线用导体105与垫部107彼此可靠地接触。
另外，图12的例示中，布线106跨及立体结构物200的彼此交叉的三个相邻面200a、200b、200c间而延伸，但并不限于此，既可跨及两个相邻面200a、200b：200b、200c间而延伸，也可跨及四个以上的相邻面间而延伸。而且，布线106既可通过山折形的角部，也可通过谷折形的角部，还可通过两者。而且，布线106并不限于直线状，既可呈曲线状延伸，也可如图12所例示般分支。而且，例如在图12中，也可跨及构成阶差的纵向的侧面间而沿横向延伸。
(第四实施方式)
对于与第三实施方式相同或者相当的部件使用相同的符号，仅对第四实施方式的特征部分进行说明。该第四实施方式如图15所示，涉及立体结构物200，其以所述第三实施方式的立体结构物200的结构为前提，且包含多层电路基板120，并且内部电路120a......120a的端部(图中，以黑圆表示)面向该多层电路基板120侧面的纵壁200b，布线106通过与该内部电路120a......120a的端部连接而对多层电路基板120的内部电路120a......120a进行层间连接。另外，此时，也可并非遍及布线用凹槽的全长而将布线用导体的至少一部分埋入布线用凹槽中，而仅在布线用凹槽的全长中的一部分、仅多个部分、局部、断续地埋入。而且，布线用凹槽跨及立体结构物的彼此交叉的相邻面间或者在平面或曲面(包括弯曲面、凹曲面、凸曲面、它们的组合曲面等)上延伸。
根据此种结构的立体结构物200，布线106作为用于层间连接的外部布线而发挥功能。即，作为多层电路基板120中的层间连接的技术方法，以往已知的是形成作为层间连接用孔的通孔。然而，由于将通孔配置于多层电路基板120的内部电路上，因此存在内部电路的布线有效面积会因该通孔的配置而相应地减少的问题。在该第四实施方式的立体结构物200中，穿过多层电路基板120侧面的纵壁200b的埋入型的布线106进行多层电路基板120的层间连接，因此能够避免该问题。而且，能够在多层电路基板120的纵壁200b上容易地设置用于层间连接的外部布线106。
另外，如图15所例示的，穿过多层电路基板120侧面的纵壁200b的布线106为了与各层的内部电路120a连接，既可迂回，也可倾斜地穿过纵壁200b，还可以不与指定层的内部电路连接的方式穿过。
(第五实施方式)
接下来，对立体结构物为采用安装在绝缘基材上的半导体芯片由绝缘性树脂(如前所述，也可取代绝缘性树脂，而是例如以二氧化硅(SiO2)等为首的陶瓷等绝缘性无机材料等)所包覆的结构的立体结构物的情况的实施方式进行说明。另外，省略与先前说明的实施方式相同或者相当的部分的说明，以该第五实施方式的特征部分为中心进行说明。图16是表示该第五实施方式所涉及的立体结构物500的剖视图。该立体结构物500是安装在绝缘基材501上的半导体芯片503由绝缘性树脂505所包覆的半导体装置。并且，在该半导体装置500的表面设有立体布线511。即，形成跨及半导体装置500的彼此交叉的相邻面间而延伸的布线用凹槽507，将布线用导体510的至少一部分埋入该布线用凹槽507中，从而在半导体装置500的表面设置立体布线511。半导体芯片503既可由绝缘性树脂505包覆整体，也可仅局部包覆形成布线511的部分。另外，此时，也可并非遍及布线用凹槽的全长而将布线用导体的至少一部分埋入布线用凹槽中，而仅在布线用凹槽的全长中的一部分、仅多个部分、局部、断续地埋入。而且，布线用凹槽跨及立体结构物的彼此交叉的相邻面间或者在平面或曲面(包括弯曲面、凹曲面、凸曲面、它们的组合曲面等)上延伸。
一端到达半导体芯片503的接合垫504的连通线512的另一端面向绝缘性树脂505的表面，布线511连接该连通线512的另一端与绝缘基材501的电极垫502。
此种半导体装置500例如可通过如下所述的制法而制造。
首先，如图17(A)所示，利用绝缘性树脂505来包覆安装在绝缘基材501上的半导体芯片503(树脂包覆工序)。此处，作为可使用的绝缘性树脂505，并无特别限定，可使用一直以来一般用于密封半导体芯片的表面以保护半导体芯片的树脂密封材料。而且，对于利用绝缘性树脂505来包覆半导体芯片503的技术，也无特别限定，可使用一直以来用于密封半导体芯片的表面以保护半导体芯片的树脂密封技术。
接下来，如图17(B)所示，在绝缘性树脂505的表面以及绝缘基材501的表面形成树脂覆膜506(覆膜形成工序)。此处，作为可使用的树脂覆膜506，并无特别限定，例如可使用与第一实施方式中说明的树脂覆膜3同样的树脂覆膜。
接下来，如图17(C)所示，从绝缘性树脂505的外表面侧以及绝缘基材501的外表面侧进行激光加工，从而形成深度大于树脂覆膜506的厚度并且包含到达半导体芯片503的接合垫504的连通孔508的布线槽507(布线槽形成工序)。
接下来，如图18(A)所示，与例如第一实施方式同样地，使电镀催化剂509或其前体沉积在布线槽507的表面(催化剂沉积工序)。
接下来，如图18(B)所示，与第一实施方式同样地，通过溶解或膨润去除树脂覆膜506(覆膜去除工序)。
接下来，如图18(C)所示，在去除树脂覆膜506之后，与第一实施方式同样地，仅在残留电镀催化剂509或由其前体形成的电镀催化剂509的部位形成非电解镀膜510(电镀处理工序)。此时，连通孔508的内部形成的非电解镀膜510构成连通线512。另外，也可取代连通孔508的形成，而预先设置由从半导体芯片503的接合垫504向外侧延伸的导体而构成的连通线512。
如该第五实施方式般，当立体结构物500为采用安装在绝缘基材501上的半导体芯片503由绝缘性树脂505所包覆的结构的立体结构物时，不在由硅晶片构成的半导体芯片503的表面形成布线用凹槽507，而在绝缘性树脂505的表面形成布线用凹槽507，因此存在易形成该布线用凹槽507的优点。
而且，布线511成为用于经由连通线512将半导体芯片503的接合垫504电连接于绝缘基材501的电极垫502的布线。
另外，所述制法是用于安装在绝缘基材501上的半导体芯片503的情况下，但并不限于此，对于未安装在绝缘基材上的半导体芯片、或者安装在绝缘基材上的被动元件或未安装在绝缘基材上的被动元件等也可同样适用。
而且，所述制法是用于形成包含到达半导体芯片503的接合垫504的连通孔508的布线槽507的情况下，但并不限于此，在形成与一端到达半导体芯片的接合垫的连通线的另一端连通的布线槽、与一端到达半导体芯片或被动元件的连接线的另一端连通的布线槽、或者包含到达半导体芯片或被动元件的连接孔的布线槽等的情况下也同样适用。
(第六实施方式)
接下来，对立体结构物为采用安装在绝缘基材上的半导体芯片由绝缘性树脂(如前所述，也可取代绝缘性树脂，而是例如以二氧化硅(SiO2)等为首的陶瓷等绝缘性无机材料等)所包覆的结构的立体结构物的情况的其他实施方式进行说明。另外，省略与先前说明的实施方式相同或者相当的部分的说明，以该第六实施方式的特征部分为中心进行说明。图19(a)～图19(c)是表示该第六实施方式所涉及的立体结构物600的彼此不同的例子的剖视图。该立体结构物600是在绝缘基材601上以多段层叠的状态安装有多个半导体芯片603，且该半导体芯片603由绝缘性树脂605所包覆的半导体装置。半导体芯片603既可由绝缘性树脂605包覆整体，也可仅局部包覆形成布线611的部分。另外，此时，也可并非遍及布线用凹槽的全长而将布线用导体的至少一部分埋入布线用凹槽中，而仅在布线用凹槽的全长中的一部分、仅多个部分、局部、断续地埋入。而且，布线用凹槽跨及立体结构物的彼此交叉的相邻面间或者在平面或曲面(包括弯曲面、凹曲面、凸曲面、它们的组合曲面等)上延伸。
并且，一端到达半导体芯片603的连接线612的另一端面向绝缘性树脂605的表面，布线611将这些连接线612的另一端彼此连接，从而将多个半导体芯片603彼此连接。
在该第六实施方式中，立体结构物600是在多芯片模块中实现进一步的紧凑化·高密度化的堆叠式芯片封装件。
并且，在堆叠式芯片封装件600侧面的纵壁或上表面形成有用于芯片间连接的外部布线611。
根据此种结构的堆叠式芯片封装件600，布线611作为取代以往的硅通孔的技术方法或多段引线接合的技术方法的用于芯片间连接的外部布线发挥功能。即，作为多段层叠有多个半导体芯片603的堆叠式芯片封装件600中的芯片间连接的技术方法，以往已知的是硅通孔的技术方法或多段引线接合的技术方法。然而，对于硅通孔而言，由于是将通孔配置于半导体芯片603的电路上，因此存在芯片603上的电路的布线有效面积将因该通孔的配置而相应地减少的问题。而且，对于多段引线接合而言，如背景技术中已述的，存在可靠性欠缺，并且安装面积大而难以实现高密度化的问题。在该第六实施方式的堆叠式芯片封装件600中，在堆叠式芯片封装件600侧面的纵壁或上表面形成用于芯片间连接的埋入型的外部布线611，该外部布线611经由连接线612来将堆叠式芯片封装件600中内置的多个芯片彼此连接，因此能够避免这些问题。
另外，图19(a)表示了堆叠式芯片封装件600最上部的绝缘性树脂605的厚度较薄，堆叠式芯片封装件600上表面的外部布线611直接连接于最上层的芯片603的情况。
而且，图19(b)表示了堆叠式芯片封装件600最上部的绝缘性树脂605的厚度较厚，因此在堆叠式芯片封装件600上表面的外部布线611上形成到达最上层的芯片603的纵孔式的连接孔，从而由在该连接孔(纵孔)的内部形成的非电解镀膜构成连接线612的情况。另外，也可取代连接孔(纵孔)的形成，而预先设置由从半导体芯片603向外侧(纵向)延伸的导体构成的连接线612。
而且，图19(c)表示了堆叠式芯片封装件600最上部的绝缘性树脂605的厚度较厚，因此在堆叠式芯片封装件600侧面的纵壁的外部布线611上形成到达最上层的芯片603的横孔式的连接孔，由在该连接孔(横孔)的内部形成的非电解镀膜构成连接线612的情况。另外，此时，也可取代连接孔(横孔)的形成，而预先设置由从半导体芯片603向外侧(横向)延伸的导体构成的连接线612。
另外，在图19(a)～图19(c)中，符号607表示布线用凹槽，符号610表示布线用导体。
(第七实施方式)
接下来，对立体结构物为采用安装在绝缘基材上的半导体芯片由绝缘性树脂(如前所述，也可取代绝缘性树脂，而是例如以二氧化硅(SiO2)等为首的陶瓷等绝缘性无机材料等)所包覆的结构的立体结构物的情况的又一实施方式进行说明。另外，省略与先前说明的实施方式相同或者相当的部分的说明，以该第七实施方式的特征部分为中心进行说明。图20是表示该第七实施方式所涉及的立体结构物700的剖视图。该立体结构物700是存储器封装件720安装在支撑体750上的存储卡。存储器封装件720采用了在绝缘基材701上安装半导体芯片703，该半导体芯片703由绝缘性树脂705所包覆的结构。半导体芯片703既可由绝缘性树脂705包覆整体，也可仅局部包覆形成布线711的部分。另外，此时，也可并非遍及布线用凹槽的全长而将布线用导体的至少一部分埋入布线用凹槽中，而仅在布线用凹槽的全长中的一部分、仅多个部分、局部、断续地埋入。而且，布线用凹槽跨及立体结构物的彼此交叉的相邻面间或者在平面或曲面(包括弯曲面、凹曲面、凸曲面、它们的组合曲面等)上延伸。
在该存储卡700中，在存储器封装件720的表面以及支撑体750的表面，形成将布线用导体710的至少一部分埋入布线用凹槽707中的立体布线711。即，在存储卡700的表面，形成跨及存储卡700的彼此交叉的相邻面间而延伸的布线用凹槽707，将布线用导体710的至少一部分埋入所述布线用凹槽707中。另外，在图20中，符号715表示与外部设备的电连接用的垫部。
在此种结构的存储卡700中，不需要卡壳，可实现作为商品的存储卡的进一步的紧凑化。
(第八实施方式)
接下来，对立体结构物为采用被动元件由绝缘性树脂(如前所述，也可取代绝缘性树脂，而是例如以二氧化硅(SiO2)等为首的陶瓷等绝缘性无机材料等)所包覆的结构的立体结构物的情况的实施方式进行说明。另外，省略与先前说明的实施方式相同或者相当的部分的说明，以该第八实施方式的特征部分为中心进行说明。图21是表示该第八实施方式所涉及的立体结构物800的剖视图。该立体结构物800是磁头820安装在线束850上的磁头模块。磁头820是采用作为被动元件的磁传感器830由绝缘性树脂805所包覆的结构的电子器件。磁传感器830既可由绝缘性树脂805包覆整体，也可仅局部包覆形成布线811的部分。另外，此时，也可并非遍及布线用凹槽的全长而将布线用导体的至少一部分埋入布线用凹槽中，而仅在布线用凹槽的全长中的一部分、仅多个部分、局部、断续地埋入。而且，布线用凹槽跨及立体结构物的彼此交叉的相邻面间或者在平面或曲面(包括弯曲面、凹曲面、凸曲面、它们的组合曲面等)上延伸。
在该磁头模块800中，在磁头820的表面以及线束850的表面，形成将布线用导体810的至少一部分埋入布线用凹槽807中的立体布线811。即，在磁头模块800的表面，形成跨及磁头模块800的彼此交叉的相邻面间而延伸的布线用凹槽807，将布线用导体810的至少一部分埋入所述布线用凹槽807中。
在该磁头模块800中，一端到达磁传感器830的连接线812的另一端面向绝缘性树脂805的表面，布线811与该连接线812的另一端连接。因此，布线811成为经由连接线812来与作为被动元件的磁传感器830电连接的布线。
由于不在作为被动元件的磁传感器830的表面形成布线用凹槽807，而在绝缘性树脂805的表面形成布线用凹槽807，因此具有易形成该布线用凹槽807的优点。
在该磁头模块800中，电子器件为磁头820，因此在磁头820的表面形成有将布线用导体810的至少一部分埋入布线用凹槽807中的立体布线811。
而且，当在整体上观察磁头820安装在线束850上的磁头模块800时，在磁头模块800的表面，形成有将布线用导体810的至少一部分埋入布线用凹槽807中的立体布线811。
另外，在该第八实施方式中，是作为被动元件的磁传感器830在未安装在绝缘基材上的状态下由绝缘性树脂805所包覆的情况，但并不限于此，也可以是磁传感器830在安装于绝缘基材上的状态下由绝缘性树脂805所包覆的情况。
以上，对本发明的实施方式进行了详细说明，但上述说明在所有方案中仅为例示，本发明并不限定于这些方案。应理解的是，可在不脱离本发明的范围的前提下想出未例示的无数变形例。
如上所述，本说明书公开了本发明的各种方案。这些方案中的主要方案总结如下。
本发明是一种半导体芯片的安装方法，用于将配置在绝缘基材表面的半导体芯片的表面上所设的接合垫电连接至与形成在所述绝缘基材表面的所述接合垫对应的电极垫，其特征在于：包括：覆膜形成工序，在连接所述接合垫与所述电极垫的路径的表面形成树脂覆膜；布线槽形成工序，沿着用于连接所述接合垫与所述电极垫的路径，通过激光加工而形成深度等于或大于所述树脂覆膜的厚度的布线槽；催化剂沉积工序，使电镀催化剂或其前体沉积在所述布线槽的表面；覆膜去除工序，使所述树脂覆膜溶解或膨润于指定液体以将其去除；以及电镀处理工序，在去除所述树脂覆膜之后，仅在残留所述电镀催化剂或由所述电镀催化剂前体形成的电镀催化剂的部位形成非电解镀膜。
根据该半导体芯片的安装方法，能够以沿着半导体芯片的壁和绝缘基材表面的形态，在绝缘基材表面和半导体芯片表面形成连接配置在绝缘基材表面上的半导体芯片和绝缘基材表面的电极的布线。以此方式形成的布线形成在绝缘基材或半导体芯片的表面，因此与通过引线接合而形成的布线相比，强度较高。而且，在树脂密封时，也不会因树脂压力而受到损伤。而且，通过使用激光加工，能够以容易的工序形成正确的布线。
在所述半导体芯片的安装方法中，较为理想的是还包括：电解电镀工序，用于通过使用所形成的所述非电解镀膜作为电极来进行电解电镀，从而使电路厚膜化。由于仅通过非电解电镀进行厚膜化，因此会相对较耗费时间，但根据电解电镀工序，能以短时间进行非电解电镀而形成薄膜的布线，随后，能够使用所形成的非电解镀膜来作为供电电极，因此能够实现短时间内的厚膜化。
在所述半导体芯片的安装方法中，较为理想的是，所述树脂覆膜含有荧光性物质，且在所述覆膜去除工序之后、所述电镀处理工序之前还包括检查工序，用于使用来自所述荧光性物质的发光来检查覆膜去除不良。根据该检查工序，能够确认覆膜的去除不良，因此能够抑制在不必要的部分形成电镀膜的情况。
在所述半导体芯片的安装方法中，基于容易去除的观点考虑，较为理想的是，所述树脂覆膜是通过在指定液体中膨润而剥离的膨润性树脂覆膜。
在所述半导体芯片的安装方法中，较为理想的是，所述树脂覆膜的厚度为10μm以下。其原因在于，如果厚度过厚，则存在通过对树脂覆膜进行激光加工而局部去除时尺寸精度下降的倾向，如果厚度过薄，则存在难以形成均匀膜厚的覆膜的倾向。
在所述半导体芯片的安装方法中，较为理想的是，所述树脂覆膜是通过在所述绝缘基材表面涂敷弹性体的悬浮液或者乳状液之后进行干燥而形成的覆膜。
在所述半导体芯片的安装方法中，较为理想的是，所述树脂覆膜通过将形成在支撑基材上的膨润性树脂覆膜转印到所述绝缘基材表面而形成。
本发明是一种半导体装置，其特征在于：在绝缘基材表面配设具有接合垫的半导体芯片，所述接合垫通过在所述半导体芯片的表面以及所述绝缘基材表面形成的电镀膜而连接于在所述绝缘基材表面形成的电极垫。
本发明是一种半导体芯片的连接方法，用于将配置在绝缘基材表面的多个半导体芯片上所设的接合垫彼此电连接，其特征在于：包括：覆膜形成工序，在连接形成于第一半导体芯片上的接合垫与形成于第二半导体芯片上的接合垫的路径的表面形成树脂覆膜；布线槽形成工序，沿着所述路径，通过激光加工而形成深度等于或大于所述树脂覆膜的厚度的布线槽；催化剂沉积工序，使电镀催化剂或其前体沉积在所述布线槽的表面；覆膜去除工序，使所述树脂覆膜溶解或膨润于指定液体以将其去除；以及电镀处理工序，在去除所述树脂覆膜之后，仅在残留所述电镀催化剂或由所述电镀催化剂前体形成的电镀催化剂的部位形成非电解镀膜。根据该半导体芯片的连接方法，能够以跨过半导体芯片引起的阶差的方式而形成布线，因此能够以容易的方法使基板上的多个半导体芯片彼此电连接。因而，能够容易地实现多芯片模块等的制造。
本发明是一种立体结构物，其在表面设有布线，其特征在于：在立体结构物的表面，形成跨及立体结构物的彼此交叉的相邻面间或者在平面或曲面上延伸的布线用凹槽，将布线用导体的至少一部分埋入所述布线用凹槽中。根据该立体结构物，将布线用导体的至少一部分埋入跨及立体结构物的彼此交叉的相邻面间而延伸的布线用凹槽中，因此，即使在布线的线宽细窄的情况下，也能提高布线相对于立体结构物的粘合强度。其结果，即使布线通过立体结构物的向外侧突出的山折形的角部，也能减少布线的脱落或偏离的问题。而且，由于电镀金属有一部分埋入布线用凹槽中，因此也能减少受到物理外力而布线断裂的问题。
另外，理所当然的是，布线是设在立体结构物表面的立体布线，以与立体结构物的表面接触并顺着该表面的方式而形成。因此，无须考虑引线接合中的引线摇摆之类的现象，能够极大提高布线密度。而且，布线用导体只要将一部分埋入布线用凹槽中即可，布线用导体的其他部分也可位于立体结构物的表面外。当然，如果布线用导体全部埋入布线用凹槽中，则布线将难以受到来自外侧的影响，从而能够更有效地抑制布线的脱落、偏离、断裂的问题。此时，布线用导体的表面既可与立体结构物的表面一致为同一面，而且，也可比立体结构物的表面后退到布线用凹槽的内部。
在所述立体结构物中，当在立体结构物的表面设有垫部，且布线连接于该垫部时，布线将连接于与所述垫部导通的立体结构物的内部电路或者安装在所述垫部上的部件等。
在所述立体结构物中，当立体结构物包含多层电路基板，内部电路的端部面向该多层电路基板侧面的纵壁，布线通过与该内部电路的端部连接而对多层电路基板的内部电路进行层间连接时，布线作为取代以往的形成作为层间连接用孔的通孔的技术方法的、用于层间连接的外部布线而发挥功能。其结果，在以往的形成通孔的技术方法中，存在内部电路的布线有效面积会因将通孔配置于多层电路基板的内部电路上而相应地减少的问题，但本发明能够避免该问题。而且，能够在多层电路基板的纵壁上容易地设置用于层间连接的外部布线。
在所述立体结构物中，当立体结构物是在绝缘基材上安装有半导体芯片的半导体装置时，在绝缘基材的表面或半导体芯片的表面形成将布线用导体的至少一部分埋入布线用凹槽中的立体布线。并且，此时的布线如前所述，成为用于将配置在绝缘基材表面的半导体芯片的表面上所设的接合垫电连接于在所述绝缘基材表面上形成的电极垫的布线。
另外，作为立体结构物的其他具体例，可列举呈三维形状的电路基板；多层电路基板；在绝缘基材上以多段层叠的状态安装有多个半导体芯片的堆叠式芯片封装件；采用安装在绝缘基材上的半导体芯片或者未安装在绝缘基材上的半导体芯片由绝缘性树脂所包覆的结构的半导体装置(例如存储器封装件等)；所述存储器封装件安装于支撑体上的存储卡；采用安装在绝缘基材上的被动元件(例如电阻器、电容器、线圈、各种传感器等)或者未安装在绝缘基材上的被动元件由绝缘性树脂所包覆的结构的电子器件(例如磁头等)；以及所述磁头安装在线束上的磁头模块等。
在所述立体结构物上，经由所述垫部而安装有半导体芯片的半导体装置是在表面形成有将布线用导体的至少一部分埋入布线用凹槽中的立体布线的立体结构物上安装有半导体芯片的半导体装置。
在所述立体结构物中，当立体结构物是在绝缘基材上安装有半导体芯片且该半导体芯片由绝缘性树脂所包覆的半导体装置时，在绝缘基材的表面或包覆半导体芯片的绝缘性树脂的表面，形成将布线用导体的至少一部分埋入布线用凹槽中的立体布线。由于不在由硅晶片构成的半导体芯片的表面形成布线用凹槽，而在绝缘性树脂的表面形成布线用凹槽，因此具有易形成该布线用凹槽的优点。
在所述立体结构物中，当立体结构物是在绝缘基材上以多段层叠的状态安装有多个半导体芯片，且该半导体芯片由绝缘性树脂所包覆的半导体装置时，在多芯片模块中实现进一步的紧凑化·高密度化的堆叠式芯片封装件的表面，形成将布线用导体的至少一部分埋入布线用凹槽中的立体布线。
在所述立体结构物中，当一端到达半导体芯片的接合垫的连通线的另一端面向绝缘性树脂的表面，且布线连接该连通线的另一端和绝缘基材的电极垫时，布线成为用于经由连通线将半导体芯片的接合垫电连接于绝缘基材的电极垫的布线。
在所述立体结构物中，当一端到达半导体芯片的连接线的另一端面向绝缘性树脂的表面，且布线将这些连接线的另一端彼此连接，从而将多个半导体芯片彼此连接时，布线作为取代以往的硅通孔的技术方法或多段引线接合的技术方法的、用于半导体芯片间连接的外部布线而发挥功能。即，作为多段层叠有多个半导体芯片的堆叠式芯片封装件中的半导体芯片间连接的技术方法，以往已知的是硅通孔的技术方法或多段引线接合的技术方法。然而，对于硅通孔而言，由于是将通孔配置于半导体芯片的电路上，因此存在芯片上的电路的布线有效面积将因该通孔的配置而相应地减少的问题。而且，对于多段引线接合而言，如背景技术中已述的，存在可靠性欠缺，并且安装面积大而难以实现高密度化的问题。针对此类问题，在该结构的立体结构物中，在堆叠式芯片封装件侧面的纵壁或上表面形成用于芯片间连接的埋入型的外部布线，该外部布线经由连接线来将立体结构物中内置的芯片彼此连接，因此能够避免这些问题。
在所述立体结构物中，当半导体装置为存储器封装件时，在存储器封装件的表面，形成将布线用导体的至少一部分埋入布线用凹槽中的立体布线。
本发明是一种存储卡，其在支撑体上安装有所述存储器封装件，其特征在于：在存储卡的表面，形成跨及存储卡的彼此交叉的相邻面间或者在平面或曲面上延伸的布线用凹槽，将布线用导体的至少一部分埋入所述布线用凹槽中。根据该结构，在存储卡的表面，形成将布线用导体的至少一部分埋入布线用凹槽中的立体布线。
在所述立体结构物中，当立体结构物是被动元件由绝缘性树脂所包覆的电子器件时，在电子器件的表面形成将布线用导体的至少一部分埋入布线用凹槽中的立体布线。由于不在被动元件的表面形成布线用凹槽而在绝缘性树脂的表面形成布线用凹槽，因此具有易形成该布线用凹槽的优点。
在所述立体结构物中，当一端到达被动元件的连接线的另一端面向绝缘性树脂的表面，且布线与该连接线的另一端连接时，布线成为经由连接线而与被动元件电连接的布线。
在所述立体结构物中，当电子器件为磁头时，在磁头的表面，形成将布线用导体的至少一部分埋入布线用凹槽中的立体布线。
本发明是一种磁头模块，其在线束上安装有所述磁头，其特征在于：在磁头模块的表面，形成跨及磁头模块的彼此交叉的相邻面间或者在平面或曲面上延伸的布线用凹槽，将布线用导体的至少一部分埋入所述布线用凹槽中。根据该结构，在磁头模块的表面形成将布线用导体的至少一部分埋入布线用凹槽中的立体布线。
本发明是一种立体结构物的制法，所述立体结构物在表面设有布线，其特征在于：包括：树脂包覆工序，利用绝缘性树脂来包覆安装或未安装于绝缘基材的半导体芯片或者被动元件；覆膜形成工序，在绝缘性树脂的表面以及绝缘基材的表面形成树脂覆膜；布线槽形成工序，从绝缘性树脂的外表面侧以及绝缘基材的外表面侧进行激光加工，从而形成深度大于树脂覆膜的厚度并且与一端到达半导体芯片的接合垫的连通线的另一端连通的布线槽、与一端到达半导体芯片或被动元件的连接线的另一端连通的布线槽、包含到达半导体芯片的接合垫的连通孔的布线槽、或者包含到达半导体芯片或被动元件的连接孔的布线槽；催化剂沉积工序，使电镀催化剂或其前体沉积在布线槽的表面；覆膜去除工序，使树脂覆膜溶解或膨润于指定液体以将其去除；以及电镀处理工序，在去除树脂覆膜之后，仅在残留电镀催化剂或由其前体形成的电镀催化剂的部位形成非电解镀膜。根据该立体结构物的制法，由于不在由硅晶片构成的半导体芯片的表面或者被动元件的表面形成布线用凹槽，而在绝缘性树脂的表面形成布线用凹槽，因此具有易形成该布线用凹槽的优点。
产业实用性
根据本发明，能够以顺着半导体芯片的壁和绝缘基材表面的形态，在绝缘基材表面和半导体芯片表面形成连接配置在绝缘基材表面上的半导体芯片和绝缘基材表面的电极的布线、或配置在绝缘基材表面的多个半导体芯片。以此方式形成的布线的强度比通过引线接合而形成的布线高。因而，在树脂密封时，也不会因树脂压力而受到损伤。而且，根据本发明，在表面设有布线的半导体装置等立体结构物中，能够提高布线相对于该立体结构物的粘合强度，因此能够减少布线的脱落、偏离、断裂等问题。根据以上所述，本发明在半导体芯片的安装方法及表面设有布线的立体结构物的技术领域，具有广泛的工业实用性。

Claims (26)

1.一种半导体芯片的安装方法，用于将配置在绝缘基材表面的半导体芯片的表面上所设的接合垫电连接至与形成在所述绝缘基材表面的所述接合垫对应的电极垫，其特征在于：包括：
覆膜形成工序，在连接所述接合垫与所述电极垫的路径的表面形成树脂覆膜；
布线槽形成工序，沿着用于连接所述接合垫与所述电极垫的路径，通过激光加工而形成深度等于或大于所述树脂覆膜的厚度的布线槽；
催化剂沉积工序，使电镀催化剂或其前体沉积在所述布线槽的表面；
覆膜去除工序，使所述树脂覆膜溶解或膨润于指定液体以将其去除；以及
电镀处理工序，在去除所述树脂覆膜之后，仅在残留所述电镀催化剂或由所述电镀催化剂前体形成的电镀催化剂的部位形成非电解镀膜。
2.根据权利要求1所述的半导体芯片的安装方法，其特征在于：还包括：
电解电镀工序，用于通过使用形成的所述非电解镀膜作为电极来进行电解电镀，从而使电路厚膜化。
3.根据权利要求1或2所述的半导体芯片的安装方法，其特征在于：
所述树脂覆膜含有荧光性物质，且在所述覆膜去除工序之后、所述电镀处理工序之前还包括检查工序，用于使用来自所述荧光性物质的发光来检查覆膜去除不良。
4.根据权利要求1至3中任一项所述的半导体芯片的安装方法，其特征在于：
所述树脂覆膜的厚度为10μm以下。
5.根据权利要求1至4中任一项所述的半导体芯片的安装方法，其特征在于：
所述树脂覆膜由通过在指定液体中膨润而剥离的膨润性树脂构成。
6.根据权利要求1至5中任一项所述的半导体芯片的安装方法，其特征在于：
所述树脂覆膜是通过在所述绝缘基材表面涂敷弹性体的悬浮液或者乳状液之后进行干燥而形成的覆膜。
7.根据权利要求1至6中任一项所述的半导体芯片的安装方法，其特征在于：
所述树脂覆膜通过将形成在支撑基材上的膨润性树脂覆膜转印到所述绝缘基材表面而形成。
8.一种半导体装置，其特征在于：
使用根据权利要求1至7中任一项所述的安装方法而在绝缘基材表面安装有半导体芯片。
9.一种半导体装置，其特征在于：
在绝缘基材表面配设具有接合垫的半导体芯片，所述接合垫通过形成在所述半导体芯片的表面以及所述绝缘基材表面的电镀膜而连接于形成在所述绝缘基材表面的电极垫。
10.一种半导体芯片的连接方法，用于将配置在绝缘基材表面的多个半导体芯片上所设的接合垫彼此电连接，其特征在于：包括：
覆膜形成工序，在连接形成在第一半导体芯片上的接合垫与形成在第二半导体芯片上的接合垫的路径的表面形成树脂覆膜；
布线槽形成工序，沿着所述路径，通过激光加工而形成深度等于或大于所述树脂覆膜的厚度的布线槽；
催化剂沉积工序，使电镀催化剂或其前体沉积在所述布线槽的表面；
覆膜去除工序，使所述树脂覆膜溶解或膨润于指定液体以将其去除；以及
电镀处理工序，在去除所述树脂覆膜之后，仅在残留所述电镀催化剂或由所述电镀催化剂前体形成的电镀催化剂的部位形成非电解镀膜。
11.一种立体结构物，其在表面设有布线，其特征在于：
在立体结构物的表面，形成跨及立体结构物的彼此交叉的相邻面间或者在平面或曲面上延伸的布线用凹槽，
将布线用导体的至少一部分埋入所述布线用凹槽中。
12.根据权利要求11所述的立体结构物，其特征在于：
在立体结构物的表面设有垫部，布线与该垫部连接。
13.根据权利要求11或12所述的立体结构物，其特征在于：
立体结构物包含多层电路基板，内部电路的端部面向该多层电路基板的侧面的纵壁，布线通过与该内部电路的端部连接而对多层电路基板的内部电路进行层间连接。
14.根据权利要求11或12所述的立体结构物，其特征在于：
立体结构物是在绝缘基材上安装有半导体芯片的半导体装置。
15.一种半导体装置，其特征在于：
在根据权利要求12所述的立体结构物上，隔着所述垫部安装有半导体芯片。
16.根据权利要求11所述的立体结构物，其特征在于：
立体结构物是在绝缘基材上安装有半导体芯片、且该半导体芯片被绝缘性树脂包覆的半导体装置。
17.根据权利要求11所述的立体结构物，其特征在于：
立体结构物是在绝缘基材上以多段层叠的状态安装有多个半导体芯片、且该半导体芯片由绝缘性树脂包覆的半导体装置。
18.根据权利要求16或17所述的立体结构物，其特征在于：
一端到达半导体芯片的接合垫的连通线的另一端面向绝缘性树脂的表面，布线连接该连通线的另一端与绝缘基材的电极垫。
19.根据权利要求17所述的立体结构物，其特征在于：
一端到达半导体芯片的连接线的另一端面向绝缘性树脂的表面，布线通过将这些连接线的另一端彼此连接而将多个半导体芯片彼此连接。
20.根据权利要求16或17所述的立体结构物，其特征在于：
半导体装置为存储器封装件。
21.一种存储卡，其在支撑体上安装有根据权利要求20所述的存储器封装件，其特征在于：
在存储卡的表面，形成跨及存储卡的彼此交叉的相邻面间或者在平面或曲面上延伸的布线用凹槽，
将布线用导体的至少一部分埋入所述布线用凹槽中。
22.根据权利要求11所述的立体结构物，其特征在于：
立体结构物是被动元件被绝缘性树脂包覆的电子器件。
23.根据权利要求22所述的立体结构物，其特征在于：
一端到达被动元件的连接线的另一端面向绝缘性树脂的表面，布线连接于该连接线的另一端。
24.根据权利要求22所述的立体结构物，其特征在于：
电子器件为磁头。
25.一种磁头模块，其在线束上安装有根据权利要求24所述的磁头，其特征在于：
在磁头模块的表面，形成跨及磁头模块的彼此交叉的相邻面间或者在平面或曲面上延伸的布线用凹槽，
将布线用导体的至少一部分埋入所述布线用凹槽中。
26.一种立体结构物的制法，所述立体结构物在表面设有布线，其特征在于：包括：
树脂包覆工序，利用绝缘性树脂来包覆安装或未安装于绝缘基材的半导体芯片或者被动元件；
覆膜形成工序，在绝缘性树脂的表面以及绝缘基材的表面形成树脂覆膜；
布线槽形成工序，从绝缘性树脂的外表面侧以及绝缘基材的外表面侧进行激光加工，从而形成深度大于树脂覆膜的厚度并且与一端到达半导体芯片的接合垫的连通线的另一端连通的布线槽、与一端到达半导体芯片或被动元件的连接线的另一端连通的布线槽、包含到达半导体芯片的接合垫的连通孔的布线槽、或者包含到达半导体芯片或被动元件的连接孔的布线槽；
催化剂沉积工序，使电镀催化剂或其前体沉积在布线槽的表面；
覆膜去除工序，使树脂覆膜溶解或膨润于指定液体以将其去除；以及
电镀处理工序，在去除树脂覆膜之后，仅在残留电镀催化剂或由其前体形成的电镀催化剂的部位形成非电解镀膜。
CN2010800045943A 2009-01-27 2010-01-26 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法 Pending CN102282661A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009-015052 2009-01-27
JP2009015052 2009-01-27
JP2009253131 2009-11-04
JP2009-253131 2009-11-04
PCT/JP2010/050971 WO2010087336A1 (ja) 2009-01-27 2010-01-26 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2013103383383A Division CN103441117A (zh) 2009-01-27 2010-01-26 半导体装置、表面设有布线的立体结构物、存储卡以及磁头模块

Publications (1)

Publication Number Publication Date
CN102282661A true CN102282661A (zh) 2011-12-14

Family

ID=42395597

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2013103383383A Withdrawn CN103441117A (zh) 2009-01-27 2010-01-26 半导体装置、表面设有布线的立体结构物、存储卡以及磁头模块
CN2010800045943A Pending CN102282661A (zh) 2009-01-27 2010-01-26 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2013103383383A Withdrawn CN103441117A (zh) 2009-01-27 2010-01-26 半导体装置、表面设有布线的立体结构物、存储卡以及磁头模块

Country Status (7)

Country Link
US (4) US8482137B2 (zh)
EP (1) EP2378547A4 (zh)
JP (1) JPWO2010087336A1 (zh)
KR (3) KR101284376B1 (zh)
CN (2) CN103441117A (zh)
TW (1) TWI452641B (zh)
WO (1) WO2010087336A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441107A (zh) * 2013-07-24 2013-12-11 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
CN103681647A (zh) * 2012-09-24 2014-03-26 环旭电子股份有限公司 封装结构及其制造方法
CN104412722A (zh) * 2012-12-27 2015-03-11 京瓷株式会社 布线基板、电子装置以及发光装置
CN106206540A (zh) * 2015-05-25 2016-12-07 富士电机株式会社 半导体装置及其制造方法
CN106373936A (zh) * 2015-07-23 2017-02-01 旭景科技股份有限公司 在周边具有输入输出焊垫的芯片及其制造方法
CN106463476A (zh) * 2014-04-22 2017-02-22 京瓷株式会社 布线基板、电子装置以及电子模块
CN106910689A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN109526142A (zh) * 2018-11-30 2019-03-26 中国科学院深圳先进技术研究院 一种晶片与电路板的连接方法
CN112018063A (zh) * 2019-05-29 2020-12-01 株式会社电装 半导体封装、半导体装置及半导体封装的制造方法
WO2021097614A1 (zh) * 2019-11-18 2021-05-27 苏州新光维医疗科技有限公司 集成式微型焊板结构及其制作工艺
CN113948427A (zh) * 2021-10-15 2022-01-18 王琮 用于半导体封装的一体化封装装置及封装方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
CN103441117A (zh) 2009-01-27 2013-12-11 松下电器产业株式会社 半导体装置、表面设有布线的立体结构物、存储卡以及磁头模块
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US9355975B2 (en) * 2010-05-11 2016-05-31 Xintec Inc. Chip package and method for forming the same
TW201214656A (en) * 2010-09-27 2012-04-01 Universal Scient Ind Shanghai Chip stacked structure and method of fabricating the same
WO2012060091A1 (ja) * 2010-11-05 2012-05-10 パナソニック株式会社 立体構造物の表面への配線方法、表面に配線が設けられた立体構造物を得るための中間構造物、及び、表面に配線が設けられた立体構造物
JPWO2012077280A1 (ja) * 2010-12-09 2014-05-19 パナソニック株式会社 三次元集積回路の設計支援装置及び設計支援方法
US20150014029A1 (en) * 2011-04-08 2015-01-15 Taiyo Ink MFG. Co. Ltd Photosensitive composition, hardened coating films therefrom, and printed wiring boards using same
KR101482372B1 (ko) * 2011-06-29 2015-01-13 파나소닉 주식회사 발광 소자의 제조 방법 및 발광 소자의 제조 장치
US8970046B2 (en) * 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
JP2013145839A (ja) * 2012-01-16 2013-07-25 Nitto Denko Corp 中空封止用樹脂シートおよびその製法、並びに中空型電子部品装置の製法および中空型電子部品装置
US20130234330A1 (en) * 2012-03-08 2013-09-12 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
US8736080B2 (en) 2012-04-30 2014-05-27 Apple Inc. Sensor array package
US8981578B2 (en) 2012-04-30 2015-03-17 Apple Inc. Sensor array package
JP2014040820A (ja) * 2012-08-23 2014-03-06 Mazda Motor Corp エンジン燃焼室に臨む部材の断熱構造体及びその製造方法
CN104412381B (zh) * 2013-01-31 2018-01-09 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块
US9881962B2 (en) * 2013-12-10 2018-01-30 Sony Corporation Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof
TWI575779B (zh) * 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
DE102015009454A1 (de) * 2014-07-29 2016-02-04 Micronas Gmbh Elektrisches Bauelement
JP6425062B2 (ja) * 2014-08-07 2018-11-21 パナソニックＩｐマネジメント株式会社 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
JP6439960B2 (ja) * 2014-08-07 2018-12-19 パナソニックＩｐマネジメント株式会社 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
US9842831B2 (en) * 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
US9633960B2 (en) * 2015-06-30 2017-04-25 Sunasic Technologies Inc. Chip with I/O pads on peripheries and method making the same
WO2017052652A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Combination of semiconductor die with another die by hybrid bonding
CN108700275B (zh) * 2016-02-24 2022-05-31 奇跃公司 用于光发射器的低轮廓互连
US10971468B2 (en) * 2016-11-21 2021-04-06 3M Innovative Properties Company Automatic registration between circuit dies and interconnects
JP6776840B2 (ja) * 2016-11-21 2020-10-28 オムロン株式会社 電子装置およびその製造方法
US10665581B1 (en) 2019-01-23 2020-05-26 Sandisk Technologies Llc Three-dimensional semiconductor chip containing memory die bonded to both sides of a support die and methods of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
WO2020179020A1 (ja) * 2019-03-06 2020-09-10 三菱電機株式会社 半導体装置及びその製造方法
CN110109299B (zh) * 2019-04-09 2020-11-10 深圳市华星光电技术有限公司 一种显示面板的线路结构及其制造方法
TW202118280A (zh) * 2019-09-10 2021-05-01 日商索尼半導體解決方案公司 攝像裝置、電子機𠾖及製造方法
CN111065198A (zh) * 2019-11-18 2020-04-24 昆山丘钛微电子科技有限公司 指纹识别模组、电子设备及指纹识别模组制造方法
CN112248491B (zh) * 2020-10-12 2022-04-22 东北电力大学 一种微流控芯片的复合加工装置
TWI822286B (zh) * 2022-08-31 2023-11-11 晶呈科技股份有限公司 垂直型發光二極體晶粒的封裝方法
CN116913822B (zh) * 2023-09-05 2024-11-05 Nano科技(北京)有限公司 一种光组件引线键合工装

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786340A (ja) * 1993-06-29 1995-03-31 Nippon Chemicon Corp 半導体素子の接続方法
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US20030024731A1 (en) * 2000-03-15 2003-02-06 Per-Erik Nordal Vertical electrical interconnections in a stack
US20030227080A1 (en) * 2002-06-11 2003-12-11 Mitsubishi Denki Kabushiki Kaisha Multi-chip module
KR100577443B1 (ko) * 2005-05-12 2006-05-08 삼성전기주식회사 인쇄회로기판 플립칩 제조방법
JP2007088288A (ja) * 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板
JP2008118075A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子部品の実装方法、電子基板、及び電子機器

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2986804A (en) * 1957-02-06 1961-06-06 Rogers Corp Method of making a printed circuit
JPS6178132A (ja) 1984-09-25 1986-04-21 Toshiba Corp 集積回路装置
US4689103A (en) * 1985-11-18 1987-08-25 E. I. Du Pont De Nemours And Company Method of manufacturing injection molded printed circuit boards in a common planar array
EP0260514B1 (en) * 1986-09-15 1991-06-19 General Electric Company Photoselective metal deposition process
JPH01212262A (ja) 1988-02-17 1989-08-25 Fujitsu Ltd 粉体の形成方法
JP2772157B2 (ja) 1991-05-28 1998-07-02 三菱重工業株式会社 半導体装置の配線方法
JPH065665A (ja) * 1992-04-20 1994-01-14 Mitsubishi Heavy Ind Ltd Ｉｃチップの側面に電極を形成する方法及びマルチｉｃチップ
CA2144323C (en) 1992-09-14 2005-06-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
EP0620703B1 (en) * 1993-04-12 1997-12-29 Ibiden Co, Ltd. Resin compositions and printed circuit boards using the same
JPH07281437A (ja) 1994-04-14 1995-10-27 Asahi Chem Ind Co Ltd 光硬化性樹脂積層体
EP0880754B1 (de) 1996-02-12 2000-05-17 David Finn Verfahren und vorrichtung zur kontaktierung eines drahtleiters
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP3508819B2 (ja) 1998-01-23 2004-03-22 旭化成エレクトロニクス株式会社 光重合性組成物
US6335225B1 (en) 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
KR20080024239A (ko) * 1998-09-17 2008-03-17 이비덴 가부시키가이샤 다층빌드업배선판
JP3549015B2 (ja) 1999-02-12 2004-08-04 旭化成エレクトロニクス株式会社 光重合性組成物
JP2001201851A (ja) 2000-01-18 2001-07-27 Asahi Kasei Corp 光重合性樹脂組成物
US6753483B2 (en) * 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
JP4138211B2 (ja) * 2000-07-06 2008-08-27 株式会社村田製作所 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
JP2002076167A (ja) * 2000-08-29 2002-03-15 Sony Corp 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
JP3866033B2 (ja) * 2000-12-14 2007-01-10 シャープ株式会社 半導体装置の製造方法
JP2002299341A (ja) * 2001-03-29 2002-10-11 Seiko Epson Corp 配線パターンの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
TW523857B (en) * 2001-12-06 2003-03-11 Siliconware Precision Industries Co Ltd Chip carrier configurable with passive components
JP4211256B2 (ja) * 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
TWI233172B (en) * 2003-04-02 2005-05-21 Siliconware Precision Industries Co Ltd Non-leaded semiconductor package and method of fabricating the same
JP2005032894A (ja) * 2003-07-10 2005-02-03 Hitachi Cable Ltd 半導体装置用テープキャリア
KR100513422B1 (ko) * 2003-11-13 2005-09-09 삼성전자주식회사 집적회로 모듈의 구조
US7258549B2 (en) 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP2006013465A (ja) * 2004-05-26 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TW200539246A (en) 2004-05-26 2005-12-01 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
US7468291B2 (en) * 2006-05-10 2008-12-23 Asml Netherlands B.V. Method and apparatus for locating and/or forming bumps
US7452217B2 (en) 2006-06-22 2008-11-18 Sankyo Kasei Co., Ltd. Connecting member for surface mounting circuit
US7750441B2 (en) * 2006-06-29 2010-07-06 Intel Corporation Conductive interconnects along the edge of a microelectronic device
KR100772113B1 (ko) * 2006-09-28 2007-11-01 주식회사 하이닉스반도체 입체 인쇄회로 기판
JP2008251948A (ja) * 2007-03-30 2008-10-16 Victor Co Of Japan Ltd 回路部品の製造方法
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
CN103441117A (zh) 2009-01-27 2013-12-11 松下电器产业株式会社 半导体装置、表面设有布线的立体结构物、存储卡以及磁头模块
US8421226B2 (en) * 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786340A (ja) * 1993-06-29 1995-03-31 Nippon Chemicon Corp 半導体素子の接続方法
US20030024731A1 (en) * 2000-03-15 2003-02-06 Per-Erik Nordal Vertical electrical interconnections in a stack
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US20030227080A1 (en) * 2002-06-11 2003-12-11 Mitsubishi Denki Kabushiki Kaisha Multi-chip module
KR100577443B1 (ko) * 2005-05-12 2006-05-08 삼성전기주식회사 인쇄회로기판 플립칩 제조방법
JP2007088288A (ja) * 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板
JP2008118075A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子部品の実装方法、電子基板、及び電子機器

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681647B (zh) * 2012-09-24 2017-07-21 环旭电子股份有限公司 封装结构及其制造方法
CN103681647A (zh) * 2012-09-24 2014-03-26 环旭电子股份有限公司 封装结构及其制造方法
CN104412722A (zh) * 2012-12-27 2015-03-11 京瓷株式会社 布线基板、电子装置以及发光装置
CN103441107B (zh) * 2013-07-24 2016-08-10 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
CN103441107A (zh) * 2013-07-24 2013-12-11 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
CN106463476A (zh) * 2014-04-22 2017-02-22 京瓷株式会社 布线基板、电子装置以及电子模块
CN106463476B (zh) * 2014-04-22 2019-07-16 京瓷株式会社 布线基板、电子装置以及电子模块
CN106206540B (zh) * 2015-05-25 2019-10-25 富士电机株式会社 半导体装置及其制造方法
US10236244B2 (en) 2015-05-25 2019-03-19 Fuji Electric Co., Ltd. Semiconductor device and production method therefor
CN106206540A (zh) * 2015-05-25 2016-12-07 富士电机株式会社 半导体装置及其制造方法
CN106373936A (zh) * 2015-07-23 2017-02-01 旭景科技股份有限公司 在周边具有输入输出焊垫的芯片及其制造方法
CN106910689A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106910689B (zh) * 2015-12-23 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN109526142A (zh) * 2018-11-30 2019-03-26 中国科学院深圳先进技术研究院 一种晶片与电路板的连接方法
CN109526142B (zh) * 2018-11-30 2021-07-13 中国科学院深圳先进技术研究院 一种晶片与电路板的连接方法
CN112018063A (zh) * 2019-05-29 2020-12-01 株式会社电装 半导体封装、半导体装置及半导体封装的制造方法
WO2021097614A1 (zh) * 2019-11-18 2021-05-27 苏州新光维医疗科技有限公司 集成式微型焊板结构及其制作工艺
GB2604516A (en) * 2019-11-18 2022-09-07 Scivita Med Tech Co Ltd Integrated miniature welding plate structure and manufacturing process therefor
CN113948427A (zh) * 2021-10-15 2022-01-18 王琮 用于半导体封装的一体化封装装置及封装方法
CN113948427B (zh) * 2021-10-15 2022-04-15 王琮 用于半导体封装的一体化封装装置及封装方法

Also Published As

Publication number Publication date
TW201104766A (en) 2011-02-01
TWI452641B (zh) 2014-09-11
US20140097004A1 (en) 2014-04-10
KR20130091794A (ko) 2013-08-19
JPWO2010087336A1 (ja) 2012-08-02
US8482137B2 (en) 2013-07-09
US20140090876A1 (en) 2014-04-03
KR101359117B1 (ko) 2014-02-05
WO2010087336A1 (ja) 2010-08-05
KR20130052668A (ko) 2013-05-22
US9795033B2 (en) 2017-10-17
US8901728B2 (en) 2014-12-02
US20110281138A1 (en) 2011-11-17
US20130200522A1 (en) 2013-08-08
EP2378547A4 (en) 2013-12-04
US8759148B2 (en) 2014-06-24
KR101284376B1 (ko) 2013-07-09
EP2378547A1 (en) 2011-10-19
CN103441117A (zh) 2013-12-11
KR20110094144A (ko) 2011-08-19

Similar Documents

Publication Publication Date Title
CN102282661A (zh) 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
CN102893711B (zh) 配线方法、以及在表面设有配线的构造物、半导体装置、配线基板、存储卡、电气器件、模块及多层电路基板
US9082438B2 (en) Three-dimensional structure for wiring formation
US9070393B2 (en) Three-dimensional structure in which wiring is provided on its surface
TWI427132B (zh) 電子構件用黏著劑組成物及使用它之電子構件用黏著劑片
US9332642B2 (en) Circuit board
US20160035698A1 (en) Stack package
JP2009094493A (ja) 電子部品用接着剤組成物およびそれを用いた電子部品用接着剤シート
TWI451820B (zh) 電路基板及其製造方法
CN102316668A (zh) 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置
US8637972B2 (en) Two-sided substrate lead connection for minimizing kerf width on a semiconductor substrate panel
US20070235857A1 (en) Semiconductor device having an adhesion promoting layer and method for producing it
KR101238966B1 (ko) 회로 기판의 제조 방법, 및 상기 제조 방법에 의해 얻어진 회로 기판
KR20130134768A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
WO2012060091A1 (ja) 立体構造物の表面への配線方法、表面に配線が設けられた立体構造物を得るための中間構造物、及び、表面に配線が設けられた立体構造物
CN102655715A (zh) 柔性印刷电路板及其制造方法
CN106653734B (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法
KR20090091896A (ko) 촉매금속이 형성된 절연필름 및 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Japan's Osaka kamato city characters really 1006 times

Applicant after: Matsushita Electric Industrial Co., Ltd.

Address before: Japan Osaka City door 1048 door really really big

Applicant before: Matsushita Electric Works, Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MATSUSHITA ELECTRIC WORKS LTD. TO: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111214