[go: up one dir, main page]

JP2008118075A - 電子部品の実装方法、電子基板、及び電子機器 - Google Patents

電子部品の実装方法、電子基板、及び電子機器 Download PDF

Info

Publication number
JP2008118075A
JP2008118075A JP2006302483A JP2006302483A JP2008118075A JP 2008118075 A JP2008118075 A JP 2008118075A JP 2006302483 A JP2006302483 A JP 2006302483A JP 2006302483 A JP2006302483 A JP 2006302483A JP 2008118075 A JP2008118075 A JP 2008118075A
Authority
JP
Japan
Prior art keywords
substrate
insulating
wiring
forming
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006302483A
Other languages
English (en)
Other versions
JP5018024B2 (ja
Inventor
Takeshi Niidate
剛 新舘
Masaru Yajima
勝 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006302483A priority Critical patent/JP5018024B2/ja
Publication of JP2008118075A publication Critical patent/JP2008118075A/ja
Application granted granted Critical
Publication of JP5018024B2 publication Critical patent/JP5018024B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24997—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/82051—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】信頼性に優れた実装構造を効率よく形成できる電子部品の実装方法を提供する。
【解決手段】ＩＣチップ１０を回路基板２０上に載置する工程（ａ）と、接続端子１４と基板側端子２２との間の回路基板２０上に、液滴吐出法を用いて絶縁材料を配置し、該絶縁材料の少なくとも一部を硬化させて絶縁層３０ａを形成する工程（ｂ）と、絶縁層３０ａ上であって絶縁層３０ａより狭い平面領域に前記絶縁材料を配置し、該絶縁材料の少なくとも一部を硬化させて絶縁層３０ｂを形成する工程（ｃ）と、前記絶縁材料の塗布による絶縁層の形成を繰り返すことで、絶縁層３０ａ〜３０ｄの積層膜であるスロープ材３０を形成する工程（ｄ）と、スロープ材３０の斜面上に液滴吐出法を用いて接続配線３４を形成する工程（ｅ）と、を有する実装方法とした。
【選択図】図２

Description

本発明は、電子部品の実装方法、電子基板、及び電子機器に関するものである。
近年、電子基板（電子基板）上に実装される電子部品の小型化が進んでおり、電子基板の細密化が要求されている。このような、細密な配線構造を形成する方法として、液滴吐出法を用いて、導電性パターンを絶縁膜中に埋め込んだ状態に形成する技術がある（例えば、特許文献１参照）。
特開２００５−３２７９８５号公報
ところで、上記電子基板が搭載される電子機器（例えば携帯電話等）についても、近年、小型化が進行しており、電子部品をより高密度で実装する方法の提供が望まれている。そこで、基板上にＩＣチップを固定し、該ＩＣチップの周囲に、液滴吐出法を用いて絶縁材料を塗布し、絶縁膜中にＩＣチップを埋め込み、該ＩＣチップに接続する配線を形成することで、ＩＣチップが高密度で実装された電子基板を構成することが考えられる。しかし電子部品の厚さが大きい場合には、液滴吐出法による絶縁膜形成に長時間を要するために効率が低下する。またその一方で、液滴吐出法による配線形成では、チップと基板面との間に段差があると、断線を生じてしまう。
本発明は上記事情に鑑みてなされたもので、液滴吐出法を用いた絶縁膜形成工程を含む電子部品の実装方法において、信頼性に優れた実装構造を効率よく形成できる電子部品の実装方法を提供することを目的としている。また本発明は、電子部品の実装信頼性に優れる電子基板を提供することを目的としている。
本発明の電子部品の実装方法は、上記課題を解決するために、基板側端子が配列された基板上に、接続端子が配列形成された端子形成面を有する電子部品を実装する方法であって、前記端子形成面を基板と反対側を向けた状態で前記電子部品を前記基板上に載置する工程と、前記電子部品の接続端子と、該接続端子に対応する前記基板側端子との間の前記基板上の領域に、前記基板側端子から前記端子形成面につながる斜面を形成する工程と、前記斜面上に、液滴吐出法を用いて、前記基板側端子と前記接続端子とを接続する配線を形成する工程と、を有し、前記斜面を形成する工程が、前記電子部品の接続端子と前記基板側端子との間の前記基板上の領域に、液滴吐出法を用いて絶縁材料を配置し、該絶縁材料の少なくとも一部を硬化させて第１の絶縁層を形成する工程と、前記第１の絶縁層上であって該第１の絶縁層より狭い平面領域に前記絶縁材料を配置し、該絶縁材料の少なくとも一部を硬化させて第２の絶縁層を形成する工程と、を繰り返すことで、前記電子部品の側方に前記絶縁層の積層膜を形成する工程であることを特徴とする。
この実装方法によれば、電子部品の側方に絶縁層の積層膜を形成することで、電子部品の端子形成面と基板との段差を緩和することができ、前記積層膜の斜面上に液滴吐出法を用いて配線を形成することができる。絶縁層を電子部品の側方にのみ形成するので、液滴吐出法による絶縁膜形成を部分的に行えばよく、電子部品と基板面との間に大きな段差がある場合にも極めて効率よく電子部品の実装を行うことができる。
またこの方法では、ワイヤボンディングのように配線を引き回す空間が必要ないことから、薄型の電子基板を簡便な工程で得ることができる。
前記積層膜の前記斜面上に、前記基板側端子から前記接続端子につながる溝部を形成する工程を有し、前記配線を形成する工程では前記溝部内に前記配線を形成する実装方法とすることもできる。このような実装方法とすれば、溝部によって配線の形成領域が規定されるので、配線を正確かつ容易に形成することができる。
また前記溝部を形成する工程が、前記積層膜の前記斜面上でレーザ光を走査する工程である実装方法とすることが好ましい。レーザ光を照射して積層膜の一部を除去するようにすれば、極めて容易に溝部を形成することができる。
前記積層膜の前記斜面上に、絶縁材料を液滴吐出法を用いて配置し、当該絶縁材料の少なくとも一部を硬化することで、前記基板側端子から前記接続端子につながる絶縁下地膜を形成する工程を有し、前記配線を形成する工程では前記絶縁下地膜上に前記配線を形成する実装方法としてもよい。このような実装方法とすれば、配線形成領域を絶縁下地膜によって規定できるので、断線等を防ぎつつ正確に配線を形成できる。また、積層膜を構成する絶縁層間の段差を、絶縁下地膜により緩和することができるので、より確実に断線等を防止することができる。さらに、積層膜表面が液滴吐出法による配線形成に不適な表面状態となっていたとしても、絶縁下地膜によって配線形成領域の表面状態を配線形成に好適な状態に制御することができる。
また前記絶縁下地膜を形成する前記絶縁材料と、前記積層膜を形成する前記絶縁材料とが同一の絶縁材料である実装方法とすることもできる。このような実装方法とすれば、絶縁下地膜と積層膜との密着性を良好なものとすることができる。また、絶縁下地膜と積層膜との物理的特性の差異が無くなるので温度変化や応力に対する耐久性に優れる絶縁層を形成することができる。
前記斜面を形成する工程において、前記積層膜を構成する前記各絶縁層を、外側に向かって突出する複数の突出部を有する形状に形成するとともに、前記各絶縁層の突出部が前記基板側端子から前記接続端子に向かって平面的に配列されるように前記各絶縁層を積層することで、前記各絶縁層内で隣接する前記突出部を側壁として前記基板側端子から前記接続端子につながる溝部を前記斜面上に形成し、前記配線を形成する工程では前記溝部内に前記配線を形成する実装方法とすることもできる。
この実装方法によれば、溝部により配線形成領域が規定されるので、配線を正確かつ安定に形成できるようになる。またかかる方法によれば、絶縁層の形状を利用して溝部を形成するので、レーザ光照射等の溝部形成のための工程が不要になり、電子基板の製造コストや製造効率の点で有利な実装方法となる。
また、前記各絶縁層に３カ所上の前記突出部を形成し、前記積層膜の前記斜面上に、前記基板側端子から前記接続端子につながる複数の前記溝部を形成する実装方法とすることもできる。本発明の実装方法では、液滴吐出法を用いて絶縁層を形成するので、このように複数の溝部を有するよう各絶縁層を形成することも容易である。
前記電子部品を取り囲むように前記積層膜を形成する実装方法としてもよい。このような実装方法とすれば、電子部品の複数の辺縁から配線を引き出して実装することができる。
前記絶縁材料を基板上に配置した後、当該絶縁材料に光を照射することで、前記絶縁材料を部分的に硬化させる実装方法とすることが好ましい。光照射工程は極めて短時間に容易に実行できるので、絶縁層を部分的に硬化させる方法として好適である。
前記配線を形成した後、前記電子部品、前記配線、及び前記絶縁層の積層膜を覆うように前記絶縁材料を塗布する工程と、前記絶縁材料に光を照射して部分的に硬化させて被覆絶縁層を形成する工程と、前記基板上に形成された前記絶縁層を加熱して硬化させる工程と、を有する実装方法とすることもできる。この実装方法によれば、光照射によって半硬化状態とした絶縁層と、半硬化状態の被覆絶縁層とを、加熱により一体的に硬化させるので、前記絶縁層と被覆絶縁層との間に応力が残留しないように硬化させることができる。したがって本実装方法によれば、電子部品の実装信頼性に優れた電子基板を得ることができる。
本発明の電子基板は、基板側端子が配列された基板上に、接続端子が配列形成された端子形成面を有する電子部品が実装された電子基板であって、前記電子部品の側方に、複数の絶縁層を積層してなり、前記基板側端子から該基板側端子に対応する前記接続端子につながる斜面を有する積層膜が形成されており、前記積層膜の前記斜面上に、前記基板側端子と前記接続端子とを接続する配線が形成されていることを特徴とする。
この電子基板によれば、電子部品と基板との段差を緩和する積層膜の斜面上に配線を形成しているので、ワイヤボンディングのように配線を引き回す空間を設ける必要が無く、薄型の電子基板を実現できる。
前記積層膜の前記斜面上に、前記基板側端子から前記接続端子につながる溝部が形成されており、当該溝部内に前記配線が形成されている構成としてもよい。この構成によれば、溝部によって配線の形成領域が規定されているので、配線間の短絡が生じにくく、優れた信頼性を得ることができる。
前記積層膜の前記斜面上に、前記基板側端子から前記接続端子につながる絶縁下地膜が形成され、当該絶縁下地膜上に前記配線が形成されている構成としてもよい。この構成によれば、絶縁下地膜によって積層膜の斜面上の段差がさらに緩和されているので、配線の断線等が生じにくく、信頼性に優れた電子基板となる。
前記積層膜を構成する前記各絶縁層に、当該絶縁層の一部を外側に突出させてなる複数の突出部が形成され、前記積層膜の前記斜面上で前記各絶縁層の突出部が平面的に配列されて、当該配列された前記突出部を側壁として前記基板側端子から前記接続端子につながる溝部が前記斜面上に形成されており、前記溝部内に前記配線が形成されている構成としてもよい。この構成によれば、溝部によって配線の形成領域が規定されているので、配線間の短絡が生じにくく、優れた信頼性を得ることができる。
本発明の電子機器は、先に記載の電子基板を備えたことを特徴とする。この構成によれば、信頼性に優れた高集積の電子基板を具備し、小型で高性能の電子機器を提供することができる。
以下、本発明の実施の形態について図面を参照して説明するが、本発明の技術範囲は以下の実施の形態に限定されるものではない。
（第１の実施形態）
図１（ａ）は、本発明に係る電子部品の実装方法を用いて製造できる電子部品実装体である電子基板の平面構成図であり、図１（ｂ）は、（ａ）に示すＡ−Ａ’線に沿う断面構成図である。
図１に示す電子基板１００は、回路基板２０の一面側（（ｂ）図上面側）に、ＩＣチップ（電子部品）１０をフェースアップボンディングし、ＩＣチップ１０の接続端子と回路基板２０上の配線パターンとを電気的に接続した構成である。本実施形態の場合、半導体集積回路を含むＩＣチップ１０の回路基板２０と反対側面に半導体集積回路１２ａが形成され、当該面がＩＣチップ１０の能動面となっている。
なお、本発明の実装方法を適用して実装できるＩＣチップ１０としては、図１に示したものに限らず、一面側に外部接続端子を具備した電子部品（電子デバイス）を広く用いることができる。すなわち、ＩＣチップ１０に代えて、集積回路を具備しない半導体部品等の能動部品を用いることもでき、受動部品（抵抗器、キャパシタ、インダクタ等）を用いてもよい。
ＩＣチップ１０の能動面１２には、各辺端部に沿って複数の接続端子１４が配列形成されており、これらの接続端子１４…は、半導体集積回路１２ａから引き出された図示略の配線と電気的に接続されている。本実施形態では平面視矩形状のチップの周縁部に接続端子１４…が配列されている場合を示しているが、例えば、複数の接続端子１４は、能動面の二辺端部に沿う位置にのみ形成されていてもよく、能動面１２の中央部に１又は複数の接続端子１４が配置されていてもよい。
図１（ｂ）に示すようにＩＣチップ１０の能動面１２を覆うようにパッシベーション膜１６が形成されている。パッシベーション膜１６は絶縁材料からなる薄膜であり、例えばＳｉＯ２やＳｉＮ等の無機絶縁材料を用いて形成される。あるいは、無機絶縁材料を用いて形成した絶縁膜上に、さらにポリイミド等の有機絶縁材料（樹脂材料）を用いた絶縁膜を積層してもよい。パッシベーション膜１６には、接続端子１４の少なくとも一部（例えば中央部）を露出させる開口が形成されている。すなわち、パッシベーション膜１６は、接続端子１４の少なくとも中央部を避けて形成されている。接続端子１４の端部にパッシベーション膜１６が乗り上げていてもよい。またパッシベーション膜１６は、前記接続端子１４上の領域を避けて能動面１２の表面を覆うように形成することが好ましい。さらにパッシべーション膜１６は、ＩＣチップ１０の側面ないし裏面側まで延設されていてもよい。また本実施形態の場合、ＩＣチップ１０の裏面（能動面１２と反対側のチップ面）には接続端子は形成されていないが、裏面にも接続端子等の電極が設けられていても構わない。さらに能動面１２と反対側に接続端子を有する場合には、図１とは反対に、能動面１２を回路基板１２側に向けて実装してもよい。
上記構成を具備したＩＣチップ１０は、実装面（図１（ｂ）上側面）に基板側端子２２が形成された回路基板２０上に実装されている。基板側端子２２は、回路基板２０に設けられた図示略の配線と電気的に接続されており、例えばＩＣチップ１０の近傍に形成された配線の拡幅部（ランド）として設けられている。そして、ＩＣチップ１０の接続端子１４と回路基板２０の基板側端子２２とは、接続配線３４を介して電気的に接続されている。
回路基板２０は、図１（ｂ）では基板側端子２２のみを有するように示されているが、絶縁層を介して複数層の配線層が積層された多層基板であってもよく、その裏面側（図１（ｂ）下側面）に露出する配線を具備した両面基板であってもよい。さらに回路基板２０としては、内部に延在する導電パターンを含んだ部品内蔵型の配線基板を用いることもでき、この場合、回路基板２０の内部に抵抗器、キャパシタ、インダクタ等の受動部品又は集積回路部品等の能動部品が埋め込まれ、内蔵の導電パターンに電気的に接続されている構成が採用できる。
ＩＣチップ１０は、回路基板２０に対して、その裏面（能動面と反対側）を向けた状態で載置されており、ＩＣチップ１０と回路基板２０との間には、接着層２９が介在している。接着層２９としては、導電性の接着剤と、絶縁性の接着剤のいずれも用いることができ、導電性の接着剤を用いれば、チップ実装領域の配線パターンとＩＣチップ１０の裏面に設けられた電極との導電接続に利用することができる。絶縁性の接着剤としては、ＤＡＦ（ダイアタッチフィルム）を用いることができる。また、接着層２９には絶縁マトリクス中に導電粒子が分散された異方性導電ペースト（ＡＣＰ）や、異方性導電フィルム（ＡＣＦ）を用いることもでき、これらを用いることで、ＩＣチップ１０の接着層２９側に形成された接続端子と回路基板上の端子とを容易に接続することができる。
回路基板２０上に載置されたＩＣチップ１０を取り囲むように、ＩＣチップ１０の能動面１２と回路基板２０の実装面との段差を緩和する斜面を具備したスロープ材（積層膜）３０が設けられている。スロープ材３０は、絶縁材料（例えば樹脂）を用いて形成された複数の絶縁層３０ａ〜３０ｄを積層した構造を有する。絶縁層３０ａ〜３０ｄとしては、光硬化性の絶縁物質を含み、当該絶縁物質を含む液体の絶縁材料を基板上に配置した後、基板上の絶縁材料に光を照射することで、当該絶縁材料の少なくとも一部を硬化させることができるものを用いることが好ましい。
本実施形態の場合、絶縁層３０ａ〜３０ｄを形成するための絶縁材料として、アクリル樹脂（光硬化性絶縁物質）とエポキシ樹脂（熱硬化性絶縁物質）とを含む絶縁材料が用いられており、絶縁材料への光照射によってアクリル樹脂の硬化のみを進行させた半硬化状態の絶縁層を形成できるようになっている。このように半硬化状態を得られる絶縁材料を用いることで、絶縁層を積層した後に一括して完全硬化させることができるようになり、形成する絶縁層中に応力が残留するのを防止して、信頼性に優れた電子基板を得ることができる。また、硬化の進行度に伴う表面状態の変化を利用して製造時に絶縁層の表面状態（親液／撥液性）を制御することができる。
スロープ材３０は、ＩＣチップ１０の側面に接触するようにして形成されており、スロープ材３０を構成する絶縁層３０ａ〜３０ｄがＩＣチップ１０を取り囲む枠状を成し、なおかつ上層側の絶縁層ほど狭い幅に形成されていることで、ＩＣチップ１０を取り囲む緩やかな階段状の斜面を形成している。このスロープ材３０の斜面により、ＩＣチップ１０の能動面１２と回路基板２０の実装面とがほぼ段差無く連続した表面を成している。スロープ材３０の高さは、ＩＣチップ１０の能動面１２と略同一の高さとすることが好ましいが、後述する接続配線３４の断線等を防止できる程度にＩＣチップ１０側方の段差を緩和できればよい。また、スロープ材３０は、接続端子１４を覆わない限度で能動面１２の周縁部に一部掛かるように形成されていてもよい。
ＩＣチップ１０の各接続端子１４は、液滴吐出法を用いて形成された接続配線３４を介して、対応する基板側端子２２と電気的に接続されている。具体的には、接続配線３４は、接続端子１４上からパッシベーション膜１６上及びスロープ材３０の斜面上を通って基板側端子２２に至るよう形成されている。このように、ＩＣチップ１０の側方に設けられたスロープ材３０の斜面部を介して異なる高さの端子と配線とを接続しているので、接続配線３４の断線を防止でき、またワイヤボンディングのようにワイヤを引き回す空間を要しないことから薄型の電子基板となっている。
本実施形態の場合、ＩＣチップ１０を取り囲むように基板側端子２２が配置されているので、スロープ材３０がＩＣチップ１０を取り囲むように形成されているが、ＩＣチップ１０の一部の辺端部にのみ近接して基板側端子２２が形成されている場合には、その辺端部に隣接する部分にのみスロープ材３０を設ければよい。また、回路基板２０上に実装されたＩＣチップ１０は、これらの上層に形成された被覆絶縁層によって封止されていてもよい。被覆絶縁層は、スロープ材３０の絶縁層３０ａ〜３０ｄと同一の絶縁材料を用いて形成することが好ましい。このように同一の絶縁材料を用いて封止することで、接続配線３４の封止性をより良好なものとすることができ、また絶縁層における熱膨張係数や弾性係数の差異をなくせることから、信頼性に優れる電子基板を実現することができる。
（電子部品の実装方法）
次に、本発明に係る電子デバイスの実装方法について説明する。
図２（ａ）〜（ｅ）は、上記実施形態の電子基板１００におけるＩＣチップ（電子部品）１０の実装工程を説明する図であって、図１（ｂ）に相当する断面構成図である。
本実施形態の実装方法は、回路基板２０上にＩＣチップ１０を載置する載置工程（図２（ａ））と、ＩＣチップ１０の周囲にスロープ材３０を形成するスロープ材形成工程（図２（ｂ）〜図２（ｄ））と、接続配線３４を形成する接続配線形成工程（図２（ｅ））と、を有している。また接続配線工程では、液滴吐出法（液相法）を用いて接続配線３４を形成する。
＜載置工程＞
以下、図面を参照して実装方法の各工程について詳細に説明する。
まず、図２（ａ）に示すように、所定の基板側端子２２等が形成された回路基板２０上に、接着層２９を介してＩＣチップ１０を載置する。ＩＣチップ１０の基板上への載置は、真空チャック等によりＩＣチップ１０を吸着支持して搬送し、回路基板２０上の実装位置に配置する方法が採用できる。ＩＣチップ１０の裏面又は回路基板２０上に、図２（ａ）に示す接着層２９を形成するための接着剤を塗布した状態でＩＣチップ１０が回路基板２０上に載置される。接着層２９には、先に記載のように、ＤＡＦや樹脂製接着剤を用いることができる。接着層２９を介して回路基板２０にＩＣチップ１０を接着させた後でも、樹脂製接着剤を未硬化状態としておけば、ＩＣチップ１０の位置調整を容易に行うことができる。またこの場合において、ＩＣチップ１０の載置後にも真空チャックでＩＣチップ１０を保持しておき、真空チャックの水平移動によりＩＣチップ１０の位置調整を行ってもよい。
ＩＣチップ１０を回路基板２０上に載置したならば、次に、図２（ｂ）〜図２（ｄ）に示すように、ＩＣチップ１０の側面部に当接するスロープ材３０を形成する。このスロープ材３０は、先に記載のように、光硬化性絶縁物質であるアクリル樹脂と、熱硬化性絶縁物質であるエポキシ樹脂とを含む絶縁材料を用いた液滴吐出法により形成される。本発明には、絶縁材料の塗布に用いられる公知の液滴吐出法が適用できる。
上記絶縁材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂材料を用いてもよい。
スロープ材３０を形成するには、まず、図２（ｂ）及び図１（ａ）に示すように、液滴吐出法を用いて、ＩＣチップ１０を取り囲む枠状に、液体の絶縁材料を配置し、これに紫外線等の光を照射して絶縁材料の一部を硬化させることで絶縁材料を半硬化状態とした絶縁層３０ａを形成する。また、本実施形態では上記絶縁材料の表面状態が、半硬化状態と完全硬化状態との間で、硬化の程度に応じて親液性から撥液性に変化するものであるため、このように半硬化状態としておくことで、絶縁層３０ａ表面を、液相法による絶縁層や配線の形成に好適な状態に制御することができる。
次に、図２（ｃ）に示すように、絶縁層３０ａ上に、絶縁層３０ａよりも幅の狭い枠状に絶縁材料を配置し、これに紫外線等の光を照射することで、半硬化状態の絶縁材料からなる絶縁層３０ｂを形成する。
そして、図２（ｄ）に示すように、積層された絶縁層３０ａ〜３０ｄがＩＣチップ１０の高さに達するまで絶縁材料の塗布と光照射とを繰り返し、ＩＣチップ１０を取り囲む概略階段状のスロープ材３０を形成する。スロープ材３０の一部はＩＣチップ１０のパッシべーション膜１６に乗り上げていてもよい。
上記積層形成される各絶縁層３０ａ〜３０ｄの厚さは、スロープ材３０の斜面上に形成される接続配線３４の断線等を回避できる程度の厚さであれば、特に限定されない。各絶縁層３０ａ〜３０ｄは液相法を用いて形成されているため、その端縁部は図２に示すように外側に向かって下降する傾斜面となっている。そのため、絶縁層を比較的厚く形成した場合であっても、接続配線３４に不具合は生じにくい。各絶縁層３０ａ〜３０ｄを接続配線３４の断線を回避できる限度で厚く形成すれば、スロープ材３０の形成工程に要する時間を短縮でき、効率よく電子部品の実装を行うことができる。
次に、図２（ｅ）に示すように、接続配線３４を形成する。接続配線３４は、パッシべーション膜１６の開口部に露出された接続端子１４の上面からスロープ材３０の斜面上を通って基板側端子２２上に至るように形成する。本実施形態では、この接続配線３４の形成に際して、導電性微粒子を媒質に分散させた液体材料を吐出ヘッドにより選択配置する液滴吐出法を用いる。
本実施形態で用いる接続配線形成用の液体材料は、導電性微粒子を分散媒に分散させた分散液、若しくはその前駆体からなるものである。導電性微粒子としては、例えば金、銀、銅、パラジウム、ニオブ及びニッケル等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などを用いることができる。導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ〜０．１μｍ程度であることが好ましい。かかる粒径のものを用いることで、吐出ヘッドのノズル目詰まりを防止しつつ、緻密な構造の配線を形成できる。分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水やアルコール類、炭化水素系化合物、エーテル系化合物、極性化合物等を用いることができる。
図２（ｅ）に示すように、接続端子１４と基板側端子２２とを接続する線状に液体材料を配置する。液体材料の吐出を複数回繰り返して行うことで、所定厚さの導電層が積層された構造の接続配線３４を形成してもよい。液体材料を配置したならば、回路基板２０上に配された液体材料に含まれる分散媒の除去を目的として乾燥処理を行う。この乾燥処理は、真空乾燥や加熱処理により行うことができる。
ただし、接続配線３４を絶縁層中に封止した構成の電子基板を製造する場合には、かかる乾燥処理において加熱を行わず、接続配線３４上にさらに被覆絶縁層を形成した後に加熱を行うこととするのが好ましい。接続配線３４上の被覆絶縁層とともに硬化させることで、接続配線３４を取り囲む絶縁層内に応力が残留するのを防止でき、また封止状態をより良好なものとすることができるからである。
上記乾燥処理に続いて、回路基板２０上の乾燥膜（導電性微粒子の集合体）の導電性を向上させることを目的として、加熱処理又は光照射処理による焼成工程を実施する。
この焼成工程により、分散媒の除去がより確実に成される。また前記乾燥体に金属有機塩が含まれている場合、熱分解により金属に変成することができる。さらに、導電性微粒子がコーティング材に覆われている場合、その除去も行うことができる。
加熱処理や光照射処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。この加熱工程についても、接続配線３４上にさらに絶縁層を積層する場合には、かかる絶縁層の硬化工程と一括して行うことが好ましい。
以上の工程により、ＩＣチップ１０を回路基板２０上に実装することができる。
なお、実装したＩＣチップ１０上に、さらに絶縁材料を塗布して被覆絶縁層を形成し、ＩＣチップ１０や接続配線３４を封止してもよく、封止後の被覆絶縁層上にさらに配線等を形成することもできる。
特に、この接続配線３４上に積層される被覆絶縁層を、絶縁層３０ａ〜３０ｄの形成に用いられる絶縁材料と同一の絶縁材料により形成すれば、極めて良好に配線を封止でき、優れた信頼性を得ることができる。
被覆絶縁層についてより詳細に説明すると、上述したようにスロープ材３０を構成する絶縁層３０ａ〜３０ｄは、光照射により半硬化状態とされた絶縁材料からなる状態で接続配線３４の形成工程に供される。その後、かかるスロープ材３０を加熱すれば、半硬化状態の絶縁材料を完全に硬化させることができるが、このとき、接続配線３４上にスロープ材３０と同一の絶縁材料からなり、光照射により半硬化状態とされた被覆絶縁層が配されていると、加熱によって接続配線３４下の絶縁層３０ａ〜３０ｄと被覆絶縁層とが、それらの間に界面を形成することなく一体となって硬化するために接続配線３４への水分の進入経路や、接続配線３４の構成材料のマイグレーション経路が形成されにくくなり、また絶縁層中に応力が残留するのも防止できるので、極めて優れた信頼性を得ることができる。
なお、上記被覆絶縁層の形成には、必ずしも液滴吐出法を用いなくてもよい。ディスペンサ等を用いて被覆絶縁層形成用の絶縁材料を塗布すれば、ＩＣチップ１０や接続配線３４を覆う被覆絶縁層を短時間に形成できる。このように本発明では、領域選択的な絶縁層（スロープ材３０）の形成にのみ液滴吐出法を用い、正確な液体配置が可能である一方で、吐出量が少ないという液滴吐出法の不利な点を補い、高効率に信頼性に優れた実装構造を得られるようにしている。
また本実施形態によれば、接続端子１４と基板側端子２２とを電気的に接続する接続配線３４を、液滴吐出法を用いて形成しているので、ワイヤボンディングやフェースダウンボンディングで行われるような超音波振動の付与や加圧を避けることができる。したがって、基板２０に対する耐熱性の要求を減らし、ＩＣチップ１０のストレスの発生を減らすことができる。また、接続配線３４は、ＩＣチップ１０及びスロープ材３０の表面に密着した状態で形成されるので、ワイヤボンディングのようにワイヤを引き回す空間は不要であり、薄型の電子基板を得ることができ、かかる電子基板によれば、これを備える電子機器の薄型化、小型化に寄与し得るものとなる。また、基板２０として汎用基板を使用し、ＩＣチップ１０の構成（接続端子１４の配列等）に応じて接続配線３４を引き回すこともできる。
（第２の実施形態）
図３（ａ）は、本発明に係る電子部品の実装方法の第２の実施形態を説明するための電子基板の部分断面構成図であり、図３（ｂ）は図３（ａ）に対応する平面構成図、図３（ｃ）は図３（ａ）に対応する斜視構成図である。
先の第１の実施形態では、ＩＣチップ１０の側方に概略階段状のスロープ材３０を形成し、スロープ材３０の斜面上に接続配線３４を形成することとしていた。これに対して本実施形態では、図３に示すように、スロープ材３０の斜面上に複数の溝部３０ｓを形成し、かかる溝部３０ｓ内に接続配線３４を形成するようになっている。
本実施形態の電子部品の実装方法において、スロープ材３０を構成する絶縁層３０ａ〜３０ｅの形成工程は、図２に示した第１実施形態の工程と同様である。そして、本実施形態では、スロープ材３０を形成した後、図３（ｂ）に示すように、基板側端子２２とこれに対応する接続端子１４とを結ぶ直線に沿って、スロープ材３０の斜面上に溝部３０ｓを形成する。溝部３０ｓは、例えばレーザ光で前記斜面上を走査して、かかる斜面の一部を除去することで形成することができる。このように基板側端子２２から接続端子１４につながる溝部３０ｓを形成することで、液滴吐出法による接続配線３４の形成を容易かつ正確に行えるようになる。また、溝部３０ｓの形成時において、絶縁層３０ａ〜３０ｅは光照射により半硬化状態としておけば、溝部３０ｓ内部においても液滴吐出法による接続配線３４の形成に好適な表面状態を得ることができ、さらに接続配線３４の形成後に被覆絶縁層による封止を行う際にも、良好な封止性を得ることができる。
（第３の実施形態）
図４（ａ）は、本発明に係る電子部品の実装方法の第３の実施形態を説明するための電子基板の部分断面構成図であり、図４（ｂ）は図４（ａ）に対応する平面構成図である。本実施形態では、上記第２実施形態の溝部３０ｓに代えて、スロープ材３０の斜面上に絶縁下地膜４０を形成する。
本実施形態の電子部品の実装方法において、スロープ材３０を構成する絶縁層３０ａ〜３０ｅの形成工程は、図２に示した第１実施形態の工程と同様である。そして、本実施形態では、スロープ材３０を形成した後、図３（ｂ）に示すように、基板側端子２２からこれに対応する接続端子１４につながる絶縁下地膜４０を液滴吐出法を用いた絶縁材料の塗布により形成する。絶縁下地膜４０の形成には、絶縁層３０ａ〜３０ｅと同一の絶縁材料を用いることが好ましく、かかる絶縁材料を用いることで、スロープ材３０との良好な密着性が得られ、また物理的特性も同一のものとなるので、温度変化や応力に対する耐久性に優れた絶縁層を形成できる。さらに、絶縁層３０ａ〜３０ｅと同一の絶縁材料を用いれば、光照射によって半硬化状態にすることで、液滴吐出法による配線形成に好適な表面状態を得られるので、スロープ材３０の絶縁層３０ａ〜３０ｅを完全硬化させた後でも接続配線３４の形成領域を選択的に所望の表面状態とすることができ、接続配線３４を正確な形状で形成することができる。
本実施形態のように、スロープ材３０の斜面上に改めて絶縁下地膜４０を形成することで、図３（ａ）に示すように、概略階段状となっている斜面における絶縁層間の段差を緩和することができるので、絶縁下地膜４０上に形成される接続配線３４の断線等を効果的に防止することができ、信頼性に優れる実装構造を得ることができる。
（第４の実施形態）
図５（ａ）は、本発明に係る電子部品の実装方法の第５の実施形態を説明するための電子基板の部分断面構成図であり、図５（ｂ）は図５（ａ）に対応する平面構成図、図５（ｃ）は図５（ａ）に対応する斜視構成図である。本実施形態は、第２実施形態と同様の機能を奏する溝部３０ｓを、絶縁層の形状を利用して形成する実装方法である。
本実施形態の電子部品の実装方法において、スロープ材３０を構成する絶縁層３０ａ〜３０ｅの形成工程は、図２に示した第１実施形態の工程と同様であるが、回路基板２０上に積層する各絶縁層３０ａ〜３０ｅについて、それぞれ図５（ｂ）に示すような複数の突出部４１ａ〜４１ｅを有する形状としている。さらに、各絶縁層３０ａ〜３０ｅの突出部４１ａ〜４１ｅを、図示のように、基板側端子２２から接続端子１４に向かって一列に配列することで、同じ絶縁層内で隣接する突出部４１ａ（４１ｂ〜４１ｅ）、４１ａ（４１ｂ〜４１ｅ）間の凹部が基板側端子２２から接続端子１４につながるように配列された溝部３０ｓをスロープ材３０の斜面上に形成している。
上記構成を備えたスロープ材３０を形成することで、図５（ｃ）に示すように突出部４１ａ〜４１ｅに囲まれた溝部３０ｓ内に接続配線３４を形成できるので、液滴吐出法による接続配線３４の形成を容易かつ正確に行えるようになる。また、第２実施形態に比しても、溝部を形成するためのレーザ光走査が不要であるから、製造コストや製造効率の点で有利な実装方法である。
なお、図５では、図面を見やすくするために隣接する絶縁層の突出部（例えば絶縁層３０ａの突出部４１ａと、かかる突出部４１ａの接続端子１４側に隣接する絶縁層３０ｂの突出部４１ｂ）が平面視で重ならないように配置されているが、１つの溝部３０ｓを構成する突出部４１ａ〜４１ｅのうち隣接する突出部どうし（例えば突出部４１ａ、４１ｂ）とが、一部平面的に重なるように配置されていてもよい。このような構成とすれば、隣接する突出部４１ａ〜４１ｅの間で溝部３０ｓの側壁を途切れることなく形成できるので、溝部３０ｓへの接続配線３４の形成をより正確にかつ安定に行えるようになる。
また、本実施形態において、接続配線３４の形成に先立って、溝部３０ｓ内に第３実施形態と同様の絶縁下地膜４０を形成してもよい。このようにすれば、概略階段状の溝部３０ｓ内の段差を絶縁下地膜により緩和することができるので、接続配線３４の信頼性をさらに優れたものとすることができる。また、スロープ材３０を加熱により完全硬化させた後でも、絶縁下地膜を形成することで溝部３０ｓ内に接続配線３４の形成に好適な表面状態を形成することができる。
（電子基板の他の構成）
本実施形態の電子部品の実装方法によれば、図６に示すような構成の電子基板２００を得ることができる。図６に示す電子基板２００は、多層配線構造を備えた回路基板２０上に、ＩＣチップ１０等を実装したものである。
本例の回路基板２０は、基板２０Ａ上に２個の回路チップ１２０，１２１を実装し、さらに多層の配線構造を備えた回路基板である。具体的には、基板２０Ａ上に配置された回路チップ１２０，１２１を取り囲むように形成された第１の絶縁層１１３が形成されており、第１層間絶縁膜１１３上に露出した回路チップ１２０，１２０のバンプ電極１４０に対して、第１層間絶縁膜１１３上に形成された配線パターン１１５が接続されている。
配線パターン１１５上を含む第１層間絶縁膜１１３上に第２層間絶縁膜１６０が形成されており、第２層間絶縁膜１６０上に形成された配線パターン１２５は、第２層間絶縁膜１６０を貫通して形成されたコンタクトホールＨ１，Ｈ２を介して下層側の配線パターン１１５と電気的に接続されている。
配線パターン１２５上を含む第２層間絶縁膜１６０上に、第３層間絶縁膜１６２が形成されており、第３層間絶縁膜１６２を貫通してコンタクトホールＨ３〜Ｈ５が形成されている。コンタクトホールＨ３を介して第３層間絶縁膜１６２上に形成された配線パターン１３５と下層側の配線パターン１１５とが接続されている。コンタクトホールＨ４，Ｈ５を介して第３層間絶縁膜１６３上に形成された基板側端子２２と下層側の配線パターン１２５とが接続されている。
そして、第３層間絶縁膜１６２上に実装されたＩＣチップ１０は、スロープ材３０上に形成された接続配線３４を介して基板側端子２２と電気的に接続され、さらにコンタクトホールＨ４、Ｈ５を介して配線パターン１２５と接続されている。配線パターン１２５と接続された配線パターン１１５を介して回路チップ１２０，１２１と電気的に接続されている。
さらに、ＩＣチップ１０と配線パターン１３５とを覆って被覆絶縁膜１６３が形成されている。被覆絶縁膜１６３を貫通するコンタクトホールＨ６が形成されており、コンタクトホールＨ６を介して被覆絶縁膜１６３上に配置された回路チップ１２４と配線パターン１３５とが電気的に接続されている。
このように、本発明の電子部品の実装方法は、任意の構成の回路基板への部品実装に適用することができ、また本発明の実装方法を採用することで、信頼性に優れた薄型の実装構造を得られるので、電子基板の小型化、薄型化が容易になる。
なお、本実施形態では、ＩＣチップ１０の実装にのみ本発明に係る実装方法を適用しているが、同様に接続端子（バンプ電極４０）を基板２０Ａと反対側に向けて配置されている回路チップ１２０，１２１の実装について、本発明に係る実装方法を採用してもよいのは勿論である。
（電子機器）
図７は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、筐体の内部あるいは表示部１３０１に、前述の方法を用いて得られる電子基板を備えている。図中、符号１３０２は操作ボタン１３０２、符号１３０３は受話口、符号１３０４は送話口を示している。上記電子基板には、本発明の実装方法を用いて電子部品を実装された電子基板が用いられており、小型で高性能でありかつ信頼性に優れた電子基板により、携帯電話１３００の信頼性を確保しつつその薄型化や小型化、高機能化を実現することができる。
上記実施形態の電子基板は、携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の電子基板を適用することで、薄型、小型であり信頼性に優れた電子機器を実現することができる。
図１は、第１実施形態に係る電子基板を示す図。 図２は、第１実施形態の実装方法を示す工程図。 図３は、第２実施形態に係る電子基板を示す図。 図４は、第３実施形態に係る電子基板を示す図。 図５は、第４実施形態に係る電子基板を示す図。 図６は、電子基板の一例を示す部分断面構成図。 図７は、電子機器の一例を示す斜視構成図。
符号の説明
１０ ＩＣチップ（電子部品）、１４ 接続端子、２０ 回路基板、３０ スロープ材、３０ａ〜３０ｅ 絶縁層、３０ｓ 溝部、３４ 基板側端子、４０ 絶縁下地膜、４１ａ〜４１ｅ 突出部、１００，２００ 電子基板

Claims (15)

  1. 基板側端子が配列された基板上に、接続端子が配列形成された端子形成面を有する電子部品を実装する方法であって、
    前記端子形成面を基板と反対側を向けた状態で前記電子部品を前記基板上に載置する工程と、
    前記電子部品の接続端子と、該接続端子に対応する前記基板側端子との間の前記基板上の領域に、前記基板側端子から前記端子形成面につながる斜面を形成する工程と、
    前記斜面上に、液滴吐出法を用いて、前記基板側端子と前記接続端子とを接続する配線を形成する工程と、を有し、
    前記斜面を形成する工程が、
    前記電子部品の接続端子と前記基板側端子との間の前記基板上の領域に、液滴吐出法を用いて絶縁材料を配置し、該絶縁材料の少なくとも一部を硬化させて第１の絶縁層を形成する工程と、前記第１の絶縁層上であって該第１の絶縁層より狭い平面領域に前記絶縁材料を配置し、該絶縁材料の少なくとも一部を硬化させて第２の絶縁層を形成する工程と、を繰り返すことで、前記電子部品の側方に前記絶縁層の積層膜を形成する工程であることを特徴とする電子部品の実装方法。
  2. 前記積層膜の前記斜面上に、前記基板側端子から前記接続端子につながる溝部を形成する工程を有し、
    前記配線を形成する工程では前記溝部内に前記配線を形成することを特徴とする請求項１に記載の電子部品の実装方法。
  3. 前記溝部を形成する工程が、前記積層膜の前記斜面上でレーザ光を走査する工程であることを特徴とする請求項２に記載の電子部品の実装方法。
  4. 前記積層膜の前記斜面上に、絶縁材料を液滴吐出法を用いて配置し、当該絶縁材料の少なくとも一部を硬化することで、前記基板側端子から前記接続端子につながる絶縁下地膜を形成する工程を有し、
    前記配線を形成する工程では前記絶縁下地膜上に前記配線を形成することを特徴とする請求項１に記載の電子部品の実装方法。
  5. 前記絶縁下地膜を形成する前記絶縁材料と、前記積層膜を形成する前記絶縁材料とが同一の絶縁材料であることを特徴とする請求項４に記載の電子部品の実装方法。
  6. 前記斜面を形成する工程において、前記積層膜を構成する前記各絶縁層を、外側に向かって突出する複数の突出部を有する形状に形成するとともに、前記各絶縁層の突出部が前記基板側端子から前記接続端子に向かって平面的に配列されるように前記各絶縁層を積層することで、前記各絶縁層内で隣接する前記突出部を側壁として前記基板側端子から前記接続端子につながる溝部を前記斜面上に形成し、
    前記配線を形成する工程では前記溝部内に前記配線を形成することを特徴とする請求項１に記載の電子部品の実装方法。
  7. 前記各絶縁層に３カ所上の前記突出部を形成し、前記積層膜の前記斜面上に、前記基板側端子から前記接続端子につながる複数の前記溝部を形成することを特徴とする請求項６に記載の電子部品の実装方法。
  8. 前記電子部品を取り囲むように前記積層膜を形成することを特徴とする請求項１から７のいずれか１項に記載の電子部品の実装方法。
  9. 前記絶縁材料を基板上に配置した後、当該絶縁材料に光を照射することで、前記絶縁材料を部分的に硬化させることを特徴とする請求項１から８のいずれか１項に記載の電子部品の実装方法。
  10. 前記配線を形成した後、
    前記電子部品、前記配線、及び前記絶縁層の積層膜を覆うように前記絶縁材料を塗布する工程と、
    前記絶縁材料に光を照射して部分的に硬化させて被覆絶縁層を形成する工程と、
    前記基板上に形成された前記絶縁層を加熱して硬化させる工程と、
    を有することを特徴とする請求項１から９のいずれか１項に記載の電子部品の実装方法。
  11. 基板側端子が配列された基板上に、接続端子が配列形成された端子形成面を有する電子部品が実装された電子基板であって、
    前記電子部品の側方に、複数の絶縁層を積層してなり、前記基板側端子から該基板側端子に対応する前記接続端子につながる斜面を有する積層膜が形成されており、
    前記積層膜の前記斜面上に、前記基板側端子と前記接続端子とを接続する配線が形成されていることを特徴とする電子基板。
  12. 前記積層膜の前記斜面上に、前記基板側端子から前記接続端子につながる溝部が形成されており、当該溝部内に前記配線が形成されていることを特徴とする請求項１１に記載の電子基板。
  13. 前記積層膜の前記斜面上に、前記基板側端子から前記接続端子につながる絶縁下地膜が形成され、当該絶縁下地膜上に前記配線が形成されていることを特徴とする請求項１１に記載の電子基板。
  14. 前記積層膜を構成する前記各絶縁層に、当該絶縁層の一部を外側に突出させてなる複数の突出部が形成され、
    前記積層膜の前記斜面上で前記各絶縁層の突出部が平面的に配列されて、当該配列された前記突出部を側壁として前記基板側端子から前記接続端子につながる溝部が前記斜面上に形成されており、
    前記溝部内に前記配線が形成されていることを特徴とする請求項１１に記載の電子基板。
  15. 請求項１１から１４のいずれか１項に記載の電子基板を備えたことを特徴とする電子機器。
JP2006302483A 2006-11-08 2006-11-08 電子部品の実装方法、電子基板、及び電子機器 Expired - Fee Related JP5018024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006302483A JP5018024B2 (ja) 2006-11-08 2006-11-08 電子部品の実装方法、電子基板、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006302483A JP5018024B2 (ja) 2006-11-08 2006-11-08 電子部品の実装方法、電子基板、及び電子機器

Publications (2)

Publication Number Publication Date
JP2008118075A true JP2008118075A (ja) 2008-05-22
JP5018024B2 JP5018024B2 (ja) 2012-09-05

Family

ID=39503760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006302483A Expired - Fee Related JP5018024B2 (ja) 2006-11-08 2006-11-08 電子部品の実装方法、電子基板、及び電子機器

Country Status (1)

Country Link
JP (1) JP5018024B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054835A (ja) * 2007-08-28 2009-03-12 Toshiba Corp 半導体装置およびその製造方法
WO2010087336A1 (ja) * 2009-01-27 2010-08-05 パナソニック電工株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
JP2012060322A (ja) * 2010-09-07 2012-03-22 Toshiba Corp テレビジョン受像機及び電子機器
WO2012060091A1 (ja) * 2010-11-05 2012-05-10 パナソニック株式会社 立体構造物の表面への配線方法、表面に配線が設けられた立体構造物を得るための中間構造物、及び、表面に配線が設けられた立体構造物
JP2012511835A (ja) * 2008-12-09 2012-05-24 ヴァーティカル・サーキツツ・インコーポレーテッド 電気伝導材料のエアゾール・アプリケーションによって形成される半導体ダイ相互接続
WO2012093548A1 (ja) * 2011-01-06 2012-07-12 富士機械製造株式会社 成膜パターン形成方法及び成膜パターン形成装置
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
JPWO2013168223A1 (ja) * 2012-05-08 2015-12-24 富士機械製造株式会社 半導体パッケージ及びその製造方法
CN109817574A (zh) * 2019-03-15 2019-05-28 浙江荷清柔性电子技术有限公司 半导体器件封装方法、互连装置及柔性电路板
WO2024039228A1 (ko) * 2022-08-18 2024-02-22 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526945A (ja) * 2000-03-15 2003-09-09 シン フイルム エレクトロニクス エイエスエイ スタックにおける電気的相互垂直接続
JP2005223067A (ja) * 2004-02-04 2005-08-18 Seiko Epson Corp 電子デバイス及びその製造方法
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器
JP2006147650A (ja) * 2004-11-16 2006-06-08 Seiko Epson Corp 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2006147647A (ja) * 2004-11-16 2006-06-08 Seiko Epson Corp 実装基板及び電子機器
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
JP2008071902A (ja) * 2006-09-13 2008-03-27 Fujifilm Corp 配線方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526945A (ja) * 2000-03-15 2003-09-09 シン フイルム エレクトロニクス エイエスエイ スタックにおける電気的相互垂直接続
JP2005223067A (ja) * 2004-02-04 2005-08-18 Seiko Epson Corp 電子デバイス及びその製造方法
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
JP2006147650A (ja) * 2004-11-16 2006-06-08 Seiko Epson Corp 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2006147647A (ja) * 2004-11-16 2006-06-08 Seiko Epson Corp 実装基板及び電子機器
JP2008071902A (ja) * 2006-09-13 2008-03-27 Fujifilm Corp 配線方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054835A (ja) * 2007-08-28 2009-03-12 Toshiba Corp 半導体装置およびその製造方法
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
JP2012511835A (ja) * 2008-12-09 2012-05-24 ヴァーティカル・サーキツツ・インコーポレーテッド 電気伝導材料のエアゾール・アプリケーションによって形成される半導体ダイ相互接続
US8482137B2 (en) 2009-01-27 2013-07-09 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
KR101359117B1 (ko) * 2009-01-27 2014-02-05 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
US9795033B2 (en) 2009-01-27 2017-10-17 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
WO2010087336A1 (ja) * 2009-01-27 2010-08-05 パナソニック電工株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
JPWO2010087336A1 (ja) * 2009-01-27 2012-08-02 パナソニック株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
US8901728B2 (en) 2009-01-27 2014-12-02 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
KR101284376B1 (ko) * 2009-01-27 2013-07-09 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
TWI452641B (zh) * 2009-01-27 2014-09-11 Panasonic Corp Semiconductor wafer packaging method, semiconductor wafer connection method and three-dimensional structure of the system method
US8759148B2 (en) 2009-01-27 2014-06-24 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
US8451613B2 (en) 2010-09-07 2013-05-28 Kabushiki Kaisha Toshiba Television and electronic apparatus
JP2012060322A (ja) * 2010-09-07 2012-03-22 Toshiba Corp テレビジョン受像機及び電子機器
WO2012060091A1 (ja) * 2010-11-05 2012-05-10 パナソニック株式会社 立体構造物の表面への配線方法、表面に配線が設けられた立体構造物を得るための中間構造物、及び、表面に配線が設けられた立体構造物
JP2012142525A (ja) * 2011-01-06 2012-07-26 Fuji Mach Mfg Co Ltd 成膜パターン形成方法及び成膜パターン形成装置
WO2012093548A1 (ja) * 2011-01-06 2012-07-12 富士機械製造株式会社 成膜パターン形成方法及び成膜パターン形成装置
JPWO2013168223A1 (ja) * 2012-05-08 2015-12-24 富士機械製造株式会社 半導体パッケージ及びその製造方法
CN109817574A (zh) * 2019-03-15 2019-05-28 浙江荷清柔性电子技术有限公司 半导体器件封装方法、互连装置及柔性电路板
WO2024039228A1 (ko) * 2022-08-18 2024-02-22 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
JP5018024B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
JP5018024B2 (ja) 電子部品の実装方法、電子基板、及び電子機器
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4592751B2 (ja) プリント配線基板の製造方法
US7640655B2 (en) Electronic component embedded board and its manufacturing method
CN100418215C (zh) 半导体器件及其制造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
US20090194322A1 (en) Device mounting board and manufacturing method therefor, and semiconductor module
US8274148B2 (en) Semiconductor module
KR100749983B1 (ko) 실장 기판 및 전자 기기
US20120322202A1 (en) Semiconductor device and manufacturing method of the semiconductor device
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2013211526A (ja) 部品内蔵基板及びその製造方法
TW200845319A (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
JP2010141293A (ja) 半導体装置及び半導体装置の製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008270362A (ja) 積層配線基板及びその製造方法
JP3847693B2 (ja) 半導体装置の製造方法
US20110286188A1 (en) Multilayer printed circuit board using flexible interconnect structure, and method of making same
US20090121350A1 (en) Board adapted to mount an electronic device, semiconductor module and manufacturing method therefore, and portable device
US20050212130A1 (en) Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment
US20060108146A1 (en) Structure of electronic package and method for fabricating the same
JP5295211B2 (ja) 半導体モジュールの製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Ref document number: 5018024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees