[go: up one dir, main page]

CN102280425A - 具备键合引线的半导体器件及其制造方法 - Google Patents

具备键合引线的半导体器件及其制造方法 Download PDF

Info

Publication number
CN102280425A
CN102280425A CN2011101555475A CN201110155547A CN102280425A CN 102280425 A CN102280425 A CN 102280425A CN 2011101555475 A CN2011101555475 A CN 2011101555475A CN 201110155547 A CN201110155547 A CN 201110155547A CN 102280425 A CN102280425 A CN 102280425A
Authority
CN
China
Prior art keywords
connection pads
bonding wire
semiconductor device
electrode
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101555475A
Other languages
English (en)
Other versions
CN102280425B (zh
Inventor
进藤祯司
太田伸司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010134419A external-priority patent/JP2011258896A/ja
Priority claimed from JP2011112969A external-priority patent/JP5252027B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN102280425A publication Critical patent/CN102280425A/zh
Application granted granted Critical
Publication of CN102280425B publication Critical patent/CN102280425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1424—Operational amplifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1427—Voltage regulator [VR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

具备键合引线的半导体器件及其制造方法。半导体器件具备：印制基板(10)，设有多个第1电极(11)、第2电极(12)；半导体芯片(20)，搭载在印制基板(10)上，设有沿着上表面的外周的形成第1列(L1)的多个第1连接焊盘(21)，及形成与第1列平行且比第1列靠内侧分离的第2列(L2)的多个第2连接焊盘(22)；将第1电极、第2电极和第1连接焊盘、第2连接焊盘连接的第1键合引线(31)、第2键合引线(32)；半导体芯片的电源电压端子、系统重置端子使用形成第1列L1的第1连接焊盘之中的任一个，与形成第2列的多个第2连接焊盘连接的第2键合引线被设置在比与形成第1列L1的多个第1连接焊盘连接的第1键合引线还靠上方。

Description

具备键合引线的半导体器件及其制造方法
技术领域
本发明涉及具备键合引线的半导体器件及其制造方法。
背景技术
在日本特开2006-332096号公报中公开了一种半导体器件，将排列了2列连接焊盘(pad)的LSI(Large Scale Integration)等半导体芯片通过引线键合(wire bonding)而安装在印制基板上。
而且，在日本特开2005-101256号公报中，考虑使用铝(Al)作为键合用的引线的材料。
但是，可以考虑在将连接焊盘排列了2列而设置于半导体芯片的构造的情况下，在半导体芯片的外侧的列的连接焊盘上安装了键合引线之后，对内侧的列的连接焊盘，比已设置的键合引线还靠上方安装键合引线。
但是，在连接了全部键合引线后进行导通测试的情况下，在先安装的下部的键合引线发现连接不良时，若不去掉后安装的上部的键合引线，就不能去掉拆卸下部的键合引线，存在生产性差的问题。
发明内容
本发明要解决的问题是提高半导体器件的生产性。
根据本发明的一个实施方式，提供一种半导体器件，其特征在于，包含印制基板；该印制基板具备：多个第1电极及多个第2电极；和半导体芯片，该半导体芯片设有多个第1连接焊盘和多个第2连接焊盘，该多个第1连接焊盘排列于沿着上表面的外周的边的第1列，该多个第2连接焊盘排列于在所述边从所述上表面侧看比所述第1列靠内侧分离的第2列；所述半导体芯片的电源电压端子、系统重置端子使用所述多个第1连接焊盘之中的任一个。
根据本发明的另一实施方式，提供一种半导体器件的制造方法，具有以下步骤：准备印制基板，该印制基板具备多个第1电极及多个第2电极和半导体芯片，该半导体芯片设有多个第1连接焊盘和多个第2连接焊盘，该多个第1连接焊盘成为沿着上表面的外周的边的第1列，该多个第2连接焊盘成为从上表面侧看比所述第1列靠内侧分离的第2列；在通过第1键合引线连接了所述第1连接焊盘和所述第1电极后，通过第2键合引线连接所述第2连接焊盘和所述第2电极。
附图说明
图1是本发明的实施方式涉及的半导体器件1的平面图。
图2是图1的II-II箭头视剖面图。
图3是将半导体芯片20在图1的III部放大的平面图。
图4是图3的IV-IV箭头视剖面图。
图5是半导体器件1的制造方法的说明图。
图6A、图6B是半导体器件1的制造方法的说明图。
图7是重置时间的说明图。
图8是半导体器件1的制造方法的说明图。
图9是半导体器件1的制造方法的说明图。
图10是示出图8所示的状态下的、形成第2键合引线32的键合头50，与第1连接焊盘21、第2连接焊盘22及已设置的第1键合引线31之间的位置关系的平面图。
图11是图10的X-X箭头视剖面图。
具体实施方式
图1是本发明的实施方式涉及的半导体器件1的平面图，图2是图1的II-II箭头视剖面图。半导体器件1基本由印制基板10、半导体芯片20、第1键合引线31、第2键合引线32、及密封层40等构成。
印制基板10是搭载半导体芯片20的电路基板等，在以在上表面搭载半导体芯片20的部分为中心的同心圆C1、C2上，分别形成了多个第1电极11、多个第2电极12。而且，在印制基板10上，形成了与各第1电极11连接的布线、与各第2电极12连接的布线。而且，在比同心圆C2靠近半导体芯片20的内侧的同心圆C1上排列的第1电极11的数量，比位于同心圆C1的外侧的同心圆C2上排列的第2电极12的数量多。在第1电极11上，分别固定了第1键合引线31的一端而电连接，在第2电极12上，分别固定了比第1键合引线31长的第2键合引线32的一端而电连接。而且，第1电极11包括输入用的第1电极11a、输出用的第1电极11b。
从半导体芯片20的上表面侧看，半导体芯片20的外周为大致四边形状。
在半导体芯片20的一个面上，沿着半导体芯片20的外周的四边的各边，形成了多个第1连接焊盘21。将沿着半导体芯片20的外周的各边形成的相邻的第1连接焊盘21的中心连结的直线，为与半导体芯片20的外周的各边平行的直线，将它们称作第1列L1。这些第1列L1，沿着半导体芯片20的外周的各边各有1个。
进而，若设定将半导体芯片20的四边形状的不同的2个顶点彼此连结的线段之中的、将半导体芯片20的四边除去的线段即2条对角线的交点为O，则在半导体芯片20的一个面上，从半导体芯片20的上表面侧看，在位于与中心O之间的距离比半导体芯片20的中心O与第1列L1之间的距离还短的位置，在所谓半导体芯片20上的4条第1列L1的内侧，形成多个第2连接焊盘22。这些多个第2连接焊盘22沿着各第1列L1形成。以将沿着各第1列L1形成的相邻的第2连接焊盘22的中心连结的各直线，为与半导体芯片20的外周的各边及各第1列L1平行的直线，将它们称作第2列L2。这些第2列L2也对应于半导体芯片20的外周的各边各有1条。
第1连接焊盘21、第2连接焊盘22是例如至少含有铝的电极。关于各第1连接焊盘21，从半导体芯片20的上表面侧看，第1连接焊盘21的中心与第1列L1重合，而且，列于第1列L1相互分离地排列。关于各第2连接焊盘22，从半导体芯片20的上表面侧看，比第1列L1靠近半导体芯片20的中心，中心与第1列L1的内侧的第2列L2重合，而且，列于第2列L2相互分离地排列。而且，第1列L1和第2列L2也可不必平行。
在比被排列于纵横4个边的第2列L2包围还靠内侧的部分(半导体芯片20的中央部)，设置了形成有集成电路的集成电路区域29。各边的第1连接焊盘21、第2连接焊盘22在第1列L1、第2列L2的方向上相互不同地设置。即，从与各边正交的一侧看，在该边侧配置的第1列L1的相互相邻的2个第1连接焊盘21、21的边界区域，在该边侧配置的第2列L2的1个第2连接焊盘22重合地配置，同时，从与各边正交的一侧看，在该边侧配置的第2列L2的相互相邻的2个第2连接焊盘22、22的边界区域，在该边侧配置的第1列L1的一个第1连接焊盘21重合地配置。
在第1连接焊盘21上，分别固定第1键合引线31的另一端而电连接，在第2连接焊盘22上，分别固定第2键合引线32的另一端而电连接。
在各边的第1连接焊盘21的第1列L1与第2连接焊盘22的第2列L2之间，后述的键合头50的长度被设定成不同时接触第1连接焊盘21和第2连接焊盘22这两者，第1列L1和第2列L2的距离，例如离开约300～400μm。
而且，对于电源电压端子(作为IC的电源电压的VDD端子，与VDD成对使用的作为IC的电源电压的VSS端子)、系统重置端子，使用第1列L1侧的第1连接焊盘21之中的任一个，不使用第2列L2的第2连接焊盘22。系统重置端子是用于使LSI等半导体芯片20正常动作的端子，是用于进行后述的重置动作(初始化)的端子。而且，后述的用于进行第1导通测试的输入端子21a、输出端子21b，也使用第1列L1侧的第1连接焊盘21之中的任一个。作为输出端子21b，有例如在将半导体芯片作为液晶显示使用时输出使液晶进行显示的信号的端子，即多个区段(segment)端子、多个公共(common)端子、各种输出端子等。这样，第1列L1侧的第1连接焊盘21是1个或多个电源电压端子(VDD、VSS)、1个系统重置端子、及多个输入端子21a、多个输出端子21b之中的任一个。多个第1连接焊盘21中的大多数，是输入端子21a或输出端子21b。而且，在将半导体芯片作为液晶显示使用时，第2连接焊盘22也是多个区段端子、多个公共端子、各种输出端子等。
第1键合引线31对设置在印制基板10上且与半导体芯片20之间的距离比第2电极12近的内侧的第1电极11、及设置在半导体芯片20上且距离半导体芯片20的中心的距离比第2连接焊盘22远的外侧的第1连接焊盘21进行连接。而且，第1键合引线31包含第1键合引线31a、第1键合引线31b。第2键合引线32对设置在印制基板10上且与半导体芯片20之间的距离比第1电极11远的外侧的第2电极12、及设置在半导体芯片20上且与半导体芯片20的上表面的中心之间的距离比第1连接焊盘21近的内侧的第2连接焊盘22进行连接。如图2所示，第2键合引线32形成为比第1键合引线31长，且比第1键合引线31靠上方。
第1键合引线31、第2键合引线32由铝或包含铝的合金形成。例如是包含直径约为20～30μm的铝的引线，是通过超声波压焊将第1电极11、第2电极12分别连接到第1连接焊盘21、第2连接焊盘22的布线。
密封层40由绝缘性的树脂形成，对通过第1键合引线31、第2键合引线32及第1键合引线31、第2键合引线32而被连接的印制基板10及半导体芯片20进行密封，并使相邻的第1键合引线31、第2键合引线32彼此绝缘。
图3是在图1的III部将半导体芯片20放大的平面图，图4是图3的IV-IV箭头视剖面图。如图3、图4所示，在半导体芯片20上，在排列于第1列L1的第1连接焊盘21和排列于第2列L2的第2连接焊盘22之间，设置了半导体元件等电路元件23、24。第1连接焊盘21和电路元件23通过布线27a连接，电路元件23和集成电路区域29的电路通过布线27b连接。同样，第2连接焊盘22和电路元件24通过布线28a连接，电路元件24和集成电路区域29的电路通过布线28b连接。
电路元件23、24例如是保护电路，防止静电、雷电浪涌等异常的电压、电流从第1连接焊盘21、第2连接焊盘22直接输入到集成电路区域29的电路。作为保护电路元件，例如，可以使用电阻、二极管、晶体管、电容器等。保护电路元件可以通过在半导体基板25的内部及上部按照规定的顺序叠层层间绝缘膜26、被构图的导体层而形成。
而且，也可以在第1列L1、第2列L2之间设置保护电路以外的电路元件，例如可以包含运算放大器、电压调节器、逻辑电路之中的至少一个。
在各边中，在排列于第1列L1的第1连接焊盘21和排列于第2列L2的第2连接焊盘22之间，因后述的键合头50的大小而必须预设规定的间隔，虽然可能使集成电路的集成度降低，但通过在第1连接焊盘21和第2连接焊盘22之间设置电路元件，可以抑制有损于半导体芯片20的集成度。
第1连接焊盘21是导体层211、212、213的叠层体，导体层211、212、213彼此通过形成于各层间绝缘膜26的接触孔而导通。第2连接焊盘22是导体层221、222、223的叠层体，导体层221、222、223彼此通过形成于各层间绝缘膜26的接触孔而导通。第1连接焊盘21、第2连接焊盘22的导体层，不限于三层构造，也可以是二层以下，也可以是四层以上，层间绝缘膜26也可以是二层以下，也可以是四层以上。因此，第1连接焊盘21可以仅为导体层211，第2连接焊盘22也可以仅为导体层221。
电路元件23是层231、232、233的叠层体，电路元件24是层241、242、243的叠层体。层231可以对共通材料层进行构图而与层241同时形成，层232可以是对共通材料层进行构图而与层242同时形成，层233可以对共通材料层进行构图而与层243同时形成。电路元件23、24不限于三层构造，可以使二层以下，也可以是四层以上，而且，在层与层之间也可以不存在层间绝缘膜26。
而且，构成电路元件23、24的层的至少一部分，可以通过对共通材料层进行构图而与第1连接焊盘21、第2连接焊盘22的导体层的至少一部分同时形成。
而且，电路元件23、24也可以不形成在半导体基板25上，而形成在半导体基板25内，也可以一部形成在半导体基板25内，另一部分叠层在半导体基板25上。
接着，对半导体器件1的制造方法，使用图5～8进行说明。
(1)首先，如图5所示，在印制基板10的上部载置了半导体芯片20的状态下，在成为第1键合引线31、第2键合引线32的Al引线30插通了插通孔51的键合头50的前端，配置从插通孔51延伸出的Al引线30的端部，将键合头50的前端配置在第1连接焊盘21上。然后，通过键合头50的前端将Al引线30的端部压扁在第1连接焊盘21上，进行超声波压焊。
(2)接着，如图6A所示，使键合头50向第1电极11上移动，以便一边从键合头50的前端抽出Al引线30，一边形成第1键合引线31的键弧部(loop)。通过对Al引线30施以与Al引线30的弹力相对应的键弧部的偏压力，可以防止与相邻的第1键合引线31接触。
接着，将Al引线30的端部通过键合头50的前端压扁在第1电极11上，进行超声波压焊之后进行切断，从而形成第1键合引线31。
依次进行如下连接：通过第1键合引线31连接第1连接焊盘21和第1电极11，接着连接相邻的第1连接焊盘21和第1电极11，反复进行(1)、(2)，将全部的第1电极11和第1连接焊盘21通过第1键合引线31连接。
(3)接着，在图6B所示的状态下，对全部的第1键合引线31进行第1导通测试。首先，对印制基板10的多个第1电极11的全部，使其分别接触与未图示的试验机连接的多个探头53。接着，如图7所示，在例如1个系统重置端子(与电源电压端子不同的第1连接焊盘21)上施加0V的电压。而且，在1个或多个电源电压端子(VSS)上施加0V的电压。接着，从进入重置时间开始，在1个或多个电源电压端子(VDD)上施加1.5V的电压。通过该重置动作，系统重置端子保持0V的状态不变，使保持电路的内部状态的寄存器返回初期状态。接着，在从重置时间的开始经过了规定时间之后，试验机使施加到系统重置端子上的电压从0V变为与0V不同的规定电压的重置结束电位，从而使重置动作结束。
之后，在印制基板10上的多个第1电极11的全部分别与多个探头53接触的状态下，如图1所示，试验机(未图示)经由各探头53、各输入用的第1电极11a、各第1键合引线31a，对各输入端子21a施加用于进行第1导通测试的信号。施加到各输入端子21a的上述信号，经由对应的集成电路区域29的电路、各输出端子21b、各第1键合引线31b、各输出用的第1电极11b、各输出用的第1电极11b所接触的各探头53输出到试验机。根据该输出到试验机的信号，进行如下判断：输入用的第1电极11a和输入端子21a是否通过第1键合引线31a正确地连接；输出用的第1电极11b和输出端子21b是否通过第1键合引线31b正确地连接；集成电路区域29的电路是否正常。
这样，由于第1列L1侧的第1连接焊盘21是1个或多个电源电压端子(VDD，VSS)、1个系统重置端子、及多个输入端子21a、多个输出端子21b之中的任一个，所以即使处于未形成第2键合引线32的状态，也可以对全部第1键合引线31进行用于确认有无连接不良的第1导通测试。如果发现了连接不良的情况下，在形成第2键合引线32之前去除不良的第1键合引线31，通过新的第1键合引线31连接，再次进行第1导通测试。而且，由于在第1测试时未形成第2键合引线32，所以能够容易地使探头53与第1电极11接触。
(4)在第1导通测试之后，如图8所示，在Al引线30插通了插通孔51的键合头50的前端，配置从插通孔51延伸出的Al引线30的端部，将键合头50的前端配置在第2连接焊盘22上。然后，将Al引线30的端部通过键合头50的前端压扁在第2连接焊盘22上，进行超声波压焊。
(5)接着，如图9所示，使键合头50在第2电极12上移动，以便一边从键合头50的前端抽出Al引线30，一边形成第2键合引线32的键弧部。通过对Al引线30施以与Al引线30的弹力相对应的键弧部的偏压力，可以防止与已有的第1键合引线31、相邻的第1键合引线31接触
接着，将Al引线30的端部通过键合头50的前端按扁在第2电极12上，进行超声波压焊后进行切断，从而形成第1键合引线31。
在键合头50的前端侧露出的插通孔51移动而描绘出的轨迹，为第1键合引线31、第2键合引线32的大致键弧部形状，但使键合头50移动，以便形成第2键合引线32时的键合头50的前端侧的插通孔51描绘的轨迹超过形成第1键合引线31时的键合头50的前端侧的插通孔51描绘的轨迹之上，由此，第2键合引线32的键弧部被配置为比第1键合引线31的键弧部高，以便使第2键合引线32和键合头50不接触第1键合引线31。
(6)接着，对全部的第1键合引线31、第2键合引线32进行第2导通测试。在上述(3)的阶段已经进行了第1导通测试，去除不良的第1键合引线31，用新的键合引线进行连接，但在形成第2键合引线32的工序，存在发生第1连接焊盘21和第1键合引线31的连接不良、或第1键合引线31和第1电极11的连接不良的可能性，所以对第1键合引线31也进行第2导通测试。但是，在去除第2键合引线32后发现第1键合引线31的连接不良的概率低。如果发现第2键合引线32存在连接不良，则将不良的第2键合引线32去除，用新的第2键合引线32进行连接，再次进行第2导通测试。
而且，在第1键合引线31发现连接不良时，将不良的第1键合引线31去除，而且，还要去除为了将不良的第1键合引线31去除而必须去除的第2键合引线32。
(7)之后，涂敷作为密封层40的绝缘性的树脂，对通过第1键合引线31、第2键合引线32及第1键合引线31、第2键合引线32连接的印制基板10及半导体芯片20进行密封。如上所述，将半导体芯片20安装到印制基板10上的安装结束，半导体器件1完成。
在此，在图10中示出如图8所示的状态下的、形成第2键合引线32的键合头50，与第1连接焊盘21、第2连接焊盘22及已设置的第1键合引线31之间的位置关系，在图11中示出图10的X-X箭头视剖面图。如图10、图11所示，在键合头50的前端形成Al引线30的插通孔51。用键合头50的前端的按压部52将Al引线30的端部按压在第1电极11、第2电极12、第1连接焊盘21、第2连接焊盘22的上部，进行超声波压焊。
如图11所示，在键合头50的前端的按压部52将Al引线30按压于第2连接焊盘22的状态下，从半导体芯片20的上表面侧看，键合头50抽出Al引线30的方向的键合头50的长度Z1，设定为比从第2连接焊盘22的内侧前端到第1连接焊盘21的内侧前端为止的距离Z2还短，以便使键合头50不接触第1键合引线31。而且，如图10所示，键合头50的宽度W1与第2连接焊盘22的宽度W2相同，或短于第2连接焊盘22的宽度W2。
图10、图11的单点划线是参考在第1连接焊盘21上安装第1键合引线31时的键合头50的位置而示出的。假如在从形成第2键合引线32之后要形成第1键合引线31时，由于键合头50接触到第2键合引线32，所以在已设置的第2键合引线32的间隙中插入键合头50是困难的。进而，有时第2键合引线32在第1连接焊盘21的上方通过，就变得更加困难。
在本实施方式中，在通过第1键合引线31将第1电极11和第1连接焊盘21连接之后，通过第2键合引线32，在高于第1键合引线31的位置，将比第1电极11还靠外侧的第2电极12和比第1连接焊盘21还靠内侧的第2连接焊盘22连接。因此，第1键合引线31不妨碍形成第2键合引线32，可以提高布线的自由度。
而且，由于在第1连接焊盘21的第1列L1和第2连接焊盘22的第2列L2之间，设置电路元件23、24，所以可以提高半导体芯片20的集成度。
而且，由于第1连接焊盘21、第2连接焊盘22在第1列L1、第2列L2的方向上相互不同地设置，所以相邻的第1键合引线31、第2键合引线32变得彼此更难接触。
(附记)
方案1的半导体器件，其特征在于，包含印制基板；该印制基板具备：多个第1电极及多个第2电极；和半导体芯片，该半导体芯片设有多个第1连接焊盘和多个第2连接焊盘，该多个第1连接焊盘排列于沿着上表面的外周的边的第1列，该多个第2连接焊盘排列于在所述边从所述上表面侧看比所述第1列靠内侧分离的第2列；所述半导体芯片的电源电压端子、系统重置端子使用所述多个第1连接焊盘之中的任一个。
方案2的半导体器件，在如方案1所记载的半导体器件中，具备：第1键合引线，连接所述第1连接焊盘和所述第1电极；及第2键合引线，连接所述第2连接焊盘和所述第2电极。
方案3的半导体器件，在如方案2所记载的半导体器件中，所述第2键合引线设置为比所述第1键合引线长，并设置为比所述第1键合引线靠上方。
方案4的半导体器件，在如方案2或3所记载的半导体器件中，所述第1键合引线的输入端子及输出端子使用所述第1连接焊盘之中的任一个。
方案5的半导体器件，在如方案2至4所记载的半导体器件中，所述第1键合引线及所述第2键合引线由铝或包含铝的合金形成。
方案6的半导体器件，在如方案1至5的任一方案所记载的半导体器件中，所述第1连接焊盘和所述第2连接焊盘在列方向上相互不同地排列。
方案7的半导体器件，在如方案1至5的任一方案所记载的半导体器件中，从上表面侧看，所述第1电极位于比所述第2电极靠所述印制基板的内侧。
方案8的半导体器件，在如方案2至7的任一方案所记载的半导体器件中，通过密封层来密封所述第1键合引线和所述第2键合引线。
方案9的半导体器件，在如方案1至8的任一方案所记载的半导体器件中，在所述第1连接焊盘和所述第2连接焊盘之间，设有电路元件。
方案10的半导体器件，在如方案9所记载的半导体器件中，所述电路元件是保护电路，作为保护电路元件能使用电阻、二极管、晶体管、电容器之中的任一个。
方案11的半导体器件的制造方法，具有以下步骤：准备印制基板，该印制基板具备多个第1电极及多个第2电极和半导体芯片，该半导体芯片设有多个第1连接焊盘和多个第2连接焊盘，该多个第1连接焊盘成为沿着上表面的外周的边的第1列，该多个第2连接焊盘成为从上表面侧看比所述第1列靠内侧分离的第2列；在通过第1键合引线连接了所述第1连接焊盘和所述第1电极后，通过第2键合引线连接所述第2连接焊盘和所述第2电极。
方案12的半导体器件的制造方法，在如方案11所记载的半导体器件的制造方法中，在通过所述第1键合引线连接了所述第1连接焊盘和所述第1电极后，对所述第1连接焊盘和所述第1电极的导通进行确认。
方案13的半导体器件的制造方法，在如方案11或12所记载的半导体器件的制造方法中，在通过所述第2键合引线连接了所述第2连接焊盘和所述第2电极后，对所述第2连接焊盘和所述第2电极的导通进行确认。
方案14的半导体器件的制造方法，在如方案11所记载的半导体器件的制造方法中，电源电压端子、系统重置端子、输入端子使用所述多个第1连接焊盘之中的任一个。
方案15的半导体器件的制造方法，在如方案11至14的任一方案所记载的半导体器件的制造方法中，所述第2键合引线形成为比所述第1键合引线长，并形成为比所述第1键合引线靠上方。
方案16的半导体器件的制造方法，在如方案11至15的任一方案所记载的半导体器件的制造方法中，所述第1键合引线及所述第2键合引线由铝或包含铝的合金形成，并分别与所述第1电极及所述第2电极、所述第1连接焊盘及所述第2连接焊盘被超声波压焊。
方案17的半导体器件的制造方法，在如方案11至15的任一方案所记载的半导体器件的制造方法中，在所述第1连接焊盘和所述第2连接焊盘之间，设有电路元件。
方案18的半导体器件的制造方法，在如方案17所记载的半导体器件的制造方法中，所述电路元件是保护电路，作为保护电路元件能使用电阻、二极管、晶体管、电容器之中的任一个。
方案19的半导体器件的制造方法，在如方案11至18的任一方案所记载的半导体器件的制造方法中，在通过键合头的前端将引线的端部压扁在所述第1连接焊盘或所述第2连接焊盘上，进行超声波压焊后，使所述键合头向所述第1电极或所述第2电极上移动，以便一边从所述键合头的前端抽出所述引线，一边形成所述键合引线的键弧部，通过所述键合头的前端将所述引线的端部压扁在所述第1电极或所述第2电极上，进行超声波压焊之后进行切断，从而通过所述第1键合引线、第2键合引线分别连接所述第1连接焊盘和所述第1电极、及所述第2连接焊盘和所述第2电极。
方案20的半导体器件的制造方法，在如方案11至19的任一方案所记载的半导体器件的制造方法其中，所述第1连接焊盘和所述第2连接焊盘在列方向上相互不同地排列。
方案21的半导体器件的制造方法，在如方案11至20的任一方案所记载的半导体器件的制造方法中，从上表面侧看，所述第1电极位于比所述第2电极靠所述印制基板的内侧。
方案22的半导体器件的制造方法，在如方案12至22的任一方案所记载的半导体器件的制造方法中，通过密封层来密封所述第1键合引线和所述第2键合引线。
方案23的半导体器件的制造方法，在如方案12至22的任一方案所记载的半导体器件的制造方法中，在通过所述第1键合引线的导通确认而发现了连接不良时，去除不良的所述第1键合引线，通过新的键合引线进行连接，再次对导通进行确认。

Claims (23)

1.一种半导体器件，其特征在于，
包含印制基板；
该印制基板具备：
多个第1电极及多个第2电极；和
半导体芯片，该半导体芯片设有多个第1连接焊盘和多个第2连接焊盘，该多个第1连接焊盘排列于沿着上表面的外周的边的第1列，该多个第2连接焊盘排列于在所述边从所述上表面侧看比所述第1列靠内侧分离的第2列；
所述半导体芯片的电源电压端子、系统重置端子使用所述多个第1连接焊盘之中的任一个。
2.如权利要求1所记载的半导体器件，具备：
第1键合引线，连接所述第1连接焊盘和所述第1电极；及
第2键合引线，连接所述第2连接焊盘和所述第2电极。
3.如权利要求2所记载的半导体器件，其中，
所述第2键合引线设置为比所述第1键合引线长，并设置为比所述第1键合引线靠上方。
4.如权利要求2或3所记载的半导体器件，其中，
所述第1键合引线的输入端子及输出端子使用所述第1连接焊盘之中的任一个。
5.如权利要求2至4的任一项所记载的半导体器件，其中，
所述第1键合引线及所述第2键合引线由铝或包含铝的合金形成。
6.如权利要求1至5的任一项所记载的半导体器件，其中，
所述第1连接焊盘和所述第2连接焊盘在列方向上相互不同地排列。
7.如权利要求1至5的任一项所记载的半导体器件，其中，
从上表面侧看，所述第1电极位于比所述第2电极靠所述印制基板的内侧。
8.如权利要求2至7的任一项所记载的半导体器件，其中，
通过密封层来密封所述第1键合引线和所述第2键合引线。
9.如权利要求1至8的任一项所记载的半导体器件，其中，
在所述第1连接焊盘和所述第2连接焊盘之间，设有电路元件。
10.如权利要求9所记载的半导体器件，其中，
所述电路元件是保护电路，作为保护电路元件能使用电阻、二极管、晶体管、电容器之中的任一个。
11.一种半导体器件的制造方法，具有以下步骤：
准备印制基板，该印制基板具备多个第1电极及多个第2电极和半导体芯片，该半导体芯片设有多个第1连接焊盘和多个第2连接焊盘，该多个第1连接焊盘成为沿着上表面的外周的边的第1列，该多个第2连接焊盘成为从上表面侧看比所述第1列靠内侧分离的第2列；
在通过第1键合引线连接了所述第1连接焊盘和所述第1电极后，通过第2键合引线连接所述第2连接焊盘和所述第2电极。
12.如权利要求11所记载的半导体器件的制造方法，其中，
在通过所述第1键合引线连接了所述第1连接焊盘和所述第1电极后，对所述第1连接焊盘和所述第1电极的导通进行确认。
13.如权利要求11或12所记载的半导体器件的制造方法，其中，
在通过所述第2键合引线连接了所述第2连接焊盘和所述第2电极后，对所述第2连接焊盘和所述第2电极的导通进行确认。
14.如权利要求11所记载的半导体器件的制造方法，其中，
电源电压端子、系统重置端子、输入端子使用所述多个第1连接焊盘之中的任一个。
15.如权利要求11至14的任一项所记载的半导体器件的制造方法，其中，所述第2键合引线形成为比所述第1键合引线长，并形成为比所述第1键合引线靠上方。
16.如权利要求11至15的任一项所记载的半导体器件的制造方法，其中，所述第1键合引线及所述第2键合引线由铝或包含铝的合金形成，并分别与所述第1电极及所述第2电极、所述第1连接焊盘及所述第2连接焊盘被超声波压焊。
17.如权利要求11至15的任一项所记载的半导体器件的制造方法，其中，在所述第1连接焊盘和所述第2连接焊盘之间，设有电路元件。
18.如权利要求17所记载的半导体器件的制造方法，其中，
所述电路元件是保护电路，作为保护电路元件能使用电阻、二极管、晶体管、电容器之中的任一个。
19.如权利要求11至18的任一项所记载的半导体器件的制造方法，其中，
在通过键合头的前端将引线的端部压扁在所述第1连接焊盘或所述第2连接焊盘上，进行超声波压焊后，
使所述键合头向所述第1电极或所述第2电极上移动，以便一边从所述键合头的前端抽出所述引线，一边形成所述键合引线的键弧部，
通过所述键合头的前端将所述引线的端部压扁在所述第1电极或所述第2电极上，进行超声波压焊之后进行切断，
从而通过所述第1键合引线、第2键合引线分别连接所述第1连接焊盘和所述第1电极、及所述第2连接焊盘和所述第2电极。
20.如权利要求11至19的任一项所记载的半导体器件的制造方法，其中，所述第1连接焊盘和所述第2连接焊盘在列方向上相互不同地排列。
21.如权利要求11至20的任一项所记载的半导体器件的制造方法，其中，从上表面侧看，所述第1电极位于比所述第2电极靠所述印制基板的内侧。
22.如权利要求11至21的任一项所记载的半导体器件的制造方法，其中，通过密封层来密封所述第1键合引线和所述第2键合引线。
23.如权利要求12至22的任一项所记载的半导体器件的制造方法，其中，在通过所述第1键合引线的导通确认而发现了连接不良时，去除不良的所述第1键合引线，通过新的键合引线进行连接，再次对导通进行确认。
CN201110155547.5A 2010-06-11 2011-06-10 具备键合引线的半导体器件及其制造方法 Active CN102280425B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2010134419A JP2011258896A (ja) 2010-06-11 2010-06-11 半導体チップ及び半導体装置
JP2010134424 2010-06-11
JP134419/2010 2010-06-11
JP134422/2010 2010-06-11
JP134424/2010 2010-06-11
JP2010134422 2010-06-11
JP112969/2011 2011-05-20
JP2011112969A JP5252027B2 (ja) 2010-06-11 2011-05-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102280425A true CN102280425A (zh) 2011-12-14
CN102280425B CN102280425B (zh) 2014-05-28

Family

ID=45095571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110155547.5A Active CN102280425B (zh) 2010-06-11 2011-06-10 具备键合引线的半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US8531013B2 (zh)
CN (1) CN102280425B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459855A (zh) * 2002-05-21 2003-12-03 株式会社日立制作所 半导体器件及其制造方法
CN101150120A (zh) * 2006-09-20 2008-03-26 三星电子株式会社 堆叠的半导体封装及其制造方法和引线键合监控方法
US20090294945A1 (en) * 2008-05-28 2009-12-03 Renesas Technology Corp. Semiconductor device and manufacturing method therefor
JP2009288040A (ja) * 2008-05-29 2009-12-10 Mitsumi Electric Co Ltd 半導体集積回路装置およびその試験方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152501B2 (ja) 1992-05-28 2001-04-03 三洋電機株式会社 混成集積回路装置
JPH06302638A (ja) 1993-04-16 1994-10-28 Sony Corp 半導体装置
JP3713872B2 (ja) 1997-03-05 2005-11-09 住友電気工業株式会社 光受信モジュール
JP2002184934A (ja) 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4142539B2 (ja) 2003-09-25 2008-09-03 三菱電機株式会社 電力用半導体装置
JP4570868B2 (ja) 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2006332096A (ja) 2005-05-23 2006-12-07 Renesas Technology Corp 半導体装置
JP2007019966A (ja) 2005-07-08 2007-01-25 Renesas Technology Corp 半導体集積回路装置
JP4925115B2 (ja) 2007-04-20 2012-04-25 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459855A (zh) * 2002-05-21 2003-12-03 株式会社日立制作所 半导体器件及其制造方法
CN101150120A (zh) * 2006-09-20 2008-03-26 三星电子株式会社 堆叠的半导体封装及其制造方法和引线键合监控方法
US20090294945A1 (en) * 2008-05-28 2009-12-03 Renesas Technology Corp. Semiconductor device and manufacturing method therefor
JP2009288040A (ja) * 2008-05-29 2009-12-10 Mitsumi Electric Co Ltd 半導体集積回路装置およびその試験方法

Also Published As

Publication number Publication date
CN102280425B (zh) 2014-05-28
US8531013B2 (en) 2013-09-10
US20110304031A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
US9230938B2 (en) Method of manufacturing semiconductor device
CN101414603B (zh) 层叠半导体封装及其制造方法
US8072076B2 (en) Bond pad structures and integrated circuit chip having the same
US20100283156A1 (en) Semiconductor device
CN1227648A (zh) 芯片卡、用于制作芯片卡的方法和用在芯片卡中的半导体芯片
CN106407877A (zh) 指纹辨识装置
US20180286766A1 (en) Manufacturing method of semiconductor device, semiconductor device, and inspection apparatus for semiconductor device
EP2248168B1 (en) Pressure sense die pad layout and method for direct wire bonding to programmable compensation integrated circuit die
US9331059B2 (en) Chip, chip package and die
US8717059B2 (en) Die having wire bond alignment sensing structures
JP6231279B2 (ja) 半導体装置
CN102280425B (zh) 具备键合引线的半导体器件及其制造方法
CN110112113B (zh) 半导体封装件
JP4258205B2 (ja) 半導体装置
JP4611067B2 (ja) 半導体装置
CN101681893B (zh) 半导体集成电路装置及制造方法
TWI749479B (zh) 具靜電放電防護之金屬晶粒的ic封裝結構
CN114625274A (zh) 显示面板和待切割显示面板
US7091613B1 (en) Elongated bonding pad for wire bonding and sort probing
JP5252027B2 (ja) 半導体装置の製造方法
US9123679B2 (en) Active matrix substrate
CN210604725U (zh) 晶圆测试探针卡
JP3740197B2 (ja) 電子部品、電子部品製造用基板および電子部品の製造方法
CN101601129B (zh) 安装基板和电子设备
JP2011258896A (ja) 半導体チップ及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1162742

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1162742

Country of ref document: HK