[go: up one dir, main page]

JP4258205B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4258205B2
JP4258205B2 JP2002326482A JP2002326482A JP4258205B2 JP 4258205 B2 JP4258205 B2 JP 4258205B2 JP 2002326482 A JP2002326482 A JP 2002326482A JP 2002326482 A JP2002326482 A JP 2002326482A JP 4258205 B2 JP4258205 B2 JP 4258205B2
Authority
JP
Japan
Prior art keywords
section
wiring layer
cross
diffusion region
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002326482A
Other languages
English (en)
Other versions
JP2004165246A (ja
Inventor
茂行 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002326482A priority Critical patent/JP4258205B2/ja
Priority to US10/701,641 priority patent/US7015588B2/en
Priority to CNB2003101156127A priority patent/CN1319166C/zh
Publication of JP2004165246A publication Critical patent/JP2004165246A/ja
Application granted granted Critical
Publication of JP4258205B2 publication Critical patent/JP4258205B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置において、LSI（大規模集積回路）の電磁環境両立性（EMC）の強化を実現するためのトランジスタによる電源間容量を備えた半導体回路に関するものである。
【０００２】
【従来の技術】
近年、セット機器は高機能化、高速化、低電圧化が進み、LSIに対する要求もセット機器同様に求められてきている。上記に応えるため、LSIのプロセスはさらに微細化が進み、LSIの高機能化、高速化、低電圧化を可能にしてきた。しかしながら、LSIの微細化に伴い、LSIはノイズに敏感になり、外部からのノイズにより誤動作を起こしやすく、かつLSIの高速化に伴い、LSIから外部にノイズを輻射し、他の機器に電波障害を起こす現象が生じやすくなってきている。今までは上記EMC対策は、セット機器メーカがセットの基板の変更、部品の追加等を行なってノイズ対策をその都度行なってきたが、コストの増大だけでなく、セット機器自身の小型化によりノイズ対策部品の追加による対策も限界に達しており、LSI側には高機能、高速化と同時にEMC強化が大きな課題になってきている。しかしながらプロセスの微細化によるチップ面積の縮小により、ノイズ対策に有効なLSIの総容量が減少し、かつLSI上にパスコン等のノイズ対策を施すことが面積上不可能になってきた。上記LSIの従来の半導体回路のレイアウト構成を図４に示す。通常、パッド部４００の下には、LSIウエハープローブ検査時にかかるプローブ針耐圧、組立時にかかるワイヤーボンディング耐圧による信頼性を確保するため、他の回路素子をレイアウト上配置していない。またLSIの端子から入来する静電気放電によるESD（Electrostatic discharge）耐圧を上げるため、パッド下に電源と接続されたポリシリコンと上記パッドのアルミによる平行平板を作成することにより、パッドと電源間にコンデンサを形成させて、従来に比べ保護回路の追加によるチップ面積の増加をせずにサージ耐圧を上げているものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平０２−９７０５３号公報（図１）
【０００４】
【発明が解決しようとする課題】
しかし、このような半導体回路では、上記を内蔵したLSIが実動作時に外に放出する電磁ノイズにより他の機器に伝播し誤動作させてしまう不要輻射（EMI）、また他の機器の動作時に発生する外部ノイズを受けてLSI自身が誤動作する耐ノイズ性（EMS）に対して有効な手段を有していない。
【０００５】
【課題を解決するための手段】
本発明の半導体装置は、レイアウト面積を変えず、パッド部にトランジスタのゲート酸化薄膜による大容量コンデンサを形成し、パスコンとしてＥＭＩ，ＥＭＳの向上に大きく寄与するために、組立時のワイヤーボンディング領域であるパッド部に対応するレイアウト形状を有する拡散層とポリシリコンゲートとで構成されたＮ型トランジスタ構造によって形成された容量素子を前記パッド部の下側に備える半導体装置において、上記ポリシリコンゲートとＶＤＤ側に接続された第一配線層との接続用コンタクトは上記パッド部の外側に設けられており、上記拡散層とＶＳＳ側と接続された第一配線層との接続用コンタクトは上記パッド部の外側に設けられており、上記パッド部において、上記ポリシリコンゲートに対応する大きさの第一配線層が上記ポリシリコンゲートの上側に形成されていることを特徴とする。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【０００７】
（実施の形態１）
図１に示すように、本発明の第１の実施の形態の半導体回路は、パッド部１とほぼ同等のレイアウト形状を有する拡散領域３とポリシリコンゲート２で構成されたＮ型トランジスタ構造を有し、上記パッド部の外側の上記拡散領域３上にＰ型拡散領域とＮ型拡散領域の境界線４を有し、上記拡散領域３の電位供給用第一配線層５を有し、上記電位供給用第一配線層５は、上記Ｐ型拡散領域と基板コンタクト６，９，１１，２３及び上記Ｎ型拡散領域と基板コンタクト７，８，１０，２２で接続され、上記電位供給用第一配線層５は、コンタクト１６を介してVSS電源用第二配線層１７に接続され、上記ポリシリコンゲート２はコンタクト１２を介して第一配線層１３と接続され、上記第一配線層１３は、コンタクト１４を介してVDD電源用第二配線層１５に接続され、上記パッド部１の取り出し口１９は、コンタクト２０を介してI/O部回路形成領域１８に接続され、パッド部１上にワイヤーボンディング接続取り出し口２１を備える。
【０００８】
また、３０はパッド部１の第一配線層のa-a'断面、３１はポリシリコンゲート２のa-a'断面、３２はゲート酸化膜のa-a'断面、３３は半導体Ｐ基板のa-a'断面、３４は拡散領域３におけるＰ型拡散領域のa-a'断面、３５は拡散領域３におけるＮ型拡散領域のa-a'断面、３６は基板コンタクト６のa-a'断面、３７は基板コンタクト７のa-a'断面、３８は第一配線層５のa-a'断面、３９は拡散領域３におけるＮ型拡散領域のa-a'断面、４０は拡散領域３におけるＰ型拡散領域のa-a'断面、４１は基板コンタクト１０のa-a'断面、４２は基板コンタクト１１のa-a'断面、４３は電位供給用第一配線層５のa-a'断面、４４はパッド部１の第二配線層のa-a'断面、４５は第二配線層４４と第三配線層を接続するコンタクト群のa-a'断面、４６はパッド部１の第三配線層のa-a'断面、４７は半導体保護膜のa-a'断面、４８はワイヤーボンディング接続取り出し口２１のa-a'断面、５０は半導体Ｐ基板のb-b'断面、５１は拡散領域３のb-b'断面、５２は基板コンタクト６，７のb-b'断面、５３は第一配線層５のb-b'断面、５４はコンタクト１６のb-b'断面、５５は第二配線層１７のb-b'断面、５６は第二配線層１５のb-b'断面、５７は半導体保護膜のb-b'断面、６０は半導体Ｐ基板のc-c'断面、６１はポリシリコンゲート２のc-c'断面、６２はゲート酸化膜のc-c'断面、６３はコンタクト１２のc-c'断面、６４は第一配線層１３のc-c'断面、６５はコンタクト１４のc-c'断面、６６は第二配線層１５のc-c'断面、６７は第二配線層１７のc-c'断面、６８は拡散領域３におけるＮ型拡散領域のc-c'断面、６９は拡散領域３におけるＰ型拡散領域のc-c'断面、７０はコンタクト８のc-c'断面、７１はコンタクト９のc-c'断面、７２は第一配線層５のc-c'断面、７３はパッド部１の第一配線層のc-c'断面、７４はパッド部１の第二配線層のc-c'断面、７５は第二配線層７４と第三配線層を接続するコンタクト群のc-c'断面、７６はパッド部１の第三配線層のc-c'断面、７７は半導体保護膜のc-c'断面、８０は半導体Ｐ基板のd-d'断面、８１はポリシリコンゲート２のd-d'断面、８２はゲート酸化膜のd-d'断面、８３は拡散領域３におけるＮ型拡散領域のd-d'断面、８４は拡散領域３におけるＰ型拡散領域のd-d'断面、８５は基板コンタクト８のd-d'断面、８６は基板コンタクト９のd-d'断面、８７は第一配線層５のd-d'断面、８８は拡散領域３におけるＮ型拡散領域のd-d'断面、８９は拡散領域３におけるＰ型拡散領域のd-d'断面、９０は基板コンタクト２２のd-d'断面、９１は基板コンタクト２３のd-d'断面、９２は第一配線層５のd-d'断面、９３はパッド部１の第一配線層のd-d'断面、９４はパッド部１の第二配線層のd-d'断面、９５は第二配線層９４と第三配線層を接続するコンタクト群のd-d'断面、９６はパッド部１の第三配線層のd-d'断面、９７はコンタクト２０のd-d'断面、９８はコンタクト２０のd-d'断面、９９はI/O部回路形成領域１８に接続された第一配線層のd-d'断面、１００は第二配線層１７のd-d'断面、１０１は第二配線層１５のd-d'断面、１０２は半導体保護膜のd-d'断面、１０３はワイヤーボンディング接続取り出し口２１のd-d'断面構造を有する。
【０００９】
上記図１のレイアウトのＸ方向であるa-a'断面において、パッド部１の下に、ポリシリコンゲート３１とゲート酸化膜３２とＰ型拡散領域３４とＮ型拡散領域３５とＮ型拡散領域３９とＰ型拡散領域４０で構成されたＮ型トランジスタ構造を有し、上記図１のレイアウトのＹ方向であるd-d'断面においても同様に、パッド部１の下に、ポリシリコンゲート８１とゲート酸化膜８２とＰ型拡散領域８４とＮ型拡散領域８３とＮ型拡散領域８８とＰ型拡散領域８９で構成されたＮ型トランジスタ構造を有するパッド部とほぼ同等のレイアウト形状を有するＮ型トランジスタ構造を形成する。
【００１０】
この構成により、容量を形成するレイアウト領域を新たに必要とせず、レイアウトサイズを増加させずに大面積な容量を形成することが出来る。
【００１１】
また、上記図１のc-c'断面においてパッド部１の下に形成されたポリシリコンゲート６１は、他配線層との接続用コンタクトを上記パッド部１の外の領域に設け、コンタクト６３を介して第一配線層６４と接続される構造を有する。
【００１２】
この構成により、上記パッド部１の平面性、均一性が確保され、パッド部１上の取り出し口２１に対するLSIのプローブテスト時のプロービング応力及び、LSI製造過程の組立時のワイヤーボンディング応力が上記ポリシリコンゲート６１に形成されたゲート酸化膜６２に対して均一にかかるため、応力に対するゲート酸化膜破壊の信頼性を向上させることが出来る。
【００１３】
また、上記応力によりパッド部１の下に形成された第一配線層に亀裂が発生する場合においても、上記第一配線層６４はパッド部１の外に形成しているため上記第一配線層６４及びコンタクト６３の破壊を発生することが生じない。またパッド部１の下に第一配線層６４がないため、上記パッド部を形成するために第一配線層を含めたレイアウト設計が可能となり、より少ない配線層の半導体プロセスにおいても、設計の適用が容易である。
【００１４】
上記図１のレイアウトのＸ方向であるa-a'断面において、パッド部１の外側に形成されたＰ型拡散領域３４とＮ型拡散領域３５は、各コンタクト３６，３７を介して第１配線層３８に接続され、同様にＰ型拡散領域４０とＮ型拡散領域３９は、各コンタクト４２，４１を介して第１配線層４３に接続され、上記図１のレイアウトのＹ方向であるd-d'断面においても同様に、パッド部１の外側に形成されたＰ型拡散領域８４とＮ型拡散領域８３は、各コンタクト８６，８５を介して第１配線層８７に接続され、同様にＰ型拡散領域８９とＮ型拡散領域８８は、各コンタクト９１，９０を介して第１配線層９２に接続され、上記パッド部１の外に上記Ｎ型トランジスタの拡散領域３のコンタクト領域を設ける。
【００１５】
この構成により、上記パッド部１の平面性、均一性が確保され、パッド部１上の取り出し口２１に印加される応力が上記ポリシリコンゲート３１に形成されたゲート酸化膜３２に対して均一にかかるため、応力に対するゲート酸化膜破壊の信頼性を向上させることが出来る。
【００１６】
また、上記応力によりパッド部１の下に形成された第一配線層に亀裂が発生する場合においても、上記第一配線層５はパッド部１の外に形成しているため上記第一配線層５及びコンタクト６，７，８，９，１０，１１，２２，２３に破壊を発生することが生じない。また、パッド部１の下に第一配線層５がないため、上記パッド部を形成するために第一配線層を含めたレイアウト設計が可能となり、より少ない配線層の半導体プロセスにおいても、設計の適用が容易であることはいうまでもない。
【００１７】
上記図１において、上記Ｎ型トランジスタのポリシリコンゲート２と接続された第一配線層１３をVDDに接続し、上記Ｎ型トランジスタの拡散領域３の電位供給用第一配線層５をVSS側に接続することにより電源間にコンデンサを構成することにより、LSI上の電源を安定に保つことが出来る。特に第一配線層１３をc-c'断面に示す様にコンタクト６５を介してI/O部回路形成領域１８のVDDである第二配線層６６に最短で接続し、電位供給用第一配線層５をb-b'断面に示す様にコンタクト５４を介してI/O部回路形成領域１８のVSSである第二配線層５５に最短で接続した場合の効果を図２を基に説明する。
【００１８】
図２において、図１のレイアウトのI/O部回路形成領域１８に相当するI/O部回路２０４は、Ｐ型出力バッファー２０２とＮ型出力バッファー２０３で構成され、上記Ｐ型出力バッファー２０２のソースはI/OのVDD電源に、ゲートはＳ２に、ドレインはＳ１を介してパッド２００に接続され、上記Ｎ型出力バッファー２０３のソースはI/OのVSS電源に、ゲートはＳ３に、ドレインはＳ１を介してパッド２００に接続され、図１のパッド部１の下に形成されたＮ型トランジスタはＮ型トランジスタ２０１で示され、上記Ｎ型トランジスタ２０１のゲートを上記I/OのVDD電源に直接最短に接続し、ドレイン及びソースを上記I/OのVSS電源に直接最短に接続し、I/O電源間にパスコンを構成する。Ｓ２およびＳ３のゲート入力信号を受けてＰ型出力バッファー２０２及びＮ型出力バッファー２０３がオン／オフを繰り返す毎に発生する出力バッファー間の貫通電流がI/O電源間にノイズを重畳し、LSIの外へEMIとして放射され、またI/O間の電源にスイッチングノイズを重畳することにより、LSIが誤動作を起こしやすくなりEMS耐圧に弱くなる。しかしながら上記構成にすることによりI/O電源の根元に最短で低インピーダンス接続されたＮ型トランジスタ２０１がパスコンとして動作し、I/O間電源のノイズを吸収し、EMI，EMSに対して特に大きな効果を発揮する。
【００１９】
上記図１のレイアウトのＸ方向であるa-a'断面において、パッド部１とポリシリコンゲート３１の間に上記ポリシリコンゲート３１とほぼ同等の大きさの第一配線層３０を有し、上記図１のレイアウトのＹ方向であるd-d'断面においても同様に、パッド部１とポリシリコンゲート８１の間に上記ポリシリコンゲート８１とほぼ同等の大きさの第一配線層９３を有することにより、パッド部１上の取り出し口２１に印加される応力により上記パッド部１の第二配線層と上記第一配線層９３の間の層間絶縁膜に亀裂が発生した場合、上記第一配線層９３が衝撃を吸収し、かつ上記第一配線層９３が上記第二配線層と上記ポリシリコンゲート８１までの層間絶縁膜を分離することにより、上記第一配線層９３と上記ポリシリコンゲート８１の間の層間絶縁膜へのクラックを阻止し、ゲート酸化膜８２の破壊を防ぎ信頼性を向上させることが出来る。
【００２０】
上記図１のパッド部１において、レイアウトのＸ方向であるa-a'断面において、第二配線層４４と第三配線層４６とを一定間隔でひき詰めたコンタクト群４５で接続し、上記図１のレイアウトのＹ方向であるd-d'断面においても同様に、第二配線層９４と第三配線層９６とを一定間隔でひき詰めたコンタクト群９５で接続し、パッド部１において均一なコンタクト群により形成されたパッド部構造を有することにより、上記第二配線層４４と上記第三配線層４６の単層張り合わせパッド構造より上記コンタクト群による第二配線層と第三配線層間の層間膜厚を確保出来るため、パッド部１上の取り出し口２１に印加される応力をゲート酸化膜に到達する前に減衰させることが出来、ゲート酸化膜８２の破壊に対して信頼性を向上させることが出来る。
【００２１】
（実施の形態２）
図３に示すように、本発明の第２の実施の形態の半導体回路は、パッド部１とほぼ同等のレイアウト形状を有する拡散領域３とポリシリコンゲート２で構成されたＰ型トランジスタ構造を有し、上記パッド部の外側の上記拡散領域３上にＰ型拡散領域とＮ型拡散領域の境界線４を有し、上記拡散領域３の電位供給用第一配線層５を有し、上記電位供給用第一配線層５は、上記Ｐ型拡散領域と基板コンタクト３０７，３０８，３１０，３２２及び上記Ｎ型拡散領域と基板コンタクト３０６，３０９，３１１，３２３で接続され、上記電位供給用第一配線層５は、コンタクト１６を介してVDD電源用第二配線層３１７に接続され、上記ポリシリコンゲート２はコンタクト１２を介して第一配線層１３と接続され、上記第一配線層１３は、コンタクト１４を介してVSS電源用第二配線層３１５に接続され、上記パッド部１の取り出し口１９は、コンタクト２０を介してI/O部回路形成領域１８に接続され、パッド部１上にワイヤーボンディング接続取り出し口２１を備える。
【００２２】
また３０はパッド部１の第一配線層のa-a'断面、３１はポリシリコンゲート２のa-a'断面、３２はゲート酸化膜のa-a'断面、３３は半導体Ｐ基板のa-a'断面、３３４は拡散領域３におけるＮ型拡散領域のa-a'断面、３３５は拡散領域３におけるＰ型拡散領域のa-a'断面、３６は基板コンタクト３０６のa-a'断面、３７は基板コンタクト３０７のa-a'断面、３８は第一配線層５のa-a'断面、３３９は拡散領域３におけるＰ型拡散領域のa-a'断面、３４０は拡散領域３におけるＮ型拡散領域のa-a'断面、４１は基板コンタクト３１０のa-a'断面、４２は基板コンタクト３１１のa-a'断面、４３は電位供給用第一配線層５のa-a'断面、４４はパッド部１の第二配線層のa-a'断面、４５は第二配線層４４と第三配線層を接続するコンタクト群のa-a'断面、４６はパッド部１の第三配線層のa-a'断面、４７は半導体保護膜のa-a'断面、４８はワイヤーボンディング接続取り出し口２１のa-a'断面、３４９はＮ型ウェルのa-a'断面、５０は半導体Ｐ基板のb-b'断面、５１は拡散領域３のb-b'断面、５２は基板コンタクト３０６，３０７のb-b'断面、５３は第一配線層５のb-b'断面、５４はコンタクト１６のb-b'断面、５５は第二配線層３１７のb-b'断面、５６は第二配線層３１５のb-b'断面、５７は半導体保護膜のb-b'断面、３５８はＮ型ウェルのb-b'断面、６０は半導体Ｐ基板のc-c'断面、６１はポリシリコンゲート２のc-c'断面、６２はゲート酸化膜のc-c'断面、６３はコンタクト１２のc-c'断面、６４は第一配線層１３のc-c'断面、６５はコンタクト１４のc-c'断面、６６は第二配線層３１５のc-c'断面、６７は第二配線層３１７のc-c'断面、３６８は拡散領域３におけるＰ型拡散領域のc-c'断面、３６９は拡散領域３におけるＮ型拡散領域のc-c'断面、７０はコンタクト３０８のc-c'断面、７１はコンタクト３０９のc-c'断面、７２は第一配線層５のc-c'断面、７３はパッド部１の第一配線層のc-c'断面、７４はパッド部１の第二配線層のc-c'断面、７５は第二配線層７４と第三配線層を接続するコンタクト群のc-c'断面、７６はパッド部１の第三配線層のc-c'断面、７７は半導体保護膜のc-c'断面、３７８はＮ型ウェルのc-c'断面、８０は半導体Ｐ基板のd-d'断面、８１はポリシリコンゲート２のd-d'断面、８２はゲート酸化膜のd-d'断面、３８３は拡散領域３におけるＰ型拡散領域のd-d'断面、３８４は拡散領域３におけるＮ型拡散領域のd-d'断面、８５は基板コンタクト３０８のd-d'断面、８６は基板コンタクト３０９のd-d'断面、８７は第一配線層５のd-d'断面、３８８は拡散領域３におけるＰ型拡散領域のd-d'断面、３８９は拡散領域３におけるＮ型拡散領域のd-d'断面、９０は基板コンタクト３２２のd-d'断面、９１は基板コンタクト３２３のd-d'断面、９２は第一配線層５のd-d'断面、９３はパッド部１の第一配線層のd-d'断面、９４はパッド部１の第二配線層のd-d'断面、９５は第二配線層９４と第三配線層を接続するコンタクト群のd-d'断面、９６はパッド部１の第三配線層のd-d'断面、９７はコンタクト２０のd-d'断面、９８はコンタクト２０のd-d'断面、９９はI/O部回路形成領域１８に接続された第一配線層のd-d'断面、１００は第二配線層３１７のd-d'断面、１０１は第二配線層３１５のd-d'断面、１０２は半導体保護膜のd-d'断面、１０３はワイヤーボンディング接続取り出し口２１のd-d'断面、３０４はＮ型ウエルのd-d'断面構造を有する。
【００２３】
上記図３のレイアウトのＸ方向であるa-a'断面において、パッド部１の下に、ポリシリコンゲート３１とゲート酸化膜３２とＮ型拡散領域３３４とＰ型拡散領域３３５とＰ型拡散領域３３９とＮ型拡散領域３４０とＮ型ウエル３４９で構成されたＰ型トランジスタ構造を有し、上記図１のレイアウトのＹ方向であるd-d'断面においても同様に、パッド部１の下に、ポリシリコンゲート８１とゲート酸化膜８２とＮ型拡散領域３８４とＰ型拡散領域３８３とＰ型拡散領域３８８とＮ型拡散領域３８９とＮ型ウエル３０４で構成されたＰ型トランジスタ構造を有するパッド部とほぼ同等のレイアウト形状を有するＰ型トランジスタ構造を形成する。
【００２４】
この構成により、容量を形成するレイアウト領域を新たに必要とせず、レイアウトサイズを増加させずに大面積な容量を形成することが出来る。
【００２５】
また、上記ポリシリコンゲート２及び上記拡散領域３の接続は、上記パッド部１の外に設けられた構造を有し、上記Ｐ型トランジスタの上記ポリシリコンゲートをVSS側に、上記拡散層をVDD側に接続した構成を有することにより、上記VDD側には、I/O回路のVDD電源と、上記VSS側はI/O回路のVSS電源と配線距離を最小に接続した構成を有することによって、先に述べたＮ型トランジスタによるコンデンサと同様に電源間のパスコンとして作用しI/O間電源のノイズを吸収し、EMI，EMSに対して特に大きな効果を発揮する。レイアウト上においてI/O電源のVDDライン、VSSラインの配列に合わせて配置しやすい各トランジスタタイプを用いてパスコンを任意に構成することが出来る。
【００２６】
【発明の効果】
以上説明したように、本発明の半導体装置は、パッド下に形成されたＮ型トランジスタのゲート２をI/O回路のVDD電源１５に、拡散領域３をI/O回路のVSS電源１７に接続することにより、レイアウト面積を変更せず電源間パスコンデンサーが、I/O電源間に形成可能となり、かつ極力電源配線距離を最小に接続した低インピーダンス接続構成を有することが出来るため、EMIの低減、EMSの強化に特に効果を有し、上記I/O回路をワンチップ上の全端子に対して内蔵することによりLSIの高品質化に大きく寄与することが出来るものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のI/O回路に係るレイアウト図
【図２】本発明の第１の実施の形態のI/O回路に係る回路ブロック図
【図３】本発明の第２の実施の形態のI/O回路に係るレイアウト図
【図４】従来のレイアウト図
【符号の説明】
１ パッド部
２ ポリシリコンゲート
３ 拡散領域
４ 拡散領域３のＰ型拡散領域とＮ型拡散領域の境界線
５ 拡散領域３の電位供給用第一配線層
６ Ｐ型拡散領域と電位供給用第一配線層５の基板コンタクト
７ Ｎ型拡散領域と電位供給用第一配線層５の基板コンタクト
８ Ｎ型拡散領域と電位供給用第一配線層５の基板コンタクト
９ Ｐ型拡散領域と電位供給用第一配線層５の基板コンタクト
１０ Ｎ型拡散領域と電位供給用第一配線層５の基板コンタクト
１１ Ｐ型拡散領域と電位供給用第一配線層５の基板コンタクト
１２ ポリシリコンゲート２と第一配線層を接続するコンタクト
１３ コンタクト１２でポリシリコンゲート２と接続された第一配線層
１４ 第一配線層１３をVDD電源と接続するコンタクト
１５ VDD電源用第二配線層
１６ 第一配線層５をVSS電源と接続するコンタクト
１７ VSS電源用第二配線層
１８ I/O部回路形成領域
１９ パッド部１の取り出し口
２０ 取り出し口１９とI/O部回路形成領域１８のコンタクト
２１ ワイヤーボンディング接続取り出し口
２２ Ｎ型拡散領域と電位供給用第一配線層５の基板コンタクト
２３ Ｐ型拡散領域と電位供給用第一配線層５の基板コンタクト
３０ パッド部１の第一配線層のa-a'断面
３１ ポリシリコンゲート２のa-a'断面
３２ ゲート酸化膜のa-a'断面
３３ 半導体Ｐ基板のa-a'断面
３４ 拡散領域３におけるＰ型拡散領域のa-a'断面
３５ 拡散領域３におけるＮ型拡散領域のa-a'断面
３６ 基板コンタクト６のa-a'断面
３７ 基板コンタクト７のa-a'断面
３８ 第一配線層５のa-a'断面
３９ 拡散領域３におけるＮ型拡散領域のa-a'断面
４０ 拡散領域３におけるＰ型拡散領域のa-a'断面
４１ 基板コンタクト１０のa-a'断面
４２ 基板コンタクト１１のa-a'断面
４３ 電位供給用第一配線層５のa-a'断面
４４ パッド部１の第二配線層のa-a'断面
４５ 第二配線層４４と第三配線層を接続するコンタクト群のa-a'断面
４６ パッド部１の第三配線層のa-a'断面
４７ 半導体保護膜のa-a'断面
４８ ワイヤーボンディング接続取り出し口２１のa-a'断面
５０ 半導体Ｐ基板のb-b'断面
５１ 拡散領域３のb-b'断面
５２ 基板コンタクト６，７のb-b'断面
５３ 第一配線層５のb-b'断面
５４ コンタクト１６のb-b'断面
５５ 第二配線層１７のb-b'断面
５６ 第二配線層１５のb-b'断面
５７ 半導体保護膜のb-b'断面
６０ 半導体Ｐ基板のc-c'断面
６１ ポリシリコンゲート２のc-c'断面
６２ ゲート酸化膜のc-c'断面
６３ コンタクト１２のc-c'断面
６４ 第一配線層１３のc-c'断面
６５ コンタクト１４のc-c'断面
６６ 第二配線層１５のc-c'断面
６７ 第二配線層１７のc-c'断面
６８ 拡散領域３におけるＮ型拡散領域のc-c'断面
６９ 拡散領域３におけるＰ型拡散領域のc-c'断面
７０ コンタクト８のc-c'断面
７１ コンタクト９のc-c'断面
７２ 第一配線層５のc-c'断面
７３ パッド部１の第一配線層のc-c'断面
７４ パッド部１の第二配線層のc-c'断面
７５ 第二配線層７４と第三配線層を接続するコンタクト群のc-c'断面
７６ パッド部１の第三配線層のc-c'断面
７７ 半導体保護膜のc-c'断面
８０ 半導体Ｐ基板のd-d'断面
８１ ポリシリコンゲート２のd-d'断面
８２ ゲート酸化膜のd-d'断面
８３ 拡散領域３におけるＮ型拡散領域のd-d'断面
８４ 拡散領域３におけるＰ型拡散領域のd-d'断面
８５ 基板コンタクト８のd-d'断面
８６ 基板コンタクト９のd-d'断面
８７ 第一配線層５のd-d'断面
８８ 拡散領域３におけるＮ型拡散領域のd-d'断面
８９ 拡散領域３におけるＰ型拡散領域のd-d'断面
９０ 基板コンタクト２２のd-d'断面
９１ 基板コンタクト２３のd-d'断面
９２ 第一配線層５のd-d'断面
９３ パッド部１の第一配線層のd-d'断面
９４ パッド部１の第二配線層のd-d'断面
９５ 第二配線層９４と第三配線層を接続するコンタクト群のd-d'断面
９６ パッド部１の第三配線層のd-d'断面
９７ コンタクト２０のd-d'断面
９８ コンタクト２０のd-d'断面
９９ I/O部回路形成領域１８に接続された第一配線層のd-d'断面
１００ 第二配線層１７のd-d'断面
１０１ 第二配線層１５のd-d'断面
１０２ 半導体保護膜のd-d'断面
１０３ ワイヤーボンディング接続取り出し口２１のd-d'断面
２００ パッド
２０１ パッド下に形成されたＮ型トランジスタによるコンデンサー
２０２ Ｐ型出力バッファー
２０３ Ｎ型出力バッファー
２０４ I/O部回路
３０４ Ｎ型ウエルのd-d'断面
３０６ Ｎ型拡散領域と電位供給用第一配線層５の基板コンタクト
３０７ Ｐ型拡散領域と電位供給用第一配線層５の基板コンタクト
３０８ Ｐ型拡散領域と電位供給用第一配線層５の基板コンタクト
３０９ Ｎ型拡散領域と電位供給用第一配線層５の基板コンタクト
３１０ Ｐ型拡散領域と電位供給用第一配線層５の基板コンタクト
３１１ Ｎ型拡散領域と電位供給用第一配線層５の基板コンタクト
３１４ 第一配線層１３をVSS電源と接続するコンタクト
３１５ VSS電源用第二配線層
３１６ 第一配線層５をVDD電源と接続するコンタクト
３１７ VDD電源用第二配線層
３２２ Ｐ型拡散領域と電位供給用第一配線層５の基板コンタクト
３２３ Ｎ型拡散領域と電位供給用第一配線層５の基板コンタクト
３３４ 拡散領域３におけるＮ型拡散領域のa-a'断面
３３５ 拡散領域３におけるＰ型拡散領域のa-a'断面
３３９ 拡散領域３におけるＰ型拡散領域のa-a'断面
３４０ 拡散領域３におけるＮ型拡散領域のa-a'断面
３４９ Ｎ型ウエルのa-a'断面
３５８ Ｎ型ウエルのb-b'断面
３６８ 拡散領域３におけるＰ型拡散領域のc-c'断面
３６９ 拡散領域３におけるＮ型拡散領域のc-c'断面
３７８ Ｎ型ウエルのc-c'断面
３８３ 拡散領域３におけるＰ型拡散領域のd-d'断面
３８４ 拡散領域３におけるＮ型拡散領域のd-d'断面
３８８ 拡散領域３におけるＰ型拡散領域のd-d'断面
３８９ 拡散領域３におけるＮ型拡散領域のd-d'断面
４００ パッド部
４０１ パッド部４００の取り出し口
４０２ ワイヤーボンディング接続取り出し口
４０３ 半導体Ｐ基板のa-a'断面
４０４ パッド部のa-a'断面
４０５ 半導体保護膜のa-a'断面
Ｓ１ パッド部２００とＰ型出力バッファー２０２のドレイン及びＮ型出力バッファー２０３のドレインを接続する信号線
Ｓ２ Ｐ型出力バッファー２０２のゲート信号線
Ｓ３ Ｎ型出力バッファー２０３のゲート信号線

Claims (4)

  1. 組立時のワイヤーボンディング領域であるパッド部に対応するレイアウト形状を有する拡散層とポリシリコンゲートとで構成されたＮ型トランジスタ構造によって形成された容量素子を前記パッド部の下側に備える半導体装置において、
    上記ポリシリコンゲートとＶＤＤ側に接続された第一配線層との接続用コンタクトは上記パッド部の外側に設けられており、
    上記拡散層とＶＳＳ側と接続された第一配線層との接続用コンタクトは上記パッド部の外側に設けられており、
    上記パッド部において、上記ポリシリコンゲートに対応する大きさの第一配線層が上記ポリシリコンゲートの上側に形成されている、
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、上記ＶＤＤ側は、Ｉ／Ｏ回路のＶＤＤ電源と、上記ＶＳＳ側はＩ／Ｏ回路のＶＳＳ電源と配線距離を最小に接続されていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、上記パッド部において、上記ポリシリコンゲートに対応する大きさの第一配線層の上側に第二配線層と第三配線層でパッドが形成され、上記第二配線層と上記第三配線層は、ビア構造を有するコンタクト群で接続されていることを特徴とする半導体装置。
  4. 組立時のワイヤーボンディング領域であるパッド部に対応するレイアウト形状を有する拡散層とポリシリコンゲートとで構成されたＰ型トランジスタ構造によって形成された容量素子を前記パッド部の下側に備える半導体装置において、
    上記ポリシリコンゲートとＶＤＤ側に接続された第一配線層との接続用コンタクトは上記パッド部の外側に設けられており、
    上記拡散層とＶＳＳ側と接続された第一配線層との接続用コンタクトは上記パッド部の外側に設けられており、
    上記パッド部において、上記ポリシリコンゲートに対応する大きさの第一配線層が上記ポリシリコンゲートの上側に形成されている、
    ことを特徴とする半導体装置。
JP2002326482A 2002-11-11 2002-11-11 半導体装置 Expired - Fee Related JP4258205B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002326482A JP4258205B2 (ja) 2002-11-11 2002-11-11 半導体装置
US10/701,641 US7015588B2 (en) 2002-11-11 2003-11-06 Semiconductor device
CNB2003101156127A CN1319166C (zh) 2002-11-11 2003-11-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002326482A JP4258205B2 (ja) 2002-11-11 2002-11-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2004165246A JP2004165246A (ja) 2004-06-10
JP4258205B2 true JP4258205B2 (ja) 2009-04-30

Family

ID=32211967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002326482A Expired - Fee Related JP4258205B2 (ja) 2002-11-11 2002-11-11 半導体装置

Country Status (3)

Country Link
US (1) US7015588B2 (ja)
JP (1) JP4258205B2 (ja)
CN (1) CN1319166C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
CN100589244C (zh) * 2004-03-16 2010-02-10 松下电器产业株式会社 半导体器件
DE102004025658A1 (de) * 2004-05-26 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterschaltung und entsprechende Halbleiterschaltung
JP2008226998A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2010109172A (ja) * 2008-10-30 2010-05-13 Elpida Memory Inc 半導体装置
JP5896682B2 (ja) 2011-10-18 2016-03-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20130154099A1 (en) * 2011-12-16 2013-06-20 Semiconductor Components Industries, Llc Pad over interconnect pad structure design

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202751A (en) * 1984-03-30 1993-04-13 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
JPH0297053A (ja) 1988-10-03 1990-04-09 Mitsubishi Electric Corp 半導体回路
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
JPH1012825A (ja) * 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd 半導体集積回路装置
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
SE516338C2 (sv) * 1999-05-31 2001-12-17 Ericsson Telefon Ab L M RF-effekttransistor med kollektor upp
US6133054A (en) * 1999-08-02 2000-10-17 Motorola, Inc. Method and apparatus for testing an integrated circuit
JP3727220B2 (ja) 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US7015588B2 (en) 2006-03-21
JP2004165246A (ja) 2004-06-10
US20040089912A1 (en) 2004-05-13
CN1319166C (zh) 2007-05-30
CN1499629A (zh) 2004-05-26

Similar Documents

Publication Publication Date Title
US7567484B2 (en) Method of preventing dielectric breakdown of semiconductor device and semiconductor device preventing dielectric breakdown
US9385527B2 (en) Enhanced charge device model clamp
US9478525B2 (en) Semiconductor device
US11121127B2 (en) Integrated circuit chips, integrated circuit packages including the integrated circuit chips, and display apparatuses including the integrated circuit chips
US10971929B2 (en) Chip ESD protection circuit
US8878371B2 (en) Semiconductor device
KR20070088050A (ko) 반도체 소자의 패드부
JP2008147338A (ja) 半導体集積回路装置
US6396123B1 (en) Semiconductor device provided with on-chip decoupling condenser utilizing CMP dummy patterns
KR20200086918A (ko) 집적회로 칩과 이를 포함하는 집적회로 패키지 및 디스플레이 장치
JP4258205B2 (ja) 半導体装置
US7898035B2 (en) Semiconductor device
JP3792931B2 (ja) 半導体装置およびそのテスト方法
US20100123245A1 (en) Semiconductor integrated circuit devices and display apparatus including the same
US11107807B1 (en) IC package having a metal die for ESP protection
JP5657264B2 (ja) 半導体集積回路装置
JP2000133775A (ja) 保護素子
WO2008015213A1 (en) Distributed esd protection
CN119364858A (zh) 静电放电保护装置及晶体管结构
JPS61180470A (ja) 半導体集積回路装置
CN117471723A (zh) 显示面板
KR20100053046A (ko) 반도체 메모리 장치의 캐패시턴스 조정 회로 및 그 제조 방법
JP2008047642A (ja) 静電気放電保護半導体装置
JPH118351A (ja) 半導体装置及びその実装方法
JPH08116024A (ja) バイパスコンデンサの接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051101

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees