[go: up one dir, main page]

CN102272889B - 电子器件用外延基板及其生产方法 - Google Patents

电子器件用外延基板及其生产方法 Download PDF

Info

Publication number
CN102272889B
CN102272889B CN2009801532807A CN200980153280A CN102272889B CN 102272889 B CN102272889 B CN 102272889B CN 2009801532807 A CN2009801532807 A CN 2009801532807A CN 200980153280 A CN200980153280 A CN 200980153280A CN 102272889 B CN102272889 B CN 102272889B
Authority
CN
China
Prior art keywords
substrate
epitaxial substrate
electronic device
single crystal
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801532807A
Other languages
English (en)
Other versions
CN102272889A (zh
Inventor
生田哲也
清水成
柴田智彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN102272889A publication Critical patent/CN102272889A/zh
Application granted granted Critical
Publication of CN102272889B publication Critical patent/CN102272889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供电子器件用外延基板及其制造方法，其中适当调整翘曲并且将横向用作主电流传导方向。所述电子器件用外延基板具有单晶Si基板和通过在所述单晶Si基板上外延生长多个III族氮化物层而形成的III族氮化物层压结构，并且将横向用作主电流传导方向。单晶Si基板为p-型基板并且其电阻率为0.01Ω·cm以下。

Description

电子器件用外延基板及其生产方法
技术领域
本发明涉及电子器件用外延基板及其生产方法，并特别涉及HEMT用外延基板及其生产方法。
背景技术
近年来，随着IC器件所需速度的提高，HEMT(高电子迁移率晶体管)广泛地用作高速FET(场效应晶体管)。如图1示意性说明的那样，上述该FET型晶体管通常例如通过在绝缘性基板21上层压沟道层22和电子供给层23，然后在电子供给层23表面上设置源电极24、漏电极25和栅电极26来形成。当该晶体管器件运行时，电子以该顺序移动通过源电极24、电子供给层23、沟道层22、电子供给层23和漏电极25，从而定义器件的横向作为主电流传导方向。通过施加于栅电极26上的电压来控制电子在横向，即主电流传导方向上的移动。在HEMT中，在带隙(bandgaps)彼此不同的电子供给层23和沟道层22之间的接合界面处产生的电子与常规半导体中的电子相比能够极快地移动。
通过在半导体基板上外延生长III族氮化物层压体形成的外延基板通常用作FET用外延基板。如上所述的该半导体基板的实例包括：如特开JP2008-522447中所公开的，为了降低劣化器件性能的基板损失，而使用的具有电阻率超过102Ω·cm的Si基板；和如特开JP2003-059948中所公开的，为了降低对于Si基板的漏电流，而使用的具有电阻率约1.0至500Ω·cm的Si基板。
如上所述，传统认为使用具有较高电阻率的Si基板是优选的。然而，已知当具有不同电阻率值的层在具有预定电阻的Si基板上外延生长时，通常在Si基板和外延生长层之间出现晶格常数的失配(mismatch)，从而产生翘曲(warp)以缓和应力。如上所述的外延基板的这类翘曲引起器件生产(device process)阶段时的吸附不良和/或曝光不良。
为了解决上述问题，特开JP06-112120公开了通过预先决定在半导体基板中的翘曲方向，然后在基板上适当地生长外延层来降低翘曲绝对值的方法。
然而，特开JP 06-112120中公开的技术的目的仅仅是降低外延基板的翘曲绝对值，并且仅预先决定源自从晶锭(ingot)切割晶片的切割工序的翘曲。因此，特开JP06-112120不能以充分的方式控制外延基板的最终翘曲形状。特开JP06-112120还存在其生产过程复杂化的问题，这是因为其包括决定半导体基板的翘曲方向的工序。
发明内容
发明要解决的问题
本发明的目的是解决上述问题并提供电子器件用外延基板和生产该外延基板的方法，在所述基板中，将其横向定义为主电流传导方向，并适当地控制其翘曲形状。
用于解决问题的方案
为了实现上述目的，本发明的主要构成如下。
(1)电子器件用外延基板，其包括：Si单晶基板；和通过在所述Si单晶基板上外延生长多个III族氮化物层形成的III族氮化物层压体，其中将外延基板的横向定义为主电流传导方向，所述电子器件用外延基板的特征在于所述Si单晶基板是具有不大于0.01Ω·cm电阻率值的p-型基板。
上述(1)的电子器件用外延基板，其中外延基板的截面翘曲形状满足以下关系式。
||Bow|-SORI|≤2μm
(3)上述(1)或(2)的电子器件用外延基板，其中外延基板的截面翘曲形状在外延基板整个宽度上是单调弯曲的。
(4)上述(1)至(3)任一项的电子器件用外延基板，其中所述Si单晶基板以1019/cm3以上的浓度包括作为杂质元素的硼。
(5)上述(1)至(4)任一项的电子器件用外延基板，在所述Si单晶基板和所述III族氮化物层压体之间进一步包括作为绝缘层的缓冲层(buffer)。
(6)上述(5)的电子器件用外延基板，其中缓冲层包括由超晶格多层结构构成的层压结构。
(7)电子器件用外延基板的生产方法，其中通过在Si单晶基板上外延生长多个III族氮化物层形成III族氮化物层压体，从而将基板横向定义为主电流传导方向，所述方法包括通过以较高浓度向基板添加硼，使Si单晶基板形成为具有不大于0.01Ω·cm电阻率值的p-型基板。
(8)上述(7)的电子器件用外延基板的生产方法，其中硼是以1019/cm3以上的浓度添加的。
(9)上述(7)或(8)的电子器件用外延基板的生产方法，其进一步包括：在所述III族氮化物层压体形成之前，在所述Si单晶基板上形成作为绝缘层的缓冲层，所述缓冲层包括由超晶格多层结构构成的层压结构；在所述缓冲层上形成具有HEMT结构的所述III族氮化物层压体。
发明的效果
根据本发明，通过将Si单晶基板的电阻率值设定为优选值以下，能够适当地控制电子器件用外延基板的翘曲形状而不劣化装置的性能。
具体地，根据本发明，通过以较高浓度将硼添加至Si单晶基板而将Si单晶基板的电阻率值设定为优选值以下，能够适当地控制电子器件用外延基板的翘曲形状。
附图说明
图1是示出典型场效应晶体管(FET)的示意性截面图。
图2是示出根据本发明的电子器件用外延基板的示意性截面图。
图3是用于说明“BOW”的示意图。
图4是用于说明“SORI”的示意图。
图5(a)至5(d)是各种类型的截面翘曲形状的图。
图6(a)至6(d)是各种类型的截面翘曲形状的图。
图7(a)至7(d)是各自示出通过使用形状测量装置测量的电子器件用外延基板的表面等高线和截面形状的图。
附图标记说明
1  电子器件用外延基板
2  Si单晶基板
3  III族氮化物层压体
3a 沟道层
3b 电子供给层
4  缓冲层
4a 由超晶格多层结构构成的层压结构
4b 中间层
4c 晶种层
具体实施方式
以下将参考附图描述本发明的电子器件用外延基板的实施方案。图2示意性示出根据本发明的电子器件用外延基板的断面结构。
如图2所示，本发明的电子器件用外延基板1包括：Si单晶基板2；和通过在Si单晶基板2上外延生长多个III族氮化物层形成的III族氮化物层压体3，其中将外延基板的横向定义为主电流传导方向，所述电子器件用外延基板的特征在于，所述Si单晶基板2是具有不大于0.01Ω·cm电阻率值的p-型基板。本发明基于以下发现：在具有如上所述这样的结构的电子器件用外延基板中，能够适当地控制其翘曲形状而不劣化装置的性能。
本发明中，“将横向定义为主电流传导方向”是指电流从源电极流向漏电极，即主要在层压体宽度方向上，不同于例如通过一对电极插入半导体而使电流主要在垂直方向上，即层压体的厚度方向上流动的结构。
通过向Si单晶基板添加p-型杂质元素来调整Si单晶基板2的电阻率值。p-型杂质元素的实例包括硼、铝和镓等。这些实例中，由于能够以较高浓度添加硼，所以优选使用硼。在这方面，优选以1019/cm3以上的浓度添加硼，以便调整Si单晶基板2的电阻率值至不大于0.01Ω·cm。Si单晶基板2的大小可以根据应用而适当选择。Si单晶基板的使用面没有特别规定，并可以使用任何面如(111)面、(100)面、(110)面。然而，优选使用(111)面，这是因为易于促进III族氮化物(0001)面的生长并改善外延基板的表面平坦性。此外，在Si单晶基板的背面结合由其它材料制成的基板和/或Si单晶基板设置有保护膜例如氧化膜或氮化物膜等是可接受的。
如上所述，电子器件用外延基板的翘曲形状可以通过将Si单晶基板2的电阻率值调整至不大于0.01Ω·cm来优化。本实施方案中，翘曲形状的适合程度由通过从如图3所示的“BOW”的绝对值中减去如图4所示的“SORI”得到的值的绝对值来定义。如图3所示，“BOW”的值表示由以下得到的值：在外延基板非吸着状态下，测量穿过外延基板测量表面的宽度方向的中心并与最适参考面平行的平面与测量表面之间的最大距离；并根据相对于中心的垂直方向给予距离值+/-符号。另一方面，如图4所示，“SORI”值表示在外延基板的非吸着状态下，在穿过外延基板测量表面的最高位置并与最适参考面平行的平面与穿过测量表面的最低位置并与最适参考面平行的平面之间的垂直方向上的距离。
根据本发明的电子器件用外延基板1的截面翘曲形状优选满足以下关系式。
||Bow|-SORI|≤2μm
应当注意，在BOW和SORI值的测量中，排除从基板边缘测量的3mm内的外延基板周边部分，这是因为由于Si单晶基板本身的SORI形状和基板边缘的加工形状等可能在外延基板的周边部分产生较窄范围内的变形。
图5(a)至5(d)是各种类型的截面翘曲形状的图。图6(a)至6(d)事实上是与图5(a)至5(d)的那些相同的截面翘曲形状的图。图5和图6中的虚线用于测量BOW值和SORI值。图5(a)至5(c)和图6(a)至6(c)各自表示|Bow|的值和SORI的值彼此相等的情况。图5(d)和图6(d)各自表示|Bow|的值与SORI的值彼此不同的情况。如图5(a)和图6(a)所示，电子器件用外延基板1的截面翘曲形状优选在一个方向上单调地弯曲。相反地，如图5(d)和图6(d)所示，截面翘曲形状在两个方向上弯曲的情况下，|Bow|的值不同于SORI的值，从而|Bow|和SORI之差的绝对值越大导致在截面翘曲形状的两个方向上越不均一。如果||ow|-SORI|超过2μm，则这样不均一翘曲的外延基板形状在装置生产阶段可能劣化装置性能并引起吸附不良和曝光不良。
如图5(a)和图6(a)所示，电子器件用外延基板的截面翘曲形状优选在其整个宽度上单调地弯曲，从而能够容易地矫正该翘曲以抑制由于吸附不良引起的装置的曝光不良。如上所述，考虑到外延基板的截面翘曲形状，排除从基板边缘测量的3mm内的外延基板周边部分。
优选在Si单晶基板2和III族氮化物层压体3之间进一步设置作为绝缘层的缓冲层4。设置作为绝缘层的缓冲层4防止电流流入Si单晶基板2，通过使用具有较低电阻率的Si基板而能够有利于抑制垂直方向上的漏电流，并改善基板的击穿电压。
缓冲层4优选包括由超晶格多层结构构成的层压结构4a。层压结构4a可以作为交替层压的多层形成，所述多层至少包括由Ba1Alb1Gac1Ind1N材料(0≤a1≤1、0≤b1≤1、0≤c1≤1、0≤d1≤1、a1+b1+c1+d1＝1)制成的第一层4a1和带隙不同于第一层的、由Ba2Alb2Gac2Ind2N材料(0≤a2≤1、0≤b2≤1、0≤c2≤1、0≤d2≤1、a2+b2+c2+d2＝1)制成的第二层4a2。使一层的带隙不同于另一层的带隙，即带的不连续性有助于增加在垂直方向上的电阻。在这方面，超晶格多层结构优选以1×1018/cm3以上的浓度包含C(碳)，这是因为抑制由于带的不连续性引起的载流子(carriers)的产生并能够进一步改善缓冲层的击穿电压。虽然C浓度的上限没有特别限定，但从抑制III族氮化物层压体3中产生凹坑(pits)的观点，其上限优选不高于1×1020/cm3。常规超晶格的形成通常涉及其界面的急剧变化。除此之外，在不损害本发明技术效果的范围内，本发明可进一步包括在界面之间插入其它层、界面组成连续变化和超晶格多层结构的组成变化等的情况。
从改善基板的击穿电压的观点，特别是层压结构4a的具有相对大的带隙的层的厚度优选等于或大于能够抑制隧道电流的厚度并且等于或小于可靠避免破裂产生的厚度。例如，层压结构4a的具有较大带隙的层优选通过使用在III族氮化物中具有最大带隙的AlN形成，以便具有2至10nm的厚度。此外，从类似观点，层压结构4a的具有较小带隙的层优选至少包含Al，以便碳能够以充分高的浓度有效地结合。
层压结构4a的具有较小带隙的层优选比层压结构4a的具有较大带隙的层厚，并等于或薄于40nm，以便有效地呈现超晶格多层结构的应力缓和效果并抑制破裂产生。此外，由于相似原因，层压结构4a的具有较小带隙的层和具有较大带隙的层之间的组成之差是必要的，并且它们之间的Al的组成之差优选至少50％，即|b1-b2|≥0.5。
超晶格多层结构的层压层的对数(number oflaminated-layer pairs)没有特别限定。该对数越大，则导致越好地抑制在垂直方向上的漏电流和改善击穿电压。
接下来，将参考附图描述关于本发明的生产电子器件用外延基板的方法的其它实施方案。如图2所示，外延基板1的横向被定义为主电流传导方向的本发明的电子器件用外延基板1特征性地通过以下生产：通过以较高浓度向Si单晶基板添加硼，使S i单晶基板2形成为具有电阻率值不大于0.01Ω·cm的p-型基板；和在Si单晶基板2上外延生长多个III族氮化物层以形成III族氮化物层压体3。由于如上所述的结构，本发明的电子器件用外延基板能够适当地控制其翘曲形状而不劣化装置的性能。
优选硼以1019/cm3以上的浓度添加，以便均匀地存在于基板的整个区域。硼可以或者在通过CZ法或FZ法等生产Si单晶时作为杂质添加至Si单晶，或者通过离子注入或热扩散等引入基板。本实施方案中，不需要在Si单晶基板的整个区域以上述优选的B含量添加硼，将硼以优选的含量添加至至少基板的一部分足以。例如，本发明包括以上述浓度以上含有硼的基板设置有在其上形成的硼含量低于上述浓度的Si膜的应用，以及在Si基板内局部存在具有B含量低于上述优选的含量的部分的应用。此外，本发明包括在基板表面上形成表面修饰如Si氮化物膜、碳化物膜或氧化膜等作为起始层的应用，以及基板包括除Si和III族氮化物之外的材料的应用。再进一步，本发明的电子器件用外延基板可包含除B以外的杂质，例如Al、Ga、In、P、Sb、As、H、C、Ge、N和O等。为了增加Si单晶基板的硬度优选添加杂质。
在形成III族氮化物层压体之前，优选在Si单晶基板上形成包括由超晶格多层结构构成的层压结构的作为绝缘层的缓冲层，之后在缓冲层上形成具有HEMT结构的III族氮化物层压体。超晶格多层结构的层压结构和HEMT结构的III族氮化物层压体各自可以由各种类型的薄膜层压法，例如MOCVD、MBE和HVPE等来形成。
图1至6示出实施方案的典型实例，并且本发明不局限于这些实施方案的示意性实例。
实施例
(实施例1)
在氢气和氮气氛围、在1050℃下加热直径3-英寸的Si单晶基板(板厚度：625μm，硼的添加量：2×1019/cm3，电阻率：0.005Ω·cm，晶面(111))。之后，通过使用MOCVD法，借助于调整三甲基镓(TMG)、三甲基铝(TMA)和NH3的供应率，在Si单晶基板上形成具有200nm膜厚度的AlN层和具有50nm膜厚度的Al0.25Ga0.75N层。此外，通过调整三甲基镓(TMG)、三甲基铝(TMA)和NH3的供应率，在Al0.25Ga0.75N层上形成作为80对交替层压的AlN膜(膜厚度：4nm)和Al0.15Ga0.85N膜(膜厚度：25nm)的层压结构的绝缘超晶格多层结构。超晶格多层结构的平均碳浓度为2×1018/cm3。在超晶格多层结构上形成起到作为横向方向电流传导层功能的1.5μm厚度的GaN层和Al0.25Ga0.75N层(膜厚度20nm)，从而制备电子器件用外延基板。
(实施例2)
除了硼的添加量为1×1019/cm3并且Si单晶基板的电阻率为0.01Ω·cm以外，以与实施例1中相同的方式制备电子器件用外延基板。
(比较例1)
除了硼的添加量为4×1018/cm3并且Si单晶基板的电阻率为0.02Ω·cm以外，以与实施例1中相同的方式制备电子器件用外延基板。
(比较例2)
除了硼的添加量为1.5×1016/cm3并且Si单晶基板的电阻率为1Ω·cm以外，以与实施例1中相同的方式制备电子器件用外延基板。
(比较例3)
除了硼的添加量为8×1014/cm3并且Si单晶基板的电阻率为25Ω·cm以外，以与实施例1中相同的方式制备电子器件用外延基板。
(比较例4)
除了硼的添加量为1×1013/cm3并且Si单晶基板的电阻率为5000Ω·cm以外，以与实施例1中相同的方式制备电子器件用外延基板。
(评价)
通过使用形状测量装置(FT-900：由NIDEC Corporation制造)来观察实施例1、2和比较例1至4的每个电子器件用外延基板的翘曲形状，从而分别得到BOW值和SORI值。图7(a)至7(d)示出了由形状测量装置分别得到的实施例1、比较例1、比较例2和比较例4的外延基板的表面等高线和截面翘曲形状。表1示出这些外延基板的BOW值和SORI值的测量结果。
对于实施例1、2和比较例1至4的电子器件用外延基板的每一种制备十个样品，以便分析Si单晶基板本身的形状变化，并按上述来评价这些样品。表2示出“电阻率”和“||Bow|-SORI|”各自的最小值至最大值的范围。
[表1]
Figure BPA00001392280900111
[表2]
Figure BPA00001392280900121
从图7(a)应理解，本发明实施例1的电子器件用外延基板的截面翘曲形状是在一个方向上单调地弯曲的。从图7(b)至7(d)还应理解，比较例1、比较例2和比较例4的电子器件用外延基板的截面翘曲形状不是在一个方向上单调弯曲的。此外，从表1和2应理解，与比较例1至4相比，通过调整Si单晶基板的电阻率值至不大于0.01Ω·cm，根据本发明的实施例1和2可以降低||Bow|-SORI|本身的值和变化。
本发明的电子器件用外延基板的厚度和大小并不特别局限于上述实施例中的那些，并可以根据使用中的用途而适当选择。
产业上的可利用性
根据本发明，通过将Si单晶基板的电阻率值设定为优选值以下，能够适当地控制电子器件用外延基板的翘曲形状而不劣化器件的性能。

Claims (8)

1.一种电子器件用外延基板，其包括：Si单晶基板；和通过在所述Si单晶基板上外延生长多个III族氮化物层而形成的III族氮化物层压体，其中将所述外延基板的横向定义为主电流传导方向，所述电子器件用外延基板的特征在于：
所述Si单晶基板为具有不大于0.01Ω·cm电阻率值的p-型基板，
其中所述外延基板的截面翘曲形状满足以下关系式：
||Bow|-SORI|≤2μm。
2.根据权利要求1所述的电子器件用外延基板，其中所述外延基板的截面翘曲形状在所述外延基板整个宽度上单调地弯曲。
3.根据权利要求1或2所述的电子器件用外延基板，其中所述Si单晶基板以1019/cm3以上的浓度包含作为杂质元素的硼。
4.根据权利要求1或2所述的电子器件用外延基板，在所述Si单晶基板和所述III族氮化物层压体之间进一步包括作为绝缘层的缓冲层。
5.根据权利要求4所述的电子器件用外延基板，其中所述缓冲层包括由超晶格多层结构构成的层压结构。
6.一种电子器件用外延基板的生产方法，其中通过在Si单晶基板上外延生长多个III族氮化物层而形成III族氮化物层压体，从而将所述基板的横向定义为主电流传导方向，所述方法包括：
通过以较高浓度向所述Si单晶基板添加硼，使所述Si单晶基板形成为具有不大于0.01Ω·cm电阻率值的p-型基板，
其中所述外延基板的截面翘曲形状满足以下关系式：
||Bow|-SORI|≤2μm。
7.根据权利要求6所述的电子器件用外延基板的生产方法，其中以1019/cm3以上的浓度添加硼。
8.根据权利要求6或7所述的电子器件用外延基板的生产方法，其进一步包括：
在所述III族氮化物层压体形成之前，在所述Si单晶基板上形成作为绝缘层的缓冲层，所述缓冲层包括由超晶格多层结构构成的层压结构；和
在所述缓冲层上形成具有HEMT结构的所述III族氮化物层压体。
CN2009801532807A 2008-11-27 2009-11-18 电子器件用外延基板及其生产方法 Active CN102272889B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-302620 2008-11-27
JP2008302620 2008-11-27
JP2009-260014 2009-11-13
JP2009260014A JP4519196B2 (ja) 2008-11-27 2009-11-13 電子デバイス用エピタキシャル基板およびその製造方法
PCT/JP2009/069896 WO2010061865A1 (ja) 2008-11-27 2009-11-18 電子デバイス用エピタキシャル基板およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310084558.8A Division CN103258717B (zh) 2008-11-27 2009-11-18 电子器件用外延基板及其生产方法

Publications (2)

Publication Number Publication Date
CN102272889A CN102272889A (zh) 2011-12-07
CN102272889B true CN102272889B (zh) 2013-09-11

Family

ID=42225736

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801532807A Active CN102272889B (zh) 2008-11-27 2009-11-18 电子器件用外延基板及其生产方法
CN201310084558.8A Active CN103258717B (zh) 2008-11-27 2009-11-18 电子器件用外延基板及其生产方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310084558.8A Active CN103258717B (zh) 2008-11-27 2009-11-18 电子器件用外延基板及其生产方法

Country Status (6)

Country Link
US (2) US20110298009A1 (zh)
EP (2) EP2357661A4 (zh)
JP (1) JP4519196B2 (zh)
KR (2) KR101205020B1 (zh)
CN (2) CN102272889B (zh)
WO (1) WO2010061865A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5543866B2 (ja) * 2010-07-16 2014-07-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板
JP5384450B2 (ja) * 2010-09-03 2014-01-08 コバレントマテリアル株式会社 化合物半導体基板
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
JP5059205B2 (ja) * 2011-03-03 2012-10-24 株式会社東芝 ウェーハ及び結晶成長方法
JP5460751B2 (ja) * 2012-01-16 2014-04-02 株式会社東芝 半導体装置
JP2014022698A (ja) * 2012-07-24 2014-02-03 Dowa Holdings Co Ltd 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
JPWO2014041736A1 (ja) * 2012-09-13 2016-08-12 パナソニックＩｐマネジメント株式会社 窒化物半導体構造物
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
JP6154604B2 (ja) * 2012-12-07 2017-06-28 住友化学株式会社 窒化物半導体エピタキシャルウェハ
EP3154092B1 (en) * 2013-02-15 2021-12-15 AZUR SPACE Solar Power GmbH P-doping of group iii-nitride buffer layer structure on a heterosubstrate
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6108609B2 (ja) 2013-04-25 2017-04-05 クアーズテック株式会社 窒化物半導体基板
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP5756830B2 (ja) * 2013-05-31 2015-07-29 サンケン電気株式会社 半導体基板、半導体装置、及び、半導体装置の製造方法
WO2015008532A1 (ja) * 2013-07-19 2015-01-22 シャープ株式会社 電界効果トランジスタ
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
CN105373072A (zh) * 2014-09-01 2016-03-02 富泰华工业（深圳）有限公司 高精度平面加工系统及方法
US9608103B2 (en) 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP2017216257A (ja) * 2014-10-14 2017-12-07 シャープ株式会社 窒化物半導体およびそれを用いた電子デバイス
JP2017054955A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
JP2018041851A (ja) * 2016-09-08 2018-03-15 クアーズテック株式会社 窒化物半導体基板
WO2019151441A1 (ja) * 2018-02-01 2019-08-08 住友化学株式会社 半導体ウエハー及びその製造方法
TWI728498B (zh) * 2018-12-12 2021-05-21 日商闊斯泰股份有限公司 氮化物半導體基板
JP7179706B2 (ja) * 2018-12-12 2022-11-29 クアーズテック株式会社 窒化物半導体基板
JP2024094561A (ja) * 2022-12-28 2024-07-10 信越半導体株式会社 エピタキシャル基板の製造方法及びエピタキシャル基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921148A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274190B2 (ja) 1992-09-26 2002-04-15 株式会社東芝 半導体エピタキシャル基板の製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP4329984B2 (ja) * 2002-02-28 2009-09-09 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法
US6969824B2 (en) * 2003-07-16 2005-11-29 Lincoln Global, Inc. Locking device for latch assembly
JP4725763B2 (ja) * 2003-11-21 2011-07-13 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
JP4332720B2 (ja) * 2003-11-28 2009-09-16 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
JP4867137B2 (ja) * 2004-05-31 2012-02-01 住友化学株式会社 化合物半導体エピタキシャル基板
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007242853A (ja) * 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP5158833B2 (ja) * 2006-03-31 2013-03-06 古河電気工業株式会社 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
JP2008034411A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 窒化物半導体素子
JP5224311B2 (ja) 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5170859B2 (ja) * 2007-03-29 2013-03-27 古河電気工業株式会社 基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921148A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件

Also Published As

Publication number Publication date
EP2357661A1 (en) 2011-08-17
CN103258717A (zh) 2013-08-21
KR101527638B1 (ko) 2015-06-09
EP2613341A1 (en) 2013-07-10
KR20110088559A (ko) 2011-08-03
EP2357661A4 (en) 2012-10-17
WO2010061865A1 (ja) 2010-06-03
US10388517B2 (en) 2019-08-20
CN102272889A (zh) 2011-12-07
JP4519196B2 (ja) 2010-08-04
KR20120096069A (ko) 2012-08-29
US20110298009A1 (en) 2011-12-08
US20120273759A1 (en) 2012-11-01
JP2010153817A (ja) 2010-07-08
KR101205020B1 (ko) 2012-11-27
CN103258717B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN102272889B (zh) 电子器件用外延基板及其生产方法
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
US8410472B2 (en) Epitaxial substrate for electronic device and method of producing the same
US8946863B2 (en) Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
JP2011040766A (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP5546301B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP2014022698A (ja) 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
JP2014241387A (ja) 基板、基板の製造方法、及び電子装置
WO2016059923A1 (ja) 窒化物半導体およびそれを用いた電子デバイス
TWI441331B (zh) A epitaxial substrate for electronic components and a method for manufacturing the same
CN114759082B (zh) 一种氮化镓基高电子迁移率晶体管及其制备方法
WO2023248702A1 (ja) 窒化物半導体ウェーハ、及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant