CN102177587B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN102177587B CN102177587B CN2008801282506A CN200880128250A CN102177587B CN 102177587 B CN102177587 B CN 102177587B CN 2008801282506 A CN2008801282506 A CN 2008801282506A CN 200880128250 A CN200880128250 A CN 200880128250A CN 102177587 B CN102177587 B CN 102177587B
- Authority
- CN
- China
- Prior art keywords
- region
- electrode
- peripheral
- intermediate electrode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/112—Field plates comprising multiple field plate segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种耐压更高的半导体装置。本发明所公开的半导体装置具有:半导体元件区、外围耐压区、外围电极、绝缘膜及中间电极。在半导体元件区中形成有半导体元件。外围耐压区被形成在半导体元件区的周围,并由单一的导电性区域构成。半导体元件区和外围耐压区露出于半导体基板的一侧表面。外围电极沿着半导体基板的外周部而被形成在外围耐压区的表面上。外围电极与外围耐压区相导通。绝缘膜被形成在外围电极和半导体元件区之间的外围耐压区的表面上。中间电极被形成在绝缘膜上。中间电极的下面的绝缘膜厚度在外围电极一侧薄于半导体元件区一侧。
Description
技术领域
本发明涉及一种半导体装置。特别是涉及一种在半导体基板的外周部和半导体元件区之间形成有耐压结构的半导体装置。
背景技术
在日本专利公开公报2003-133555号中,公开了一种沿着半导体基板的上表面的外周部形成有外围电极的半导体装置。外围电极与半导体层相导通。通过形成外围电极,从而在半导体装置为非导通时,从半导体元件区(形成有半导体元件的领域)起进行扩张的耗尽层,在外围电极的下面的半导体层中被终止,进而防止耗尽层到达半导体基板的外周部。因此,防止了电场被施加于半导体基板的外周部。另一方面,在形成外围电极时,由于耗尽层在外围电极的下面的半导体层中被终止,所以电场在该半导体层中集中。即,在外围电极下面的半导体层中,容易产生因电场集中而导致的绝缘破坏。仅通过外围电极,无法充分地提高半导体装置的耐压。
作为解决上述问题的技术,公知一种在半导体元件区和外围电极之间的半导体基板的表面上,形成有一个或者多个中间电极的半导体装置(例如,日本专利公开公报2005-209983号)。中间电极绝缘于半导体元件区和外围电极。并且,中间电极被设置在绝缘膜上,并绝缘于半导体层。即,中间电极成为浮置状态。因此,中间电极的电位成为半导体元件区的电位和外围电极的电位之间的电位。当设置中间电极时,中间电极下面的半导体层的电位成为与中间电极的电位相对应的电位。因此,从半导体元件区起进行扩张的耗尽层在中间电极下面的半导体层扩张至外周部一侧的情况得到抑制。即,通过中间电极和外围电极双方,来抑制耗尽层的扩张。以此种方式,在此种半导装置中,由于在两个位置处抑制耗尽层的扩张,因此与没有形成中间电极的半导体装置相比,不易产生电场集中。通过设置中间电极,从而能够提高半导体装置的耐压。
发明内容
发明所要解决的问题
半导体装置的半导体基板表面通常被绝缘膜覆盖。此种半导体装置中,在使用时等存在绝缘膜带电的情况。当绝缘膜带电时,该绝缘膜附近的半导体层处于大致相同的电位。因此,耗尽层容易沿着半导体基板的表面扩张。当具有上述中间电极的半导体装置的绝缘膜带电时,比中间电极更靠半导体元件区一侧的绝缘层的下面的半导体层,将处于与半导体元件区大致相等的电位,而中间电极的下面的半导体层处于与中间电极的电位相对应的电位。因此,电场在中间电极的半导体元件区一侧边缘部附近的半导体层中集中,从而容易在该半导体层中产生绝缘破坏。以此种方式,设置有中间电极的现有的半导体装置存在当绝缘膜带电时无法确保足够耐压的问题。在本说明书中,公开了一种耐压更高的半导体装置。
用于解决问题的方法
通过中间电极来抑制耗尽层的扩张的效果(即,从半导体元件区朝向外围电极方向扩张的等势线被阻隔的效果),根据中间电极的配置和形状而不同。例如,在中间电极的下面的绝缘膜(即,中间电极和半导体层之间的绝缘膜)的厚度较薄时,中间电极下面的半导体层的电位成为比较接近中间电极电位的电位(电位大致被固定)。因此,阻隔等势线的效果提高。并且,在中间电极的宽度(在从半导体元件区朝向外围电极的方向上的宽度)较大时,则由于半导体层的电位在较大的范围内受到中间电极的电位的影响,所以阻隔等势线的效果将提高。
另一方面,当中间电极对等势线进行阻隔的效果较高时,等势线在中间电极下面的半导体层中较为密集(即,被施加了较高的电场)。
发明人根据这些事实,而发明出一种半导体装置,其以不易产生电场集中且对等势线进行阻隔的效果较高的配置,来形成中间电极。以下,将公开半导体装置的结构。
本说明书公开的第1半导体装置具有:半导体元件区、外围耐压区、外围电极、绝缘膜和中间电极。在半导体元件区中形成有半导体元件。外围耐压区被形成在半导体元件区的周围,并由单一的导电性区域构成。半导体元件区和外围耐压区露出于半导体基板的一侧表面。外围电极沿着半导体基板的外周部而被形成在外围耐压区的表面上。外围电极与外围耐压区相导通。绝缘膜被形成在外围电极和半导体元件区之间的外围耐压区的表面上。中间电极被形成在绝缘膜上。在中间电极的下面的绝缘膜的厚度在外围电极一侧薄于半导体元件区一侧。
并且,上述“半导体基板”这个用语,是指由半导体形成的基板。当在半导体基板的表面上形成有绝缘膜和电极等时,不包括绝缘膜、电极等的半导体部分为半导体基板。因此,“露出于半导体基板的表面”这种表现,也包括半导体元件区和外围耐压区显露在半导体基板的表面上,且该表面被绝缘膜和电极等覆盖的状态。
在该半导体装置中,靠近半导体元件区的位置处,中间电极的下面的绝缘层较厚。因此,在较厚的绝缘层的下面的半导体层中,少量的等势线被阻隔。因此,在较厚的绝缘层的下面的半导体层中,不会产生较高的电场集中。
并且,在靠近外围电极的位置处,中间电极的下面的绝缘层较薄。因此,在较薄的绝缘层的下面的半导体层中,阻隔等势线的效果较高。但是,由于在靠近半导体元件区的位置处的半导体层(较厚的绝缘层的下面的半导体层)中,预定量的等势线被阻隔,所以在薄绝缘层下面的半导体层中被阻隔的等势线不是特别多。因此,即使在薄的绝缘层下面的半导体层中,也不会产生较高的电场集中。
以此种方式,在该半导体装置中,中间电极被形成为,在半导体元件区一侧对等势线进行阻隔的效果较低,而在外围电极一侧对等势线进行阻隔的效果较高。因此,等势线以分散在半导体层中的状态被阻隔,从而不易产生电场集中。能够在抑制电场集中的同时,抑制等势线朝向外围电极扩张的现象(即,耗尽层扩张的现象)。
并且,中间电极可以被形成为,包围半导体元件区。
并且,中间电极可以绝缘于半导体元件区和外围电极。
本说明书公开的第2半导体装置,具备有半导体元件区、外围耐压区、外围电极、绝缘膜和多个中间电极。在半导体元件区中形成有半导体元件。外围耐压区被形成在半导体元件区的周围,并由单一的导电性区域构成。半导体元件区和外围耐压区露出于半导体基板的一侧表面。外围电极沿着半导体基板的外周部而被形成在外围耐压区的表面上。外围电极与外围耐压区相导通。绝缘膜被形成在外围电极和半导体元件区之间的外围耐压区的表面上。多个中间电极被形成在绝缘膜上。多个中间电极沿着从半导体元件区朝向外围电极的方向,隔着间隔而被配置。最靠近半导体元件区一侧的第1中间电极在所述方向上的宽度,小于与第1中间电极相邻的第2中间电极在所述方向上的宽度。
在该半导体装置中,最靠近半导体元件区的第1中间电极的宽度小于与其相邻的第2中间电极的宽度。因此,在第1中间电极的下面的半导体层中,少量的等势线被阻隔。因此,在第1中间电极附近的半导体层中,不会产生较高的电场集中。
并且,由于第2中间电极的宽度较大,所以阻隔等势线的效果较高。但是,由于在最靠近半导体元件区的第1中间电极的下面的半导体层中,预定量的等势线被阻隔,所以在第2中间电极的下面的半导体层中被阻隔的等势线不是特别多。因此,即使在第2中间电极的下面的半导体层中也不会产生较高的电场集中。
以此种方式,在该半导体装置中,第1中间电极和第2中间电极被配置为,在半导体元件区一侧对等势线进行阻隔的效果较低,而在外围电极一侧对等势线进行阻隔的效果较高。因此,等势线以分散在半导体层中的状态被阻隔,从而不易产生电场集中。能够在抑制电场集中的同时,抑制等势线朝向外围电极方向扩张的现象(即,耗尽层扩张的现象)。
并且,各个中间电极可以被形成为,包围半导体元件区。
并且,各个中间电极可以绝缘于半导体元件区、外围电极以及其他中间电极。
本说明书公开的第3半导体装置,具备有半导体元件区、外围耐压区、外围电极、绝缘膜和一个或多个中间电极。在半导体元件区中形成有半导体元件。外围耐压区被形成在半导体元件区的周围,并由单一的导电性区域构成。半导体元件区和外围耐压区露出于半导体基板的一侧表面。外围电极沿着半导体基板的外周部而被形成在外围耐压区的表面上。外围电极与外围耐压区相导通。绝缘膜被形成在外围电极和半导体元件区之间的外围耐压区的表面上。中间电极被形成在绝缘膜上。中间电极被构成为,其对从半导体元件区朝向外围电极扩张的等势线进行阻隔的效果,在外围电极一侧高于半导体元件区一侧。
在该装置中,因为等势线以分散在半导体层中的状态被阻隔,所以不易产生电场集中。能够在抑制电场集中的同时,抑制等势线朝向外围电极扩张的现象(即,耗尽层扩张的现象)。
发明的效果
本说明书公开的半导体装置,不易在半导体层中产生电场集中,且耐压较高。
附图说明
图1为第1实施例中的IGBT10的俯视图。
图2为第1实施例中的IGBT10的剖视图。
图3为第1实施例中的IGBT10的外围耐压区60的放大剖视图。
图4为现有IGBT的外围耐压区的放大剖视图。
图5为表示在现有IGBT的半导体基板12之外围耐压区的上表面12a附近电场分布的曲线图。
图6为表示在第1实施例中的IGBT10的半导体基板12之外围耐压区60的上表面12a附近电场分布的曲线图。
图7为第1改变例中的IGBT的外围耐压区60的放大剖视图。
图8为第2改变例中的IGBT的外围耐压区60的放大剖视图。
图9为第3改变例中的IGBT的俯视图。
图10为第2实施例中的IGBT110的外围耐压区60的放大剖视图。
图11为第2实施例中的IGBT110的俯视图。
图12为表示在第2实施例中的IGBT110的半导体基板12之外围耐压区60的上表面12a附近电场分布的曲线图。
图13为第4改变例中的IGBT的外围耐压区60的放大剖视图。
图14为第5改变例中的IGBT的外围耐压区60的放大剖视图。
图15为第6改变例中的IGBT的外围耐压区60的放大剖视图。
图16为第7改变例中的IGBT的外围耐压区60的放大剖视图。
具体实施方式
(第1实施例)
图1图示了第1实施例所涉及的IGBT10(半导体装置)的俯视图。IGBT10由半导体基板12、被形成在半导体基板12的上表面12a及下表面12b上的电极、绝缘膜等构成。并且,在图1中,除了中间电极40和外围电极50以外,省略被形成在半导体基板12上的电极和绝缘膜的图示。如图1所示,在半导体基板12上形成有4个半导体元件区13。在半导体元件区13中形成有IGBT结构。在半导体基板12上,FLR29、FLR30及外围耐压区60被形成为,包围4个半导体元件区13的周围。在外围耐压区60中形成有中间电极40和外围电极50。并且,在图1中,考虑到图的易读性,由斜线图案来表示FLR29、FLR30、中间电极40及外围电极50。
图2图示了沿图1的II-II线的IGBT10的剖视图。如图2所示,在半导体基板12的上表面12a上形成有多个沟槽14。沟槽14的内表面被栅绝缘膜15所覆盖。在沟槽14内形成有栅电极16。在面对半导体基板12的上表面12a的区域中,形成有发射区18和体接触区20。发射区18为含有高浓度的N型杂质的N型区域。发射区18被形成在与栅绝缘膜15接触的区域中。体接触区20为含有高浓度的P型杂质的P型区域。体接触区20被形成在与发射区18接触的区域中。在发射区18和体接触区20的周围形成有体区22。体区22为含有低浓度的P型杂质的P型区域。体区22被形成为,覆盖发射区18和体接触区20。在体区22的下侧形成有漂移区24。漂移区24为含有低浓度的N型杂质的N型区域。漂移区24通过体区22从发射区18分离。上述的沟槽14贯通体区22并被形成至到达漂移区24的深度。漂移区24被延伸设置至半导体基板12的外周部12c。在漂移区24的下侧形成有缓冲区26。缓冲区26为含有高浓度的N型杂质的N型区域。在缓冲区26的下侧(面对半导体基板12的下表面12b的区域),形成有集电区28。集电区28为含有高浓度的P型杂质的P型区域。集电区28通过漂移区24从体区22分离。
IGBT结构由上述的发射区18、体接触区20、体区22、漂移区24、缓冲区26、集电区28及栅电极16形成。半导体基板12的上表面12a中露出有IGBT结构的范围(即,露出有发射区18、体接触区20及体区22的范围)为上述半导体元件区13。
在半导体基板12上,形成有FLR29、30。FLR29、30为P型区域。FLR29、30被形成在半导体基板12的上表面12a和深于体区22的位置之间的范围内。FLR29被形成为和体区22接触。如图1所示,FLR29被形成为,包围4个半导体元件区13的周围。在FLR29内,形成有P型杂质浓度较高的区域29a。FLR30从FLR29分离形成(在FLR29和FLR30之间存在漂移区24)。如图1所示,FLR30被形成为,包围FLR29的周围。在FLR30内,形成有P型杂质浓度较高的区域30a。
如图2所示,在面对半导体基板12的上表面12a的区域中,形成有外围扩散区31。外围扩散区31为含有高浓度的N型杂质的N型区域。外围扩散区31沿着半导体基板12的外周部12c而被形成。并且,在比FLR30更靠外周部12c一侧,面对半导体基板12的上表面12a的范围内形成有漂移区24。通过比FLR30更靠外周部12c一侧的漂移区24和外围扩散区31,而形成由单一导电性区域(N型区域)构成的外围耐压区域60。
在半导体基板12的上表面12a上,形成有层间绝缘膜17。在半导体元件区13上的层间绝缘膜17的表面上,形成有发射极32。发射极32通过被形成在层间绝缘膜17上的开口部,而和发射区18及体接触区20相连接。并且,发射极32通过层间绝缘膜17而绝缘于栅电极16。
在半导体基板12的下表面12b上,在整个区域形成有集电极33。集电极33和集电区28相导通。
在层间绝缘膜17的表面上形成有栅接线34。栅接线34在未图示的位置上与各个栅电极16相连接。
在FLR29上的层间绝缘膜17的表面上形成有电极36。电极36通过被形成在层间绝缘膜17上的开口部,而和区域29a连接。即,电极36通过区域29a而和FLR29相连接。电极36沿着FLR29而被形成。
在FLR30上的层间绝缘膜17的表面上形成有电极38。电极38通过被形成在层间绝缘膜17上的开口部,而和区域30a相连接。即,电极38通过区域30a而和FLR30相连接。电极38沿着FLR30而被形成。
在外围扩散区31上的层间绝缘膜17的表面上形成有外围电极50。外围电极50通过被形成在层间绝缘膜17上的开口部,而与外围扩散区31相连接。外围电极50沿着外围扩散区31(即,沿着半导体基板12的外周部12c)而被形成。
在外围耐压区60内的漂移区24的层间绝缘膜17的内部,埋入有中间电极40。中间电极40的周围被层绝缘膜17所包围,并且不和外部相连接。即,中间电极40是浮置的。如图1所示,中间电极40被形成为,包围4个半导体元件区13。图3图示了外围耐压区60的放大剖视图。如图3所示,中间电极40上形成有台阶。靠近半导体元件区13的部分(以下称为第1部分40a)的下面的层间绝缘膜17的厚度(图3中的厚度T1)较厚。靠近外周部12c的部分(以下称为第2部分40b)的下面的层间绝缘膜17的厚度(图3中的厚度T2)较薄。即,第2部分40b比第一部分40a更接近漂移区24。中间电极40在其全部范围内被形成为,远离半导体元件区13的第2部分40b位于比靠近半导体元件区13的第1部分40a更接近漂移区24的位置。
接下来,对IGBT10的动作进行说明。要使IGBT10置为导通时,在集电极33和发射极32之间施加使集电极32成为正电位的电压的状态下,向栅电极16施加预定电压。于是,通过向栅电极16施加电压,而使与栅绝缘膜15接触的范围内的体区22反转为N型,从而形成通道。于是,电子从发射极32经由发射区18、体区22的通道、漂移区24、缓冲区26及集电区28,而朝向集电极33流动。并且,空穴从集电极33经由集电区28和缓冲区26,而朝向漂移区24内流入。由此,在漂移区24内引起电导率调制减少,从而漂移区24的电阻降低。因此,电子能够以低损耗在漂移层24内流动。由此,电流从集电极33朝向发射极32流动。即,IGBT10置为导通。
当停止向栅电极16施加电压时,通道将消失。由此,IGBT10内的电子及空穴的流动将停止,从而IGBT10置为断开。在IGBT10置为断开的状态下,集电极33和发射极32之间的外加电压,被施加在体区22和漂移区24的边界的PN结上。即,反向电压被施加于体区22和漂移区24的边界的PN结上。于是,耗尽层从该PN结向漂移区24内扩张。通过耗尽层,而确保了关闭时的IGBT10的耐压。当在耗尽层中存在较薄的部分时,电场将集中于该较薄的部分,而产生绝缘破坏。在IGBT10中,通过FLR29、30而促进耗尽层向半导体元件区13附近的漂移区24内进行扩张。由此,可抑制在半导体元件区13附近产生电场集中的情况。
在IGBT10断开时,也向半导体元件区13和外周部12c之间施加电压。因此,在外围耐压区60中,耗尽层从半导体元件区13朝向外周部12c扩张。这时,当耗尽层到达外周部12c时,则向外周部12c施加电场。由于在外周部12c中存在大量的晶体缺陷,所以在向外周部12c施加电场时会产生绝缘破坏等的问题。在第1实施例的IGBT10中,为了抑制耗尽层向外周部12c一侧的扩张,而在外围耐压区60中设置有中间电极40和外围电极50。通过中间电极40和外围电极50的作用,耗尽层被终止,从而可以抑制耗尽层到达外周部12c的现象。并且,在使用IGBT10时,存在层间绝缘膜17带电的情况。此时,层间绝缘膜17附近的漂移区24的电位几乎是固定的。因此,当层间绝缘膜17带电时,容易在耗尽层的终止部分产生电场集中。以下,对层间绝缘膜17带电时的、现有的IGBT的外围耐压区内的电位分布,和第1实施例的IGBT10的外围耐压区域60内的电位分布进行比较说明。
图4图示了现有的IGBT的外围耐压区的剖视图。并且,在图4中,对现有的IGBT的各个部分标注和第1实施例的IGBT10相同的附图标记。在图4的IGBT中,和第1实施例的IGBT10不同,在中间电极40上没有形成有台阶。即,中间电极40和漂移区24之间的层间绝缘膜17的厚度固定。图4的曲线72表示,在IGBT置为断开,而层间绝缘膜17带电的状态下的外围耐压区内的等势线。
在IGBT置为断开的状态下,外围电极50与集电极33为大致相等的电位。并且,因为中间电极40存在于外围电极50和半导体元件区13(即,发射电极32)之间,所以成为外围电极50的电位和发射极32的电位之间的电位。在层间绝缘膜17带电的状态下,比中间电极40更靠半导体元件区13一侧的漂移区24的表面附近的电位(图4中的范围112内的漂移区24的表面附近的电位)大致固定。因此,在范围112中,大部分的等势线朝向外周部12c一侧扩张。中间电极40下面的漂移区24表面附近的电位(图4中的范围114内的漂移区24的表面附近的电位)受到中间电极40的电位的影响。因此,范围114内的漂移区24的表面附近的电位,高于范围112内的漂移区24表面附近的电位。因此,在范围112和范围114的边界处,电位急剧变化。即,如图4所示,在范围112和范围114的边界处,大量的等势线朝向上表面12a扩张。因此,电场在范围112和范围114的边界处集中。比中间电极40更靠外周部12c一侧的漂移区24的表面附近的电位(图4中的范围116内的漂移区24表面附近的电位),由于层间绝缘膜17的带电而大致固定。即,范围116内的漂移区24表面附近的电位,与范围114内的漂移区附近的电位为大致相等的电位。因此,在范围114及范围116内,大部分的等势线朝向外周部12c一侧扩张。如上文所述,外围电极50的电位与集电极33的电位大致相等。并且,外围扩散区31和外围电极50相导通,所以外围扩散区31的电位与外围电极50大致相等。因此,外围电极50下面的半导体基板12的表面附近的电位(图4中的范围118内的半导体基板12的表面附近的电位)与集电极33的电位大致相等。因此,电位在范围116和范围118的边界处发生变化。即,如图4所示,在范围116和范围118的边界处,等势线朝向上表面12a扩张。因此,在范围116和范围118的边界处,产生相对较高的电场。
如以上说明,在现有的IGBT中,通过中间电极40和外围电极50而阻隔等势线,从而可防止等势线向外周部12c扩张。即,可防止耗尽层扩张至外周部12c的情况。但是,在现有的IGBT中,中间电极40附近的漂移区24内,将引起电场集中。图5为表示在现有IGBT的半导体基板的外围耐压区表面附近的电场分布的曲线图。如图5所示,可以知道在中间电极40的半导体元件区13一侧的边缘部(范围114的左端)附近,产生最高的电场。因此,现有的IGBT存在耐压低的问题。
图3中的曲线74表示,第1实施例的IGBT10置为断开,而层间绝缘膜17带电的状态下的外围耐压区60内的等势线。在第1实施例的IGBT10中,也和现有的IGBT一样,外围电极50的电位与集电极33的电位大致相等,且中间电极40的电位为外围电极50的电位和发射极32的电位之间的电位。
比中间电极40更靠半导体元件区13一侧的漂移区24的表面附近的电位(图3中的范围82内的漂移区24的表面附近的电位),由于层间绝缘膜17带电的效果而大致固定。在范围82内,大部分的等势线朝向外周部12c一侧扩张。中间电极40的下面的漂移区24表面附近的电位受到中间电极40的电位的影响。但是,因为中间电极40的第1部分40a下面的层间绝缘膜17的厚度和第2部分40b下面的层间绝缘膜17的厚度不同,所以第1部分40a下面的漂移区24的表面附近的电位和第2部分40b下面的漂移区24的表面附近的电位不同。因为第1部分40a远离漂移区24(下面的层间绝缘膜17较厚),所以第1部分40a对其下面的漂移区24的表面附近电位的影响相对较小。因此,虽然第1部分40a下面的漂移区24的表面附近的电位(图3中的范围84a内的漂移区24的表面附近的电位),高于范围82内的漂移区24表面附近的电位,但其电位差较小。因此,如图3所示,在范围82和范围84a的边界处,少量的等势线朝向上表面12a扩张。在范围82和范围84a的边界上生成的电场不是特别大。因为第2部分40b接近漂移区24(下面的层间绝缘膜17较薄),所以第2部分40b对其下面的漂移区24表面附近的电位的影响较大。因此,第2部分40b下面的漂移区24表面附近的电位(图3中的范围84b内的漂移区24的表面附近的电位),高于范围84a内的漂移区24表面附近的电位。但是,范围84a内的漂移区24的表面附近的电位由于第1部分40a的影响而上升。因此,在范围84a和范围84b的边界上产生的电位差较小。因此,如图3所示,在范围84a和范围84b的边界处,少量的等势线朝向上表面12a扩张。在范围84a和范围84b的边界处产生的电场不是特别大。比中间电极40更靠外周部12c一侧的漂移区24的表面附近的电位(图3中的范围86内的漂移区24表面附近的电位),由于层间绝缘膜17的带电而大致固定。即,范围86内的漂移区24表面附近的电位,与范围84b内的漂移区24表面附近的电位为大致相等的电位。因此,在范围84b和范围86内,大部分的等势线朝向外周部12c一侧扩张。外围电极50下面的半导体基板12的表面附近的电位(图3中的范围88内的半导体基板12表面附近的电位),与集电极33的电位大致相等。因此,在范围86和范围88的边界处,等势线朝向上表面12a扩张,从而在其边界处产生相对较高的电场。
如以上说明,在第1实施例的IGBT10中,通过中间电极40和外围电极50,而阻隔等势线,从而可防止等势线向外周部12c扩张的现象。即,可防止耗尽层扩张至外周部12c一侧的现象。并且,中间电极40下面的层间绝缘膜17的厚度,在外周部12c一侧薄于半导体元件区13一侧。因此,电位在中间电极40的附近平缓变化。因此,可抑制电场在中间电极40的附近集中的情况。图6为表示在第1实施例的IGBT10的外围耐压区60表面附近的电场分布的曲线图。如图6所示,在中间电极40附近的电场集中被抑制,从而中间电极40附近的电场小于外围电极50附近的电场。第1实施例的IGBT10与现有的IGBT相比,耐压更高。
如以上说明,在第1实施例的IGBT10中,中间电极40下面的层间绝缘膜17的厚度,在外周部12c一侧薄于半导体元件区13一侧。因此,在使中间电极40下面的漂移区24内的电位平缓变化的同时,能够阻隔漂移区24内的等势线(即,能够终止耗尽层)。即,能够抑制产生电场集中的情况,且能够使耗尽层终止。
并且,在上述第1实施例的IGBT10中,中间电极40被形成为两级的台阶状。但是,如图7所示,也可以被形成为3级台阶状。并且,还可以被形成为3级以上的台阶状。并且,如图8所示,中间电极40的下面的层间绝缘膜17的厚度也可以平缓地变化。
并且,在上述第1实施例的IGBT中,中间电极40被形成为,包围半导体元件区13的周围。但是,如图9所示,中间电极也可以被局部地形成。中间电极40能够适当地设置于抑制耗尽层扩张所需要的部分。
(第2实施例)
接下来,对第2实施例的IGBT110进行说明。并且,对于第2实施例的IGBT110的各部分中与第1实施例的IGBT10的各部分具有相同功能的部分,标注和第1实施例相同的附图标记来进行说明。并且,由于第2实施例的IGBT110与第1实施例的IGBT10相比只有中间电极不同,所以在以下对与中间电极相关的事项进行说明。图10图示了第2实施例的IGBT110的外围耐压区60的放大剖视图。如图10所示,在第2实施例的IGBT110中,外围耐压区60的层间绝缘膜17的内部,形成有两个中间电极41a、41b。图11图示了第2实施例的IGBT110的半导体基板12的俯视图。如图11所示,中间电极41a被形成为,包围4个半导体元件区13的周围。并且,中间电极41b被形成为,在中间电极41a的外侧,包围4个半导体元件区13的周围。如图10所示,中间电极41a的宽度(在从半导体元件区13朝向外周部12c方向上的宽度)小于中间电极41b的宽度。并且,中间电极41a下面的层间绝缘膜17的厚度,与中间电极41b下面的层间绝缘膜17的厚度相等。
接下来,对IGBT110置为断开,且层间绝缘膜17处于带电的状态下的外围耐压区60内的电位分布进行说明。在第2实施例的IGBT110中,外围电极50的电位与集电极33的电位大致相等。并且,中间电极41a、41b的电位为外围电极50的电位和集电极32的电位之间的电位。并且,因为中间电极41b位于比中间电极41a更靠近外围电极50的位置上,所以中间电极41b的电位高于中间电极41a的电位。图10中的曲线76表示,IGBT110置为断开,而层间绝缘膜17处于带电的状态下的外围耐压区60内的等势线。
比中间电极41a更靠半导体元件区13一侧的漂移区24的表面附近的电位(图10中的范围92内的漂移区24的表面附近的电位),由于层间绝缘膜17带电的效果而大致固定。在范围92中,大部分的等势线朝向外周部12c一侧扩张。中间电极41a下面的漂移区24的表面附近的电位(图10中的范围94内的漂移区24的表面附近的电位),受到中间电极41a的电位影响。因此,范围94内的漂移区24的表面附近的电位,高于范围92内的漂移区24的表面附近的电位。但是,中间电极41a的宽度较小,所以中间电极41a对其下面的漂移区24的电位的影响较小。因此,虽然范围94内的漂移区24的表面附近的电位高于范围92内的漂移区24的表面附近的电位,但其电位差较小。因此,如图10所示,在范围92和范围94的边界处,少量的等势线朝向上表面12a扩张。换句话说,由于中间电极41a的宽度较小,从而中间电极41a对等势线进行阻隔的效果较小,所以在范围92和范围94的边界处被阻隔的等势线(朝向上表面12a扩张的等势线)较少。因此,在范围92和范围94的边界上产生的电场不是特别大。中间电极41a和中间电极41b之间的漂移区24的表面附近的电位(图10中的范围96内的漂移区24的表面附近的电位),由于层间绝缘膜17带电的效果而大致固定。范围96内的漂移区24的表面附近的电位,与范围94内的漂移区24的表面附近的电位为大致相等的电位。因此,在范围94和范围96内,大部分的等势线朝向外周部12c一侧扩张。中间电极41b下面的漂移区24的表面附近的电位(图10中的范围98内的漂移区24的表面附近的电位),受到中间电极41b的电位的影响。因此,范围98内的漂移区24的表面附近的电位,高于范围96内的漂移区24的表面附近的电位。由于中间电极41b的宽度较大,所以中间电极41b对其下面的漂移区24的电位的影响较大。但是,由于范围96内的漂移区24的表面附近的电位受到中间电极41a的影响而上升,所以在范围96和范围98的边界上产生的电位差较小。因此,如图10所示,在范围96和范围98的边界处,少量的等势线朝向上表面12a扩张。在范围96和范围98的边界处产生的电场不是特别大。比中间电极41b更靠近外周部12c一侧的漂移区24的表面附近的电位(图10中的范围100内的漂移区24的表面附近的电位),由于层间绝缘膜17的带电而大致固定。因此,范围100内的漂移区24的表面附近的电位,与范围98内的漂移区24的表面附近的电位为大致相等的电位。在范围98及范围100内,大部分的等势线朝向外周部12c扩张。外围电极50的下面的半导体基板12的表面附近的电位(图10中的范围102内的半导体基板12的表面附近的电位),与集电极33的电位大致相等。因此,在范围100和范围102的边界处,等势线朝向上表面12a扩张,从而在其边界上产生相对较高的电场。
如以上说明,在第1实施例的IGBT110中,通过中间电极41a、41b和外围电极50而阻隔等势线,从而防止等势线向外周部12c扩张的现象。即,防止耗尽层扩张至到达外周部12c的现象。并且,在外围耐压区60中,形成有宽度较小的中间电极41a和宽度较大的中间电极41b。因此,电场在中间电极41a及41b的附近平缓变化,从而抑制产生电场集中的情况。特别是由于最靠近半导体元件区13而容易产生电场集中的中间电极41a的宽度较小,所以在中间电极41a处被阻隔的等势线减少。因此,可有效地抑制中间电极41a附近的电场集中。图12为表示在第2实施例的IGBT110的外围耐压区60附近的电场分布的曲线图。如图12所示,中间电极41a、41b附近的电场集中被抑制,从而中间电极41a、41b附近的电场小于外围电极50附近的电场。第2实施例的IGBT110与现有的IGBT相比,耐压更高。
如以上说明,在第2实施例的IGBT110中,最靠近半导体元件区13的中间电极41a的宽度,小于与中间电极41a相邻的中间电极41b的宽度。因此,在使漂移区24内的电位平缓地变化的同时,能够阻隔漂移区24内的等势线(即,能够使耗尽层终止)。即,能够抑制产生电场集中的情况,且能够使耗尽层终止。
并且,在上述第2实施例的IGBT110中,形成有两个中间电极41a、41b。但是,如图13所示,也可以形成3个中间电极41a~41c。并且,还可以形成3个以上的中间电极。并且,在形成3个以上的中间电极时,至少最靠近半导体元件区13的中间电极41a的宽度,小于与其相邻的中间电极41b即可,而其他的中间电极的宽度是任意的。例如,如图14所示,可以使最靠近外周部12c一侧的中间电极40c的宽度最小。并且,如图15、图16所示,也可以变化中间电极的下面的层间绝缘膜17的厚度。并且,各个中间电极可以由相同的材料形成,也可以由不同的材料形成。
本说明书或附图中说明的技术要素,是单独或以各种组合的形式来发挥技术上的有用性的,其不限定于申请时权利要求中记载的组合。并且,在本说明书或附图中所例示的技术为,可以同时达成数个目的的技术,且达成其中的一个目的本身,也具有技术上的有用性。
Claims (3)
1.一种半导体装置,其具备:
半导体元件区,其露出于半导体基板的一侧表面,且形成有半导体元件;
外围耐压区,其露出于半导体基板的所述一侧表面且被形成在半导体元件区的周围,并由单一的导电性区域构成;
外围电极,其沿着半导体基板的外周部而被形成在外围耐压区的表面上,并与外围耐压区相导通;
绝缘膜,其被形成在外围电极和半导体元件区之间的外围耐压区的表面上;
中间电极,被形成在绝缘膜上;
其中,在中间电极下面的绝缘膜的厚度在外围电极一侧薄于半导体元件区一侧。
2.如权利要求1所述的半导体装置,其中,中间电极被形成为,包围半导体元件区。
3.如权利要求1或2所述的半导体装置,其中,中间电极绝缘于半导体元件区和外围电极。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/072431 WO2010067430A1 (ja) | 2008-12-10 | 2008-12-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102177587A CN102177587A (zh) | 2011-09-07 |
CN102177587B true CN102177587B (zh) | 2013-08-14 |
Family
ID=42242441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008801282506A Expired - Fee Related CN102177587B (zh) | 2008-12-10 | 2008-12-10 | 半导体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8476732B2 (zh) |
EP (1) | EP2357670B1 (zh) |
JP (1) | JP5182376B2 (zh) |
CN (1) | CN102177587B (zh) |
WO (1) | WO2010067430A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8476732B2 (en) * | 2008-12-10 | 2013-07-02 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
CN104040720B (zh) * | 2012-01-12 | 2016-12-14 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
JP2013168549A (ja) * | 2012-02-16 | 2013-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP5637154B2 (ja) * | 2012-02-22 | 2014-12-10 | トヨタ自動車株式会社 | 半導体装置 |
JP6053415B2 (ja) * | 2012-09-19 | 2016-12-27 | 三菱電機株式会社 | 半導体装置 |
JP6185440B2 (ja) * | 2014-09-16 | 2017-08-23 | 株式会社東芝 | 半導体装置 |
JP6854654B2 (ja) * | 2017-01-26 | 2021-04-07 | ローム株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6909142B2 (en) * | 2001-10-30 | 2005-06-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a channel stop structure and method of manufacturing the same |
CN1649169A (zh) * | 2004-01-29 | 2005-08-03 | 三菱电机株式会社 | 半导体器件 |
CN1855491A (zh) * | 2005-04-28 | 2006-11-01 | 三洋电机株式会社 | 半导体装置及其制造方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9207860D0 (en) * | 1992-04-09 | 1992-05-27 | Philips Electronics Uk Ltd | A semiconductor component |
KR0175277B1 (ko) * | 1996-02-29 | 1999-02-01 | 김광호 | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 |
JP3958404B2 (ja) * | 1997-06-06 | 2007-08-15 | 三菱電機株式会社 | 横型高耐圧素子を有する半導体装置 |
US6054752A (en) * | 1997-06-30 | 2000-04-25 | Denso Corporation | Semiconductor device |
JP2002231944A (ja) | 2001-01-31 | 2002-08-16 | Sanken Electric Co Ltd | 電力用半導体装置 |
EP2259325B1 (en) * | 2002-02-20 | 2013-12-25 | Shindengen Electric Manufacturing Co., Ltd. | Transistor device |
JP2003347547A (ja) * | 2002-05-27 | 2003-12-05 | Mitsubishi Electric Corp | 電力用半導体装置及びその製造方法 |
US7088489B2 (en) * | 2002-10-04 | 2006-08-08 | Jds Uniphase Corporation | Launch interface electrode structure for suppressing coupling to substrate modes for electro-optic modulator |
JP3927111B2 (ja) * | 2002-10-31 | 2007-06-06 | 株式会社東芝 | 電力用半導体装置 |
DE10360574B4 (de) * | 2003-12-22 | 2008-11-27 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit sanftem Abschaltverhalten |
JP4731816B2 (ja) | 2004-01-26 | 2011-07-27 | 三菱電機株式会社 | 半導体装置 |
JP4770143B2 (ja) * | 2004-09-10 | 2011-09-14 | 富士電機株式会社 | 半導体装置 |
JP2006173437A (ja) | 2004-12-17 | 2006-06-29 | Toshiba Corp | 半導体装置 |
JP2007157799A (ja) | 2005-11-30 | 2007-06-21 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
US20080017897A1 (en) * | 2006-01-30 | 2008-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
JP2007207784A (ja) * | 2006-01-30 | 2007-08-16 | Toshiba Corp | 半導体装置 |
JP2008124346A (ja) * | 2006-11-14 | 2008-05-29 | Toshiba Corp | 電力用半導体素子 |
JP2008187125A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 半導体装置 |
JP2008227474A (ja) * | 2007-02-13 | 2008-09-25 | Toshiba Corp | 半導体装置 |
JP4973463B2 (ja) * | 2007-11-16 | 2012-07-11 | トヨタ自動車株式会社 | 半導体装置 |
JP5358963B2 (ja) * | 2008-02-04 | 2013-12-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP4544313B2 (ja) * | 2008-02-19 | 2010-09-15 | トヨタ自動車株式会社 | Igbtとその製造方法 |
JP4635067B2 (ja) * | 2008-03-24 | 2011-02-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP5381420B2 (ja) * | 2008-07-22 | 2014-01-08 | 富士電機株式会社 | 半導体装置 |
US8476732B2 (en) * | 2008-12-10 | 2013-07-02 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2010157582A (ja) * | 2008-12-26 | 2010-07-15 | Rohm Co Ltd | 半導体装置 |
JP2010251571A (ja) * | 2009-04-16 | 2010-11-04 | Toshiba Corp | 半導体装置 |
JP5748188B2 (ja) * | 2009-09-29 | 2015-07-15 | 富士電機株式会社 | 半導体装置 |
JP5509908B2 (ja) * | 2010-02-19 | 2014-06-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5515922B2 (ja) * | 2010-03-24 | 2014-06-11 | 富士電機株式会社 | 半導体装置 |
JP5512455B2 (ja) * | 2010-08-02 | 2014-06-04 | 株式会社東芝 | 半導体装置 |
JP5586546B2 (ja) * | 2011-03-23 | 2014-09-10 | 株式会社東芝 | 半導体装置 |
JP5969771B2 (ja) * | 2011-05-16 | 2016-08-17 | ルネサスエレクトロニクス株式会社 | Ie型トレンチゲートigbt |
-
2008
- 2008-12-10 US US12/995,855 patent/US8476732B2/en active Active
- 2008-12-10 WO PCT/JP2008/072431 patent/WO2010067430A1/ja active Application Filing
- 2008-12-10 EP EP08878729.6A patent/EP2357670B1/en not_active Not-in-force
- 2008-12-10 JP JP2010541922A patent/JP5182376B2/ja not_active Expired - Fee Related
- 2008-12-10 CN CN2008801282506A patent/CN102177587B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6909142B2 (en) * | 2001-10-30 | 2005-06-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a channel stop structure and method of manufacturing the same |
CN1649169A (zh) * | 2004-01-29 | 2005-08-03 | 三菱电机株式会社 | 半导体器件 |
CN1855491A (zh) * | 2005-04-28 | 2006-11-01 | 三洋电机株式会社 | 半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2357670A4 (en) | 2013-02-20 |
CN102177587A (zh) | 2011-09-07 |
EP2357670B1 (en) | 2015-04-01 |
US20110079870A1 (en) | 2011-04-07 |
JP5182376B2 (ja) | 2013-04-17 |
US8476732B2 (en) | 2013-07-02 |
WO2010067430A1 (ja) | 2010-06-17 |
EP2357670A1 (en) | 2011-08-17 |
JPWO2010067430A1 (ja) | 2012-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6219704B2 (ja) | 半導体装置 | |
JP6169966B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5701913B2 (ja) | 半導体装置 | |
JP5470826B2 (ja) | 半導体装置 | |
CN102177587B (zh) | 半导体装置 | |
JP6606007B2 (ja) | スイッチング素子 | |
CN105706238A (zh) | 半导体装置 | |
TW201630185A (zh) | 半導體裝置 | |
TW201611275A (zh) | 半導體裝置 | |
JP5537359B2 (ja) | 半導体装置 | |
JP5983864B2 (ja) | トレンチゲート電極を利用するigbt | |
KR101840961B1 (ko) | 반도체 장치 | |
JP2019087611A (ja) | スイッチング素子とその製造方法 | |
JP7052315B2 (ja) | 半導体装置 | |
JP2014130896A (ja) | 半導体装置 | |
CN106206699B (zh) | 半导体装置 | |
JP7159949B2 (ja) | 半導体装置 | |
JP7147510B2 (ja) | スイッチング素子 | |
JP7487692B2 (ja) | 電界効果トランジスタ | |
JP7363429B2 (ja) | 半導体装置の駆動方法 | |
JP2006295062A (ja) | 半導体装置 | |
JP7643833B2 (ja) | スイッチング素子 | |
JP7352151B2 (ja) | スイッチング素子 | |
JP7263978B2 (ja) | 半導体装置 | |
JP7354868B2 (ja) | スイッチング素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130814 |