[go: up one dir, main page]

CN102024792A - 静电保护用半导体装置 - Google Patents

静电保护用半导体装置 Download PDF

Info

Publication number
CN102024792A
CN102024792A CN2010102943469A CN201010294346A CN102024792A CN 102024792 A CN102024792 A CN 102024792A CN 2010102943469 A CN2010102943469 A CN 2010102943469A CN 201010294346 A CN201010294346 A CN 201010294346A CN 102024792 A CN102024792 A CN 102024792A
Authority
CN
China
Prior art keywords
terminal
region
well region
concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102943469A
Other languages
English (en)
Other versions
CN102024792B (zh
Inventor
加藤伸二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102024792A publication Critical patent/CN102024792A/zh
Application granted granted Critical
Publication of CN102024792B publication Critical patent/CN102024792B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在静电保护用半导体装置中，通过共有配置在ESD保护元件的周围的保护环和保护内部电路免受闩锁试验的过电流噪声的影响的闩锁保护二极管的负极，保护内部电路免受ESD的过电流噪声和闩锁试验的过电流噪声这两种噪声的影响，并能谋求实现尺寸的缩小。

Description

静电保护用半导体装置
技术领域
本发明涉及高耐压的半导体集成电路的静电保护用半导体装置。
背景技术
在半导体集成电路中，为了防止内部电路因从外部端子施加的过电流噪声(例如ESD(静电放电：Electrostatic Discharge))或者如闩锁试验所估计那样的过电流脉冲而受到破坏，通常在外部端子与内部电路之间设置静电保护电路。上述静电保护电路设计成为例如在I/O端子上被施加过电流噪声的情况下，当I/O端子的电压成为比半导体集成电路的最大工作电压高出数伏左右的电压(以下，称为触发电压)时工作，使过电流噪声流入接地端子或者电源端子。满足该目的的最简单的方法，能够通过以下方式实现：在I/O端子与接地端子之间连接二极管(反向连接)、将栅极断开(OFF)的MOS晶体管、可控硅等，具有如在某一施加电压之前没有电流流动，但在某一施加电压以上的情况下电流急剧流过的特性的元件作为静电保护元件。具备上述那样的静电保护元件的半导体集成电路对过电流噪声的承受能力是利用ESD模拟器或闩锁模拟器等的模拟器来进行评价的。
想要制作更高耐压的半导体集成电路时，为进行保护而使用的静电保护元件，必须能够在更高的触发电压下使过电流噪声流向接地端子或者电源端子，并且也必须是抗焦耳热破坏的能力更强的元件。再者，在过电流噪声的脉宽方面，在时间上脉宽较长的，其在焦耳热破坏方面的条件更严格。特别是在闩锁试验中使用的过电流噪声的脉宽为数ms级的时间比其它的噪声长，因此需要特别注意静电保护元件本身的破坏方面。
为使静电保护元件本身不会因焦耳热而受破坏，需要降低电流流过的截面的单位面积的电流密度，抑制发热，但由于与元件尺寸的扩大相关，从成本方面考虑不能无止境地扩大。此外，根据被施加过电流噪声时的各端子的状态，保护的方法也有所不同。例如，在ESD的场合，被施加噪声的端子与接地端子以外的端子是在断开的状态下被施加噪声，因此泄放噪声的端子只有接地端子，但是在闩锁试验的过电流噪声的场合，是在使电源端子和接地端子分别通电的状态下，对余下的端子施加过电流噪声，因此泄放过电流噪声的端子成为电源端子和接地端子这两个。
专利文献1：日本特开2005-72607号公报
发明内容
如上述那样，在保护更高耐压的内部电路时，作为在不扩大芯片尺寸的情况下免受ESD的过电流噪声及闩锁模拟器的试验脉冲那样的数ms级的脉宽的过电流噪声的影响的方法，可考虑第一传统例(图4)或者第二传统例(图5)那样的保护电路。
第一传统例(图4)是由以下部分构成的保护电路：为了免受ESD的过电流噪声的影响而在I/O端子2与接地端子3之间连接的保护二极管5；以及为了免受闩锁试验的过电流噪声的影响而在电源端子1与I/O端子2之间连接的保护二极管4。例如在I/O端子2上被施加ESD的过电流噪声的情况下，由于不连接电源端子1，在I/O端子2与接地端子3之间连接的保护二极管5击穿，能够使所述过电流噪声泄放到接地端子3。在进行闩锁试验时，电源连接至电源端子1，使电位维持在最大工作电压。例如在该状态下若有过电流噪声施加到I/O端子2，则过电流噪声在I/O端子2的电位成为(电源端子1的电位+保护二极管4的扩散电位)以上时，流过在I/O端子3与电源端子1之间连接的保护二极管4，会正向流入电源端子1。
第二传统例(图5)是由以下部分构成的保护电路：为了免受ESD的过电流噪声的影响而在I/O端子7与接地端子8之间连接的断开MOS型场效应晶体管10；以及为了免受闩锁试验的过电流噪声的影响而在电源端子6与I/O端子7之间连接的保护二极管9。例如在I/O端子7上被施加ESD的过电流噪声的情况下，由于不连接电源端子6，在I/O端子7与接地端子8之间连接的栅极断开的MOS型场效应晶体管10击穿，能够使所述过电流噪声泄放到接地端子8。在进行闩锁试验时，电源连接至电源端子6，电位维持在最大工作电压。例如在该状态下若对I/O端子7施加过电流噪声，则过电流噪声在I/O端子7的电位成为(电源端子6的电位+保护二极管9的扩散电位)以上时，流过在I/O端子7与电源端子6之间连接的保护二极管9，会正向流入电源端子6。
在实际制作上述传统例那样的静电保护电路时应该考虑的是：当有过电流噪声施加到静电保护元件时，因过电流噪声而产生电子及孔穴，有可能使内部元件间的寄生双极型晶体管导通的情况。作为吸收因过电流噪声而产生的电子及孔穴，或者抑制向内部电路的扩散，并防止内部元件间的寄生双极型晶体管的导通的方法，可以举出用例如与电源端子连接且电位被固定的与衬底相反的导电型的扩散区(以下称为保护环(guard ring))和例如与接地端子连接且电位被固定的与衬底相同的导电型的保护环这两个环包围保护元件的周围的情形。
在想要实际制作如传统例那样的静电保护电路时，如图6所示，成为如下结构：例如在P型半导体衬底上，设置例如使栅极断开的N沟道型MOS晶体管19作为免受ESD的过电流噪声的影响的ESD保护元件，将所述N沟道型MOS晶体管19的漏极连接到电源端子，并将源极、栅极及背栅极分别连接到接地端子，将其周围做成与衬底相同的导电型的保护环，例如设置用于与P型阱13及接地端子取得接触的例如P型高浓度区14，进一步将其外周做成与衬底相反的导电型的保护环，例如设置由用于与N型阱11及接地端子取得接触的例如N型高浓度区12构成的保护元件100，而且设置例如以P型高浓度区17为正极、例如以N型阱15及例如N型高浓度区16为负极的闩锁保护二极管18作为免受闩锁试验的过电流噪声的影响的闩锁保护二极管，将所述正极连接到I/O端子，并将所述负极连接到电源端子，将其周围做成相同的导电型的保护环，例如设置用于与P阱13及接地端子取得接触的例如P型高浓度区14，进一步将其外周做成与衬底相反的导电型的保护环，例如设置由用于与N型阱11及接地端子取得接触的例如N型高浓度区12构成的静电保护电路装置101。
在制作如上述传统例那样的静电保护电路装置时存在这样的问题：需要免受ESD的过电流噪声的影响的N沟道型的栅极被断开的MOS型场效应晶体管19和免受闩锁试验的过电流噪声的影响的闩锁保护二极管18这两个保护元件，并且必须用与衬底相同的导电型的保护环11和与衬底相反的导电型的保护环13包围各元件，会使芯片面积变大。
为了解决上述课题，本发明的静电保护用半导体装置包含保护电路，该保护电路具有：在I/O端子与接地端子之间连接的ESD保护元件；以及二极管，该二极管是免受闩锁试验的过电流噪声的影响的闩锁保护二极管，以所述ESD保护元件的保护环为负极连接到电源端子，I/O端子作为正极进行连接。而且，当从正极穿过负极而流入衬底的载流子较多时，所述载流子有时使内部电路的寄生双极型晶体管导通，因此通过对所述ESD保护元件的保护环追加具有与所述保护环相同的极性的埋入扩散区，来抑制流入衬底的载流子，防止所述寄生双极型晶体管导通，并且能够保护内部电路免受ESD的过电流噪声和闩锁试验的过电流噪声这两种噪声的影响。
通过共有ESD保护元件的保护环和免受闩锁试验的过电流噪声的影响的闩锁保护二极管的负极，能够保护内部电路免受ESD的过电流噪声和闩锁试验的过电流噪声这两种噪声的影响，并能谋求缩小保护元件的尺寸。
附图说明
图1是本发明第一实施方式的静电保护用半导体装置的平面图。
图2是本发明第一实施方式的静电保护用半导体装置的剖视图。
图3是本发明第二实施方式的静电保护用半导体装置的剖视图。
图4是第一传统例的保护电路图。
图5是第二传统例的保护电路图。
图6是第二传统例的保护电路的平面图。
具体实施方式
以下，根据附图，对实施本发明的最佳方式进行说明。此外，在以下的说明中表述为I/O端子或者输入/输出端子的语句不仅指输入/输出端子，还包含用作仅为输入的端子及仅为输出的端子的情形。
实施例1
图1是本发明第一实施方式的静电保护用半导体装置102的平面图。
静电保护用半导体装置102具有如下的结构。例如在电阻为20～30Ωcm的P型硅衬底表面，设置例如栅极被断开的N沟道MOS型场效应晶体管作为免受ESD的过电压噪声的影响的ESD保护元件19，在所述N沟道MOS型场效应晶体管19的周围设置例如杂质硼的浓度为1×1016cm-3左右且例如深度为10μm～15μm的P型阱区13作为第一导电型保护环，在所述P型阱区13上设置例如杂质硼的浓度为1×1020cm-3左右的区域作为例如用于与接地端子取得接触的P型高浓扩散区14。
接着，在所述P阱的周围设置例如杂质磷的浓度为1×1016cm-3左右且例如深度为10μm～15μm的N型阱区11作为第二导电型保护环，在所述N型阱区11的一部分设置例如杂质硼的浓度为1×1020cm-3左右的P型高浓度区17作为免受闩锁试验的过电流噪声的影响的保护二极管的正极。所述N型阱区11兼有所述保护二极管的负极和所述第二导电型保护环。
接着，作为所述N型阱区11对例如电源端子的接触部，做成以在所述N型阱区11内包围所述P型高浓度区17和所述P型阱区13的方式，设置例如杂质磷的浓度为1×1020cm-3左右的N型高浓度区12的结构。然后，将所述N沟道断开MOS型场效应晶体管19的漏极和所述保护二极管的正极即P型高浓度区17连接于I/O端子，并将第一导电型保护环的P型高浓扩散区14连接于接地端子，将兼有第二导电型保护环的接触部和所述保护二极管的负极的N型高浓度区12连接于电源端子，从而成为具有与第二传统例(图5)相同的电路结构的静电保护用半导体装置。
在本实施例中，对采用栅极被断开的N沟道MOS型场效应晶体管作为ESD保护元件19的情形进行了说明，但也可以采用其它的保护二极管、可控硅作为ESD保护元件19。
从P型高浓度区17到包围P型高浓度区17的N型高浓度区12为止的距离，必须设定为当闩锁试验的过电流噪声施加到I/O端子时不会使所述过电流噪声通过N型高浓度区12而向衬底流入的尺寸。所述过电流噪声向衬底流入的原因是从相当于正极的P型高浓度区17向N型阱区11注入的少数载流子不会在N型阱区11内再结合，而不能再结合的少数载流子会到达P型衬底。因而，需要充分扩大N型阱区11。将P型高浓度区17与N型高浓度区12的端部为止的横向的距离20设定为例如10μm左右。
实施例2
图2是本发明第一实施方式的静电保护用半导体装置102在虚线AA上的剖视图。在闩锁试验的过电流噪声施加到I/O端子的情况下，所述过电流噪声通过N型高浓度区12后流向衬底端子的电流量，有时通过免受闩锁试验的过电流噪声的影响的二极管的正极与负极间的纵向的距离21进行控制(律速)。因此，在这种情况下作为优选实施例，在图3中示出本发明第二实施方式的静电保护用半导体装置104的剖视图。在本实施方式中，在实施例1的N型阱区11的下方设置例如杂质磷的浓度为1×1016cm-3左右的N型埋入区22。通过采用这样的结构，增加该部分的再结合的载流子，因此通过N型高浓度区12后流向衬底的电流得到减少，抑制内部元件间的寄生双极型晶体管的导通，并且保护内部电路免受ESD的过电流噪声和闩锁试验的过电流噪声这两种噪声的影响，能够进一步谋求缩小保护元件的尺寸。再者，正极与负极间的纵向的距离23优选为例如20μm左右。

Claims (5)

1.一种静电保护用半导体装置，其中包括：
半导体衬底；
配置在所述半导体衬底的表面并且在输入/输出端子与接地端子之间连接的ESD保护元件；
包围所述ESD保护元件的与所述半导体衬底相同导电型的第一阱区；
在所述第一阱区上以包围所述ESD保护元件的方式设置的与所述半导体衬底相同导电型的第一高浓度衬底区；
包围所述第一阱区的外侧的与所述半导体衬底相反导电型的第二阱区；
设于所述第二阱区内的与衬底相同导电型的高浓度正极区；以及
以分别包围所述高浓度正极区和所述第一阱区并且共用其一部分的方式配置在所述第二阱区内的与所述半导体衬底相反导电型的第二高浓度扩散区，
所述高浓度正极区与所述输入/输出端子连接，
所述第一高浓度衬底区与所述接地端子连接，
所述第二高浓度扩散区与电源端子连接。
2.如权利要求1所述的静电保护用半导体装置，其中所述ESD保护元件是保护二极管，该保护二极管的正极与所述输入/输出端子连接且负极与所述接地端子连接。
3.如权利要求1所述的静电保护用半导体装置，其中所述ESD保护元件是MOS晶体管，该MOS晶体管的漏极与所述输入/输出端子连接且源极和栅极和背栅极与所述接地端子连接。
4.如权利要求1所述的静电保护用半导体装置，其中所述ESD保护元件是可控硅，该可控硅的正极与所述输入/输出端子连接且负极与所述接地端子连接。
5.如权利要求1所述的静电保护用半导体装置，其中为了增加再结合的载流子而在所述第二阱区的下方还具有与所述第二阱相同导电型的埋入层。
CN201010294346.9A 2009-09-17 2010-09-17 静电保护用半导体装置 Expired - Fee Related CN102024792B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-216245 2009-09-17
JP2009216245A JP2011066246A (ja) 2009-09-17 2009-09-17 静電気保護用半導体装置

Publications (2)

Publication Number Publication Date
CN102024792A true CN102024792A (zh) 2011-04-20
CN102024792B CN102024792B (zh) 2015-06-17

Family

ID=43729652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010294346.9A Expired - Fee Related CN102024792B (zh) 2009-09-17 2010-09-17 静电保护用半导体装置

Country Status (5)

Country Link
US (1) US8237225B2 (zh)
JP (1) JP2011066246A (zh)
KR (1) KR101715943B1 (zh)
CN (1) CN102024792B (zh)
TW (1) TWI496265B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103621A (zh) * 2013-04-11 2014-10-15 成都方程式电子有限公司 防静电滑动指纹采集模组
CN104584215A (zh) * 2012-08-16 2015-04-29 吉林克斯公司 具有改良的辐射耐受性的集成电路
CN105679755A (zh) * 2014-08-20 2016-06-15 台湾积体电路制造股份有限公司 保护环结构及其形成方法
CN110718586A (zh) * 2019-10-24 2020-01-21 上海擎茂微电子科技有限公司 一种抗闩锁效应的沟槽型绝缘栅晶体管器件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928127B2 (en) * 2010-09-24 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Noise decoupling structure with through-substrate vias
TWI489616B (zh) * 2011-08-26 2015-06-21 Himax Tech Ltd 靜電放電保護元件及其電路
US8866229B1 (en) * 2011-09-26 2014-10-21 Xilinx, Inc. Semiconductor structure for an electrostatic discharge protection circuit
US8921978B2 (en) * 2012-01-10 2014-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Dual DNW isolation structure for reducing RF noise on high voltage semiconductor devices
US9219038B2 (en) * 2013-03-12 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding for through-silicon-via
US9196719B2 (en) 2013-03-14 2015-11-24 Globalfoundries Singapore Pte. Ltd. ESD protection circuit
JP6624912B2 (ja) * 2015-02-05 2019-12-25 エイブリック株式会社 半導体装置
CN106449636B (zh) * 2016-10-12 2019-12-10 矽力杰半导体技术(杭州)有限公司 Esd保护器件及其制造方法
JP6673174B2 (ja) 2016-12-12 2020-03-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN110060997B (zh) * 2019-04-15 2020-04-17 长江存储科技有限责任公司 一种静电放电保护结构及其制作方法
CN115910997A (zh) * 2021-08-06 2023-04-04 长鑫存储技术有限公司 闩锁测试结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132566A (ja) * 1984-07-18 1986-02-15 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体デバイスの過電圧保護構造
JPH0945853A (ja) * 1995-07-26 1997-02-14 Oki Electric Ind Co Ltd 半導体装置
JP2000040751A (ja) * 1998-06-30 2000-02-08 Hyundai Electronics Ind Co Ltd 静電保護回路素子を備える半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141865B2 (ja) * 1998-12-28 2001-03-07 セイコーエプソン株式会社 半導体集積装置
US6960811B2 (en) * 2002-11-07 2005-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Low capacitance ESD protection device, and integrated circuit including the same
KR100532463B1 (ko) 2003-08-27 2005-12-01 삼성전자주식회사 정전기 보호 소자와 파워 클램프로 구성된 입출력 정전기방전 보호 셀을 구비하는 집적 회로 장치
US7285828B2 (en) * 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
TW200929781A (en) * 2007-12-24 2009-07-01 Princeton Technology Corp ESD protecting circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132566A (ja) * 1984-07-18 1986-02-15 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体デバイスの過電圧保護構造
JPH0945853A (ja) * 1995-07-26 1997-02-14 Oki Electric Ind Co Ltd 半導体装置
JP2000040751A (ja) * 1998-06-30 2000-02-08 Hyundai Electronics Ind Co Ltd 静電保護回路素子を備える半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584215A (zh) * 2012-08-16 2015-04-29 吉林克斯公司 具有改良的辐射耐受性的集成电路
CN104103621A (zh) * 2013-04-11 2014-10-15 成都方程式电子有限公司 防静电滑动指纹采集模组
CN105679755A (zh) * 2014-08-20 2016-06-15 台湾积体电路制造股份有限公司 保护环结构及其形成方法
CN105679755B (zh) * 2014-08-20 2019-07-19 台湾积体电路制造股份有限公司 保护环结构及其形成方法
CN110718586A (zh) * 2019-10-24 2020-01-21 上海擎茂微电子科技有限公司 一种抗闩锁效应的沟槽型绝缘栅晶体管器件

Also Published As

Publication number Publication date
KR101715943B1 (ko) 2017-03-13
US8237225B2 (en) 2012-08-07
US20110062522A1 (en) 2011-03-17
KR20110030406A (ko) 2011-03-23
TW201126691A (en) 2011-08-01
CN102024792B (zh) 2015-06-17
TWI496265B (zh) 2015-08-11
JP2011066246A (ja) 2011-03-31

Similar Documents

Publication Publication Date Title
CN102024792B (zh) 静电保护用半导体装置
US5615073A (en) Electrostatic discharge protection apparatus
CN108701693A (zh) 用于静电放电(esd)保护的具有抑制环的嵌入式pmos-触发可控硅整流器(scr)
CN103972230B (zh) 具备esd保护电路的半导体装置
JP2006319330A (ja) 静電気放電保護装置
CN103579224B (zh) Esd保护
TW201618273A (zh) 具有靜電放電（ｅｓｄ）元件之半導體裝置
CN101326638A (zh) 用于静电放电保护的防护墙结构
JP2010045216A (ja) 半導体装置
KR101043737B1 (ko) 정전기 방전 보호 소자
TWI427765B (zh) 具縱向結構的靜電放電保護元件
CN105990334B (zh) 半导体装置及半导体装置的试验方法
US7763908B2 (en) Design of silicon-controlled rectifier by considering electrostatic discharge robustness in human-body model and charged-device model devices
CN101226939A (zh) 半导体器件
US8736022B2 (en) Semiconductor device with a diode-type ESD protection circuit
CN103811482B (zh) 静电放电保护电路
KR100796426B1 (ko) 반도체 장치
US7238969B2 (en) Semiconductor layout structure for ESD protection circuits
KR20140080420A (ko) 반도체 장치
JP2004335634A (ja) Ｅｓｄ保護ダイオード
CN110120390A (zh) 半导体设备及其构造方法
WO2012063378A1 (ja) 半導体集積回路
KR20130047345A (ko) 정전기 방전 보호 장치
KR20080003042A (ko) 정전기 방전 보호 소자
KR100713923B1 (ko) 반도체회로용 정전기 보호소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160323

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617