[go: up one dir, main page]

CN101621030B - 具有多晶硅接触的自对准mos结构 - Google Patents

具有多晶硅接触的自对准mos结构 Download PDF

Info

Publication number
CN101621030B
CN101621030B CN2008100402907A CN200810040290A CN101621030B CN 101621030 B CN101621030 B CN 101621030B CN 2008100402907 A CN2008100402907 A CN 2008100402907A CN 200810040290 A CN200810040290 A CN 200810040290A CN 101621030 B CN101621030 B CN 101621030B
Authority
CN
China
Prior art keywords
layer
contact
polysilicon
silicide
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100402907A
Other languages
English (en)
Other versions
CN101621030A (zh
Inventor
邱慈云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008100402907A priority Critical patent/CN101621030B/zh
Priority to US12/258,371 priority patent/US8598004B2/en
Publication of CN101621030A publication Critical patent/CN101621030A/zh
Application granted granted Critical
Publication of CN101621030B publication Critical patent/CN101621030B/zh
Priority to US14/029,777 priority patent/US8816449B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种用于制造半导体集成电路的方法及其所得到的结构。所述方法包括为半导体衬底提供上覆介电层和形成多晶硅栅极层和上覆盖层。所述栅极层覆盖在所述介电层之上。所述方法还包括使所述多晶硅栅极层图案化，以形成栅极结构和局部互联结构。所述栅极结构和局部互联结构包括在它们之间限定的接触区域。所述栅极结构还包括所述上覆盖层。所述方法包括在所述栅极结构和局部互联结构上形成侧壁隔离物以及去除所述局部互联结构上的侧壁隔离物。所述方法还包括在所述接触区域上形成接触多晶硅并将掺杂剂杂质注入所述接触多晶硅中。所述方法将所述掺杂剂杂质从所述接触多晶硅扩散到所述衬底的接触区域中以形成扩散结区。所述方法选择性地去除覆盖在所述栅极结构上的盖层。所述方法然后形成覆盖在所述栅极结构以及所述接触多晶硅表面上的硅化物层，由此所述侧壁隔离物将所述栅极结构上的硅化物层与所述接触多晶硅上的硅化物层隔离。

Description

具有多晶硅接触的自对准MOS结构
技术领域
本发明涉及集成电路以及其制造半导体器件的工艺。更具体而言，本发明提供制造MOS晶体管器件单元的较小接触结构的方法和装置。仅仅作为举例，本发明已经应用于集成电路的标准MOS晶体管器件。但是应该认识到，本发明可用于多种应用中例如存储器、特定应用集成电路、微处理器、它们任意组合等。
发明背景
集成电路或“ICs”已经从在硅单芯片上制造的少量互联器件发展到数百万的器件。当前ICs提供的性能和复杂性远远超出了最初所想像的。为了实现在复杂性和电路密度方面的改进(即能够封装在给定芯片面积上的器件的数量)，被称为器件“几何图形”(geometry)的最小器件特征的尺寸随着ICs的更新换代而变得越来越小。如今，半导体器件被制成具有小于四分之一微米宽的特征。
增加电路密度不仅改进了ICs的复杂性和性能，而且还为消费者提供了更低成本的部件。IC制造设备可能花费数亿、甚至是数十亿美元。每一个制造设备将具有一定的晶片生产量，每一个晶片在其上具有一定量的ICs。因此，通过使IC的单个器件变得更小，可以在每一个晶片上制造更多的器件，因此增加制造设备的产量。使器件变小非常具有挑战性，这是因为用于IC中的每一种工艺都具有极限。也就是说，给定的工艺通常仅加工至一定的特征尺寸，然后需要改变该工艺或器件布图。这种极限的实例是以低成本有效方式减少半导体器件单元尺寸的能力。
已经利用了多种技术来减少半导体器件的单元尺寸。这些技术的实例包括在金属氧化物硅(MOS)栅极结构的边缘上使用侧壁隔离物。这种侧壁隔离物被用于形成自对准接触区域，其在尺寸上更小并且制造效率更高。其他技术利用愈加更小的栅极结构、更浅的注入技术等。不幸的是，传统半导体器件存在许多局限。通常，难于将单元尺寸减少到小于栅极结构的临界尺寸70纳米。减少单元尺寸基于用于制造半导体器件的工艺和设备的实际极限。将在本发明说明尤其是以下的说明中更具体地说明这些和其他局限。
由此可知，需要加工半导体器件的改进技术。
发明内容
根据本发明，提供包括制造半导体器件的方法的技术。更具体而言，本发明提供制造MOS晶体管器件的单元的较小接触结构的方法和装置。通过示例性实施例，本发明已经应用于集成电路的标准MOS晶体管器件。但是应该认识到，本发明可应用于多种应用中例如存储器、特定应用集成电路、微处理器、这些的任意组合等。
在特定实施方案中，本发明提供一种制造半导体集成电路的方法。该方法包括提供具有上覆(overlying)介电层(例如栅极氧化物、氧氮化硅、氮化物)的半导体衬底(例如，硅晶片)。该方法还包括形成多晶硅栅极层和上覆盖层，例如未掺杂的多晶硅、氮化硅。栅极层覆盖在用作MOS晶体管的栅极电介质的介电层上。该方法还包括使多晶硅栅极层图案化以形成栅极结构和局部互联结构。优选的是，利用掩蔽和蚀刻技术来进行图案化。栅极结构和局部互联结构包括在它们之间限定的接触区域。该接触区域是用于MOS晶体管源极/漏极结构的暴露的衬底区域。栅极结构还包括上覆盖层，局部互联结构也可以具有上覆盖层。该方法包括在栅极结构和局部互联结构上形成侧壁隔离物。去除局部互联结构上的侧壁隔离物，但是保留栅极结构上的侧壁隔离物。该方法还包括在接触区域上形成接触多晶硅并将掺杂剂杂质注入该接触多晶硅中。该方法将掺杂剂杂质从接触多晶硅扩散到衬底中的接触区域中以形成扩散结区。该方法选择性地去除覆盖在栅极结构上的盖层。该方法然后形成覆盖在栅极结构以及接触多晶硅表面上的硅化物层，由此侧壁隔离物将栅极结构上的硅化物层与接触多晶硅上的硅化物层隔离。
在作为替代的特定实施方案中，本发明提供一种集成电路结构。该结构具有包含阱区和表面区域的衬底。在衬底的阱区内形成隔离区域。形成覆盖在衬底的表面区域上的栅极绝缘层。在衬底的阱区内形成第一源极/漏极区域和第二源极/漏极区域。该结构还具有沟道区域，该沟道区域在衬底阱区内的第一源极/漏极区域和第二源极/漏极区域之间形成并在栅极绝缘层附近形成。栅极层覆盖在栅极绝缘层之上并且与沟道区域连接。该结构还具有在栅极层边缘上形成的侧壁隔离物，以隔离栅极层。形成覆盖衬底的表面区域的局部互联层。局部互联层具有在第一源极/漏极区域附近延伸的边缘区域。接触层在第一源极/漏极区域上形成并且与局部互联层的边缘区域接触。接触层还具有邻接部分侧壁隔离物的部分。形成覆盖接触层和局部互联层的第一硅化物层，并形成覆盖栅极层的第二硅化物层。扩散区域从第一源极/漏极区域延伸通过接触层直到部分第一互联层。
利用本发明的方法实现了超出传统技术的许多益处。例如，本发明技术使得能够容易使用依赖于传统技术的工艺。在一些实施方案中，本发明方法提供了以芯片(dies)/晶片的更高的器件产率。另外，本发明方法提供了一种工艺，该工艺与传统工艺技术相容，不实质改变传统设备和工艺。优选的是，本发明提供可以产生较小晶体管单元尺寸的自对准MOS晶体管结构。即，在一些实施方案中，整个单元尺寸可以小于晶体管栅极尺寸(例如0.25微米、0.18微米，0.13微米和更小)的最小尺寸(例如设计尺寸)的三倍。根据该实施方案，可以获得这些益处中的一种或多种。将在本发明说明书中尤其是以下的说明中更具体地说明这些和其他益处。
参考下文中详细说明和附图可以更加全面理解本发明的各种其他的目的、特征和优点。
附图说明
图1～6是说明根据本发明实施方案制造自对准MOS结构的方法的简化侧视图；
图2A是图2中结构的简化顶视图。
具体实施方式
根据本发明，提供包括制造半导体器件的方法的技术。更具体而言，本发明提供制造MOS晶体管器件的单元的较小接触结构的方法和装置。仅仅作为举例，本发明已经应用于集成电路的标准MOS晶体管器件。但是应该认识到，本发明可应用于多种应用中例如存储器、特定应用集成电路、微处理器、这些的任意组合等。
根据本发明实施方案的方法可以简述如下：
1.提供具有上覆介电层的半导体衬底；
2.形成多晶硅栅极层和上覆盖层；
3.使多晶硅栅极层图案化以形成栅极结构和局部互联结构；
4.在栅极结构和局部互联结构之间限定接触区域；
5.在栅极结构和局部互联结构上形成侧壁隔离物；
6.去除局部互联结构上的侧壁隔离物；
7.在接触区域上形成接触多晶硅；
8.将掺杂剂杂质注入接触多晶硅中；
9.将掺杂剂杂质从接触多晶硅扩散到衬底的接触区域中以形成扩散结区；
10.选择性地去除覆盖在栅极结构上的盖层；
11.形成覆盖在栅极结构以及接触多晶硅表面上的硅化物层，同时栅极结构上的侧壁隔离物将栅极结构上的硅化物层与接触多晶硅上的硅化物层隔离；和
12.根据需要进行其它步骤。
上述步骤序列提供了根据本发明实施方案的方法。还可以提供其他替代实施方案，其中添加步骤，或去除一个或多个步骤，或者以不同序列提供一个或多个步骤，而不偏离本文中权利要求的范围。本发明方法提供一种自对准MOS结构，该结构可用于形成比传统MOS结构更小的单元区域。在本发明说明中特别是下文中可以发现对本发明方法的更详细说明。
图1～6是说明制造根据本发明实施方案的自对准MOS结构的方法的简化侧视图。这些图仅是示例性的，不应该不适当地限制本文权利要求的范围。本领域普通技术人员将能够认识到许多变化、替代和修改。如图所示，本发明的方法，首先提供衬底100。优选，衬底是硅晶片、绝缘体上硅晶片或外延晶片。该方法包括形成限定栅极介电层的上覆介电层102。优选，介电层是栅极氧化物层，但可以是栅极氮化物或氧氮化硅等。该方法形成多晶硅栅极层和上覆盖层109。盖层可以是各种材料，例如未掺杂的多晶硅、二氧化硅、氮化硅等，其用作硬掩模。如图所示，对于MOS晶体管，栅极层覆盖在介电层102之上。
该方法还包括使多晶硅栅极层图案化以形成栅极结构107和局部互联结构105。图案化通常利用光刻和蚀刻技术进行。栅极结构和局部互联结构包括在它们之间限定的接触区域113。如图所示，局部互联结构和栅极结构在相同的层内形成。接触区域是衬底的暴露部分。该暴露部分对应于MOS晶体管的源极/漏极区域。如图所示，栅极结构还包括上覆盖层。提供光掩模111以限定栅极结构和局部互联结构。利用传统技术在衬底中还形成浅沟槽隔离区域101。通常，利用现有技术中已知的蚀刻和沉积技术的结合来制造浅沟槽隔离。还可以利用其他类型的隔离例如LOCOS等。
参考图2，本发明方法包括在栅极结构和局部互联结构上形成侧壁隔离物。该侧壁隔离物通过沉积覆盖在栅极结构和局部互联结构上的绝缘层而形成。利用各向异性蚀刻技术例如等离子体蚀刻、活性离子蚀刻或任意的这些技术来蚀刻所述绝缘层。这种蚀刻过程去除了绝缘层的水平部分同时保留垂直部分完好。如图所示，这些垂直部分在栅极结构和局部互联结构的边缘上形成。根据该实施方案，绝缘层可以是相同或不同材料的单层或多层。将光刻胶膜201涂敷到栅极结构以覆盖包括侧壁隔离物307的栅极结构。光刻胶膜甚至覆盖部分接触区域并保留部分303暴露。图2A图示说明涂敷于栅极结构和互联结构的光刻胶膜的顶视图。如图所示，光刻胶膜覆盖包括侧壁隔离物和部分接触区域的栅极结构。光刻胶膜保留局部互联结构上的侧壁隔离物305未被涂覆(free)并暴露。实施蚀刻工艺以选择性地去除局部互联结构边缘上的侧壁隔离物。其他技术也可用于选择性地仅仅去除互联结构上的隔离物同时保留栅极结构上的侧壁隔离物。
参考图3，本发明方法剥离光刻胶膜同时暴露接触区域和盖层。如图所示，局部互联结构的边缘301被暴露。栅极结构的边缘包括侧壁隔离物。盖层203用作硬掩模。如图4所示，该方法然后包括在接触区域上形成接触多晶硅401并覆盖栅极结构和局部互联结构。利用毯覆(blanket)层提供接触多晶硅。该方法将杂质引入到接触多晶硅中。在此，该方法将掺杂剂杂质注入接触多晶硅中。也可以使用引入杂质的其他形式例如原位掺杂技术、扩散等。掺杂的多晶硅是导电的。然后该方法将掺杂剂杂质从接触区域扩散到衬底中的接触区域，以形成在衬底内形成扩散结区。
如图5所示，本发明方法利用活性离子蚀刻和/或化学机械平坦化来去除接触多晶硅。作为替代方案，也可以使用蚀刻和化学机械平坦化的组合。在此，接触多晶硅501保留在接触区域中，其将接触多晶硅从接触区域连接到局部互联结构。栅极结构通过侧壁隔离物保持与接触多晶硅的隔离。该方法选择性地去除覆盖在栅极结构上的盖层。在此，侧壁隔离物延伸超过栅极结构的表面区域。如图6所示，然后该方法形成覆盖在栅极结构上的硅化物层601和覆盖在接触多晶硅和局部互联结构表面上的硅化物层603、605。侧壁隔离物将栅极结构上的硅化物层与接触多晶硅上的硅化物层隔离。如图所示，硅化物选择性地附着于栅极结构和互联结构，但是没有附着于隔离物结构。硅化物可以包括硅化镍、硅化钴、硅化钛、硅化铂、硅化钽等。以该实施方案为基础，可以有其他变化、修改和替代。
应该理解，本文中所述的实施例和实施方案仅用于示例性目的，本领域技术人员在本发明的启迪下可做出各种修改或变化，这些修改或变化包括在本申请的精神和范围内以及包括在所附权利要求的范围内。

Claims (17)

1.一种制造半导体集成电路的方法，所述方法包括：
提供具有上覆介电层的半导体衬底；
形成多晶硅栅极层和上覆盖层，所述多晶硅栅极层覆盖在所述介电层上；
使所述多晶硅栅极层图案化以形成栅极结构和局部互联结构，在所述栅极结构和所述局部互联结构之间限定接触区域，所述栅极结构包括所述上覆盖层；
在所述栅极结构和所述局部互联结构上形成侧壁隔离物；
去除所述局部互联结构上的侧壁隔离物；
在所述接触区域上形成接触多晶硅；
将掺杂剂杂质注入所述接触多晶硅中；
将所述掺杂剂杂质从所述接触多晶硅扩散到所述衬底中的接触区域中以形成扩散结区；
选择性地去除覆盖在所述栅极结构上的盖层；和
形成覆盖在所述栅极结构以及所述接触多晶硅表面上的硅化物层，由此所述侧壁隔离物将所述栅极结构上的硅化物层与所述接触多晶硅上的硅化物层隔离。
2.权利要求1的方法，其中所述接触区域是最小光刻尺寸。
3.权利要求1的方法，其中所述接触多晶硅的形成包括：
沉积覆盖在所述接触区域、所述栅极结构和所述局部互联结构上的多晶硅毯覆层；
去除部分所述毯覆层以暴露所述栅极结构和所述局部互联结构；和
去除部分所述毯覆层以使所述接触区域与其它接触区域隔离。
4.权利要求3的方法，其中所述去除通过化学机械抛光和/或回蚀刻进行。
5.权利要求1的方法，其中所述扩散结区是源极/漏极区域。
6.权利要求1的方法，其中所述扩散结区和所述接触多晶硅变成源 极/漏极区域。
7.权利要求1的方法，其中在MOS晶体管器件的单元中提供所述栅极结构，所述单元小于最小光刻尺寸的三倍。
8.权利要求1的方法，其中所述选择性去除覆盖在所述栅极结构上的盖层暴露所述侧壁隔离物的上部，由此所述侧壁隔离物的所述上部与所述多晶硅接触或所述栅极结构均不接触。
9.权利要求3的方法，其中所述去除部分毯覆层以使所述接触区域与其它接触区域隔离包括：
形成覆盖在至少所述栅极结构和接触区域上的掩模层；和
去除部分所述毯覆层以使所述接触区域与其它接触区域隔离。
10.权利要求1的方法，其中所述硅化物层选自硅化镍、硅化钛、硅化钴、硅化铂、或硅化钽。
11.一种集成电路结构，包含：
包含阱区和表面区域的衬底；
在所述衬底的阱区内形成的隔离区域；
形成的覆盖在所述衬底的表面区域上的栅极绝缘层；
在所述衬底的阱区内形成的第一源极/漏极区域和第二源极/漏极区域；
沟道区域，所述沟道区域在所述衬底阱区内的所述第一源极/漏极区域和所述第二源极/漏极区域之间形成并在所述栅极绝缘层附近形成；
栅极层，所述栅极层覆盖在所述栅极绝缘层之上并且与所述沟道区域连接；
在所述栅极层边缘上形成的侧壁隔离物，以隔离所述栅极层；
形成的覆盖在所述衬底的表面区域上的局部互联层，所述局部互联层的边缘区域靠近所述第一源极/漏极区域；
接触层，所述接触层在所述第一源极/漏极区域上形成并且与所述局部互联层的边缘区域接触，所述接触层还具有邻接部分所述侧壁隔离物的部分； 
形成的覆盖在所述接触层和所述局部互联层上的第一硅化物层；
形成的覆盖在所述栅极层上的第二硅化物层；和
从所述衬底中的所述第一源极/漏极区域延伸的扩散结区，所述扩散结区衍生自至少来自所述接触层的杂质。
12.权利要求11的结构，其中所述衬底是一定厚度的硅材料。
13.权利要求11的结构，其中所述接触层包含一定厚度的多晶硅材料。
14.权利要求11的结构，其中所述局部互联层和所述栅极层由一定厚度的多晶硅材料形成。
15.权利要求11的结构，其中利用一定厚度的硅化物材料来提供所述第一硅化物层和所述第二硅化物层。
16.权利要求11的结构，其中在所述阱区内的单元中提供所述栅极层，所述单元小于最小光刻尺寸的三倍。
17.权利要求11的结构，其中所述隔离区域是浅沟槽隔离区域。 
CN2008100402907A 2008-07-02 2008-07-02 具有多晶硅接触的自对准mos结构 Active CN101621030B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2008100402907A CN101621030B (zh) 2008-07-02 2008-07-02 具有多晶硅接触的自对准mos结构
US12/258,371 US8598004B2 (en) 2008-07-02 2008-10-24 Self aligned MOS structure with polysilicon contact
US14/029,777 US8816449B2 (en) 2008-07-02 2013-09-17 Self-aligned MOS structure with local interconnects and self-aligned source/drain polysilicon contacts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100402907A CN101621030B (zh) 2008-07-02 2008-07-02 具有多晶硅接触的自对准mos结构

Publications (2)

Publication Number Publication Date
CN101621030A CN101621030A (zh) 2010-01-06
CN101621030B true CN101621030B (zh) 2011-01-12

Family

ID=41463714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100402907A Active CN101621030B (zh) 2008-07-02 2008-07-02 具有多晶硅接触的自对准mos结构

Country Status (2)

Country Link
US (2) US8598004B2 (zh)
CN (1) CN101621030B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754483B2 (en) * 2011-06-27 2014-06-17 International Business Machines Corporation Low-profile local interconnect and method of making the same
CN103021948B (zh) * 2011-09-22 2015-02-04 上海华虹宏力半导体制造有限公司 深亚微米半导体器件的工艺集成方法
US8765599B2 (en) * 2012-01-06 2014-07-01 GlobalFoundries, Inc. Semiconductor devices having dielectric caps on contacts and related fabrication methods
CN103871882B (zh) * 2012-12-17 2016-09-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN108807268B (zh) * 2017-04-26 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0331418A2 (en) * 1988-03-02 1989-09-06 Advanced Micro Devices, Inc. Eprom programming elements
US6214658B1 (en) * 1996-12-09 2001-04-10 Texas Instruments Incorporated Self-aligned contact structure and method

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3767431D1 (de) 1986-04-23 1991-02-21 American Telephone & Telegraph Verfahren zur herstellung von halbleiterbauelementen.
US4979010A (en) * 1986-07-16 1990-12-18 Texas Instruments Incorporated VLSI self-aligned bipolar transistor
US4994402A (en) * 1987-06-26 1991-02-19 Hewlett-Packard Company Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device
US4884796A (en) 1988-05-26 1989-12-05 Daboub Henry A Singulator for document feeder
US4980304A (en) 1990-02-20 1990-12-25 At&T Bell Laboratories Process for fabricating a bipolar transistor with a self-aligned contact
US5106783A (en) 1990-02-20 1992-04-21 At&T Bell Laboratories Process for fabricating semiconductor devices with self-aligned contacts
US4992848A (en) 1990-02-20 1991-02-12 At&T Bell Laboratories Self-aligned contact technology
GB9219268D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof
US5340774A (en) * 1993-02-04 1994-08-23 Paradigm Technology, Inc. Semiconductor fabrication technique using local planarization with self-aligned transistors
JP3403231B2 (ja) * 1993-05-12 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
US5462888A (en) 1994-06-06 1995-10-31 At&T Ipm Corp. Process for manufacturing semiconductor BICMOS device
US5739068A (en) * 1995-02-22 1998-04-14 Micron Technology, Inc. Semiconductor processing method of making electrical contact to a node received within a mass of insulating dielectric material
US5668051A (en) * 1996-08-29 1997-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming poly plug to reduce buried contact series resistance
US5827764A (en) * 1997-10-08 1998-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing the contact resistance of a butt contact
US5858848A (en) * 1997-10-24 1999-01-12 Advanced Micro Devices, Inc. Semiconductor fabrication employing self-aligned sidewall spacers laterally adjacent to a transistor gate
TW391054B (en) * 1998-04-27 2000-05-21 United Microelectronics Corp Method for manufacturing metal oxide semiconductor transistors
US6057186A (en) * 1998-07-31 2000-05-02 Taiwan Semiconductor Manufacturing Company Method for improving the butted contact resistance of an SRAM by double Vcc implantation
US6177304B1 (en) * 1999-04-26 2001-01-23 Chartered Semiconductor Manufacturing Ltd. Self-aligned contact process using a poly-cap mask
US6621725B2 (en) * 2000-08-17 2003-09-16 Kabushiki Kaisha Toshiba Semiconductor memory device with floating storage bulk region and method of manufacturing the same
JP2003179132A (ja) * 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4647175B2 (ja) * 2002-04-18 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6657223B1 (en) * 2002-10-29 2003-12-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
US7176125B2 (en) * 2004-07-23 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a static random access memory with a buried local interconnect
US20070267762A1 (en) * 2006-05-19 2007-11-22 Interuniversitair Microelektronica Centrum Vzw (Imec) Semiconductor devices
US20090068824A1 (en) * 2007-09-11 2009-03-12 United Microelectronics Corp. Fabricating method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0331418A2 (en) * 1988-03-02 1989-09-06 Advanced Micro Devices, Inc. Eprom programming elements
US6214658B1 (en) * 1996-12-09 2001-04-10 Texas Instruments Incorporated Self-aligned contact structure and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平6-204472A 1994.07.22

Also Published As

Publication number Publication date
US20140048892A1 (en) 2014-02-20
US8598004B2 (en) 2013-12-03
US20100001354A1 (en) 2010-01-07
US8816449B2 (en) 2014-08-26
CN101621030A (zh) 2010-01-06

Similar Documents

Publication Publication Date Title
TWI390666B (zh) 絕緣體上半導體裝置之製造方法
US6864544B2 (en) Semiconductor device having active regions connected together by interconnect layer and method of manufacture thereof
CN100385626C (zh) 形成用于半导体器件的栅极结构的方法和半导体器件
US6268637B1 (en) Method of making air gap isolation by making a lateral EPI bridge for low K isolation advanced CMOS fabrication
US7504287B2 (en) Methods for fabricating an integrated circuit
CN101364545B (zh) 应变硅晶体管的锗硅和多晶硅栅极结构
CN1959958B (zh) 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构
CN1959959B (zh) 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构
US11569369B2 (en) Method for manufacturing a semiconductor device
CN101621030B (zh) 具有多晶硅接触的自对准mos结构
CN100536090C (zh) 形成cmos半导体器件的方法
CN113517290A (zh) 半导体元件及其制备方法
US8124512B2 (en) Methods of forming integrated circuit devices having different gate electrode cross sections
US7169676B1 (en) Semiconductor devices and methods for forming the same including contacting gate to source
US20060011948A1 (en) Structure and method of fabricating a transistor having a trench gate
US7179713B2 (en) Method of fabricating a fin transistor
US7842578B2 (en) Method for fabricating MOS devices with a salicided gate and source/drain combined with a non-silicide source drain regions
JP2005340782A (ja) 半導体装置およびその製造方法
US20080305613A1 (en) Method for fabricating an soi defined semiconductor device
US20210391435A1 (en) Source /drains in semiconductor devices and methods of forming thereof
US8097505B2 (en) Method of forming isolation layer in semiconductor device
CN114284211A (zh) 半导体器件的制作方法及存储器的制作方法
CN101192538A (zh) 用于应变硅mos晶体管的使用硬掩模的刻蚀方法和结构
JP2009071268A (ja) 半導体装置及びその製造方法
CN102664164A (zh) 用于应变硅mos晶体管的使用硬掩模的刻蚀方法和结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant