[go: up one dir, main page]

CN101221928A - 用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法 - Google Patents

用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法 Download PDF

Info

Publication number
CN101221928A
CN101221928A CNA2008100020480A CN200810002048A CN101221928A CN 101221928 A CN101221928 A CN 101221928A CN A2008100020480 A CNA2008100020480 A CN A2008100020480A CN 200810002048 A CN200810002048 A CN 200810002048A CN 101221928 A CN101221928 A CN 101221928A
Authority
CN
China
Prior art keywords
fin
layer
silicon nitride
polysilicon
nitride cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100020480A
Other languages
English (en)
Other versions
CN101221928B (zh
Inventor
朱慧珑
骆志炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101221928A publication Critical patent/CN101221928A/zh
Application granted granted Critical
Publication of CN101221928B publication Critical patent/CN101221928B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了在FinFet器件的鳍之上形成全硅化栅极的方法。该公开提供以下方法，在每个鳍之上从多晶硅层和多晶硅锗层构图出栅极叠层，然后去除其中一个鳍之上的多晶硅锗层。该公开还包括，在两个鳍之上形成金属层并且对FinFet器件进行退火处理以便在FinFet器件的每个鳍之上形成全硅化栅极。

Description

用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法
技术领域
本公开一般涉及半导体制备，更特别地，涉及在FinFet器件的鳍之上形成双重全硅化栅极的方法。
背景技术
硅化物工艺对于改善半导体器件的性能特性是重要的。常规硅化物栅极方法包括形成带有全硅化栅极的半导体器件以便降低电阻并减少电栅极电介质的厚度。该方法一直应用于互补金属氧化物半导体(CMOS)。通常，带有全硅化栅极的CMOS器件是通过使用化学机械抛光(CMP)以去除覆盖器件栅极的各层/材料从而对栅极进行全硅化并获得所需的阈值电压而制造出来的。CMP包括与抛光垫一起使用研磨和腐蚀化学注浆来去除器件中希望去除的材料。然而，使用CMP制造CMOS器件的现有方法并不适用于FinFet器件。特别地，对于FinFet的结构特性，诸如CMP的制造方法会对鳍造成严重损坏。此外，对FinFet器件而言，很难用CMP来准确控制剩余的多晶硅栅极的厚度。因此，目前还没有用于制造带有全硅化栅极的FinFet半导体器件的方法。
发明内容
公开了一种在FinFet器件的鳍之上形成全硅化栅极的方法。该公开提供以下方法，在每个鳍之上从多晶硅层和多晶硅锗层构图出栅极叠层，然后去除其中一个鳍之上的多晶硅锗层。该公开还包括，在两个鳍之上形成金属层并且对FinFet器件进行退火处理以便在FinFet器件的每个鳍之上形成全硅化栅极。
本公开的第一方面是一种方法，包括：提供具有第一鳍和第二鳍的绝缘体上半导体(SOI)衬底，该第一鳍和第二鳍由SOI衬底的SOI层形成；在每个鳍之上形成第一多晶硅层；在第一多晶硅层之上形成多晶硅锗层；在每个鳍之上从第一多晶硅层和多晶硅锗层构图出栅极叠层；去除第二鳍之上的多晶硅锗层；在两个鳍之上形成金属层；以及进行退火处理以便在第一鳍和第二鳍之上形成全硅化栅极，其中第二鳍之上的全硅化栅极是富含金属的。
本公开的第二方面是一种方法，包括：提供具有第一鳍和第二鳍的绝缘体上半导体(SOI)衬底，该第一鳍和第二鳍由SOI衬底的SOI层形成，每个鳍都有氮化硅帽和氧化侧壁，SOI衬底还包括掩埋绝缘体层；在每个鳍之上形成第一多晶硅层；在第一多晶硅层之上形成多晶硅锗层；在每个鳍之上从第一多晶硅层和多晶硅锗层构图出栅极叠层；去除第二鳍之上的多晶硅锗层；在两个鳍之上形成镍层；进行退火处理以便在第一鳍和第二鳍之上形成全硅化栅极，其中第二鳍之上的全硅化栅极是富含镍的。
本公开的第三方面是一种方法，包括：提供具有第一鳍和第二鳍的绝缘体上半导体(SOI)衬底，该第一鳍和第二鳍由SOI衬底的SOI层形成，每个鳍都有氮化硅帽和氧化侧壁，SOI衬底还包括掩埋绝缘体层；在每个鳍之上形成第一多晶硅层；在第一多晶硅层之上形成多晶硅锗层；在每个鳍之上从第一多晶硅层和多晶硅锗层构图出栅极叠层；在每个鳍的附近形成源极区域和漏极区域；在每个鳍的附近形成氮化硅隔离物；去除第二鳍之上的多晶硅锗层；在两个鳍之上形成镍层；进行退火处理以便在第一鳍和第二鳍之上形成全硅化栅极，其中第二鳍之上的全硅化栅极是富含镍的。
通过阅读对于本公开实施例的更具体的描述，本公开的上述和其它特征将更加明显。
附图说明
以下参照附图更详细地描述本公开的实施例，其中相同标记表示相同元件，并且其中：
图1-图9示出根据本公开的用于在FinFet器件的鳍之上形成双重全硅化栅极的方法的实施例。
具体实施方式
参照附图，图1-图9说明根据本公开的用于在FinFet器件的鳍之上形成双重全硅化栅极的方法的实施例。
如图1-图3所示，第一道工序包括：提供具有第一鳍22和第二鳍24(图2和图3)的绝缘体上半导体(SOI)衬底10，该第一鳍22和第二鳍24由SOI衬底10的SOI层14形成。正如图3所示，每个鳍22、24都有氮化硅帽12和氧化侧壁26、28。SOI衬底10还包括体硅层18之上的掩埋绝缘体层16。
如图1所示，在第一道工序中，在SOI衬底10的绝缘体上半导体(SOI)层14之上沉积氮化硅帽12。SOI衬底10可以包括掩埋绝缘体层16。SOI层14和/或体硅层18可以包括许多材料，包括硅，锗，锗硅，碳硅以及本质上由一种或多种III-V族化合物半导体组成的那些材料，其中III-V族化合物半导体具有由公式AlX1GaX2InX3AsY1PY2NY3SbY4定义的组分，其中X1、X2、X3、Y1、Y2、Y3和Y4表示相对比例，每一个都大于等于0并且X1+X2+X3+Y1+Y2+Y3+Y4＝1(1是总的相对摩尔量)。其它合适的衬底包括具有组分为ZnA1CdA2SeB1TeB2的II-VI族化合物半导体，其中A1、A2、B1和B2是相对比例，每一个都大于等于0并且A1+A2+B1+B2＝1(1是总的摩尔量)。另外，SOI层14和/或体硅层18可以采用常规方式掺杂有N型杂质或P型杂质。N型掺杂物可以包括但不限于：磷(P)，砷(As)，锑(Sb)，而p型掺杂物可以包括但不限于：硼(B)，铟(In)和镓(Ga)。
如图1所示，可以使用常规光刻法工艺沉积光刻胶掩模20并对其进行构图，使得这些区域暴露以便开始形成鳍，下面会更详细地进行描述。正如这里使用的那样，“沉积”可以包括适合于要沉积的材料的所有目前已知的或未来开发的工艺，包括但不限于例如：化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、半大气压CVD(SACVD)和高密度等离子体CVD(HDPCVD)、快速加热CVD(RTCVD)、超高真空CVD(UHVCVD)、有限反应处理CVD(LRPCVD)、有机金属CVD(MOCVD)、溅射沉积、离子束沉积、电子束沉积、激光辅助沉积、热氧化、热氮化、旋转涂敷法、物理气相沉积(PVD)、原子层沉积(ALD)、化学氧化、分子束外延(MBE)、电镀、蒸发。
如图2所示，在下一道工序中，例如利用反应离子蚀刻(RIE)去除因光刻胶掩模20而未暴露出来的部分氮化硅帽12和SOI层14。蚀刻延伸贯穿氮化硅帽12、SOI层14，并在掩埋绝缘体层16停止，由此形成覆盖有氮化硅的鳍22、24。蚀刻化学剂可以是用于上述各层的所有目前已知的或未来开发的配方，例如，基于溴化氢(HBr)的化学剂。
如图3所示，在下一道工序中，例如通过使用氧(O2)灰化或溶剂剥离去除光刻胶掩模20。然后利用常规热氧化工艺在鳍22、24的侧面之上形成栅极氧化层26、28。作为选择，可以沉积高k电介质材料以形成栅极电介质。栅极电介质材料可以包括但不限于：硅化铪(HfSi)、氧化铪(HfO2)、硅化锆(ZrSiOX)、氧化锆(ZrO2)、氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、高k材料或这些材料的任意组合。此外，高k材料的例子包括但不限于：诸如Ta2O5、BaTiO3、HfO2、ZrO2、Al2O3的金属氧化物，或诸如HfA1SiA2OA3或HfA1SiA2OA3NA4的金属硅酸盐，其中A1、A2、A3和A4表示相对比例，每一个都大于等于0并且A1+A2+A3+A4＝1(1是总的相对摩尔量)。
如图4所示，在下一道工序中，在每个鳍22、24之上形成第一多晶硅层34。在第一多晶硅层34之上形成多晶硅锗层36，并使用常规光刻法工艺在多晶硅锗层36之上沉积光刻胶掩模38，以便在每个鳍22、24之上从第一多晶硅层34和多晶硅锗层36构图出栅极叠层40、42。
如图5A-图5B所示，在下一道工序中，例如使用RIE去除因光刻胶掩模38(仅图5A)而未暴露出来的部分多晶硅层34和多晶硅锗层36。蚀刻延伸贯穿多晶硅层34和多晶硅锗层36，在氮化硅帽12和掩埋绝缘体层16停止。然后，例如使用氧(O2)灰化和溶剂剥离去除光刻胶掩模38(仅图5A)。
如图5A所示，在对栅极叠层40和42构图之后，通过使用任何已知的或未来开发的工艺，在每个鳍22、24的附近形成源极/漏极(S/D)区域44、46、48、50。正如本领域技术人员熟知的那样，S/D区域可以包括晕圈和扩展区域(未示出)。如图6A-图6B所示，通过使用任何已知的或未来开发的工艺，在每个鳍22、24的附近还形成隔离物52、隔离物54。隔离物52、隔离物54可以包括任何合适的电介质材料，如二氧化硅、氮化硅或二氧化硅和氮化硅的合成物。然而，在优选实施例中，隔离物52、隔离物54包括氮化硅。
如图7A-图7B所示，在下一道工序中，利用光刻胶掩模56完全覆盖第一鳍22，而使第二鳍24暴露。对该器件进行蚀刻，并且去除暴露出来的鳍24之上的多晶硅锗层36。蚀刻延伸贯穿多晶硅锗层36，在多晶硅层34停止。在这种情况中，通过使用各向同性蚀刻可以去除多晶硅锗层36。正如图8所示，在完成蚀刻之后，鳍22之上的栅极叠层40的厚度要比鳍24之上的栅极叠层42的厚度更厚，这是因为鳍22之上有剩余的多晶硅锗层36。
如图8-图9所示，去除光刻胶56并且开始S/D退火处理以激活掺杂物。然后在两个鳍22、24之上形成金属层60并进行退火(表示为箭头62)以便分别在第一鳍22和第二鳍24之上形成全硅化栅极64、66，其中第二鳍24之上的全硅化栅极66是富含金属的，亦即，金属和硅化物的比率大于1。在退火处理期间，将FinFet器件加热到反应温度并保持一段时间，使得金属层60和与其接触的Si和SiGe起化学反应，由此形成与第一鳍22之上的剩余多晶硅锗层36以及与第二鳍24之上的剩余多晶硅层34对接的硅化物层68(图9)。在这种情况中，包含多晶硅锗层36的栅极叠层40比栅极叠层42更厚。因此，与栅极叠层42相比，金属层60需要提供更多反应物以全硅化多晶硅层34。在一个实施例中，金属层60是由镍形成的。因此，对栅极叠层42之上的金属层60进行退火处理形成用于栅极叠层42的富含镍的全硅化硅化镍层68，以便朝着价带方向移动栅极叠层42的功函。对栅极叠层40之上的金属层60进行退火形成用于栅极叠层40的全硅化硅化镍层68，以便朝着导带方向移动栅极叠层40的功函。因此，获得用于两个鳍22、24的所需阈值电压。
此外，可以采用多次退火处理。在这种情况中，退火62包括：在第一温度进行退火62；去除两个鳍之上的金属层60中的所有未反应金属；以及在第二温度进行退火，其中第二温度高于第一温度。在一个实施例中，第一退火温度介于300℃到350℃之间，而第二退火温度介于400℃到500℃之间。通过使用常规湿式化学蚀刻可以去除未反应的金属。此外，金属层60是用镍形成的，但可以使用与硅反应以生成硅化物的各种其它金属，包括但不限于Co、Ni、Pt、Ti和W。
尽管连同上面概述的特殊实施例一起描述了本公开，但是对本领域技术人员而言，许多替选方案、修改和变更都是显然的。因此，上面阐述的本公开的实施例只是说明性的，而非限制性的。可以做出各种变更而并不背离所附权利要求书限定的本公开的实质和范围。
应理解到，上面描述的工序的次序仅仅是说明性的。在这个意义上，可以并行地、按照不同的次序、或者在较远的某个时刻执行一道或几道工序。此外，在本公开的不同实施例中，可以不执行某一道或某几道工序。

Claims (20)

1.一种方法，包括：
提供具有第一鳍和第二鳍的绝缘体上半导体(SOI)衬底，该第一鳍和该第二鳍由该SOI衬底的SOI层形成；
在每个鳍之上形成第一多晶硅层；
在该第一多晶硅层之上形成多晶硅锗层；
在每个鳍之上从该第一多晶硅层和该多晶硅锗层构图出栅极叠层；
去除该第一鳍之上的多晶硅锗层；
在两个鳍之上形成金属层；以及
进行退火处理以便在该第一鳍和该第二鳍之上形成全硅化栅极，其中该第二鳍之上的全硅化栅极是富含金属的。
2.根据权利要求1所述的方法，其中提供该SOI衬底包括：
在该衬底之上形成氮化硅帽；
在该氮化物帽之上形成掩模；
使用该掩模对该氮化硅帽进行构图；
去除该氮化硅帽之上的该掩模；以及
在该鳍之上形成栅极氧化层。
3.根据权利要求2所述的方法，其中每个鳍均包括该氮化硅帽和氧化侧壁，并且其中该SOI衬底包括掩埋绝缘体层。
4.根据权利要求1所述的方法，还包括在每个鳍的附近形成源极区域和漏极区域。
5.根据权利要求1所述的方法，还包括在每个鳍的附近形成隔离物。
6.根据权利要求5所述的方法，其中该隔离物包括氮化硅。
7.根据权利要求1所述的方法，其中该退火处理包括：
在第一温度进行退火；
去除两个鳍之上的该金属层中的所有未反应的金属；以及
在第二温度进行退火，其中该第二温度高于该第一温度。
8.根据权利要求7所述的方法，其中该金属层包括镍。
9.根据权利要求1所述的方法，其中该第一鳍之上的全硅化栅极包括硅化镍，并且其中该第二鳍之上的全硅化栅极包括富含镍的硅化镍。
10.根据权利要求1所述的方法，其中该去除包括各向异性蚀刻。
11.一种方法，包括：
提供具有第一鳍和第二鳍的绝缘体上半导体(SOI)衬底，该第一鳍和该第二鳍由该SOI衬底的SOI层形成，每个鳍都有氮化硅帽和氧化侧壁，该SOI衬底还包括掩埋绝缘体层；
在每个鳍之上形成第一多晶硅层；
在该第一多晶硅层之上形成多晶硅锗层；
在每个鳍之上从该第一多晶硅层和该多晶硅锗层构图出栅极叠层；
去除该第二鳍之上的多晶硅锗层；
在两个鳍之上形成镍层；
进行退火处理以便在该第一鳍和该第二鳍之上形成全硅化栅极，其中该第二鳍之上的全硅化栅极是富含镍的。
12.根据权利要求11所述的方法，其中提供该SOI衬底包括：
在该衬底之上形成该氮化硅帽；
在该氮化物帽之上形成掩模；
使用该掩模对该氮化硅帽进行构图；
去除该氮化硅帽之上的该掩模；以及
在该鳍之上形成栅极氧化层。
13.根据权利要求11所述的方法，还包括在每个鳍的附近形成源极区域和漏极区域。
14.根据权利要求11所述的方法，还包括在每个鳍的附近形成氮化硅隔离物。
15.根据权利要求11所述的方法，其中该退火处理包括：
在第一温度进行退火；
去除两个鳍之上的该镍层中的所有未反应的镍；以及
在第二温度进行退火，其中该第二温度高于该第一温度。
16.根据权利要求11所述的方法，其中该第一鳍之上的全硅化栅极包括硅化镍，并且其中该第二鳍之上的全硅化栅极包括富含镍的硅化镍。
17.一种方法，包括：
提供具有第一鳍和第二鳍的绝缘体上半导体(SOI)衬底，该第一鳍和该第二鳍由该SOI衬底的SOI层形成，每个鳍都有氮化硅帽和氧化侧壁，该SOI衬底还包括掩埋绝缘体层；
在每个鳍之上形成第一多晶硅层；
在该第一多晶硅层之上形成多晶硅锗层；
在每个鳍之上从该第一多晶硅层和该多晶硅锗层构图出栅极叠层；
在每个鳍的附近形成源极区域和漏极区域；
在每个鳍的附近形成氮化硅隔离物；
去除该第二鳍之上的该多晶硅锗层；
在两个鳍之上形成镍层；
进行退火处理以便在该第一鳍和该第二鳍之上形成全硅化栅极，其中该第二鳍之上的该全硅化栅极是富含镍的。
18.根据权利要求17所述的方法，其中提供该SOI衬底包括：
在该衬底之上形成该氮化硅帽；
在该氮化物帽之上形成掩模；
使用该掩模对该氮化硅帽进行构图；
去除该氮化硅帽之上的该掩模；以及
在该鳍之上形成栅极氧化层。
19.根据权利要求17所述的方法，其中该退火处理包括：
在第一温度进行退火；
去除两个鳍之上的该镍层中的所有未反应的镍；以及
在第二温度进行退火，其中该第二温度高于该第一温度。
20.根据权利要求17所述的方法，其中该第一鳍之上的该全硅化栅极包括硅化镍，并且其中该第二鳍之上的该全硅化栅极包括富含镍的硅化镍。
CN2008100020480A 2007-01-12 2008-01-09 用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法 Expired - Fee Related CN101221928B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/622,586 2007-01-12
US11/622,586 US7691690B2 (en) 2007-01-12 2007-01-12 Methods for forming dual fully silicided gates over fins of FinFet devices

Publications (2)

Publication Number Publication Date
CN101221928A true CN101221928A (zh) 2008-07-16
CN101221928B CN101221928B (zh) 2010-06-09

Family

ID=39618097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100020480A Expired - Fee Related CN101221928B (zh) 2007-01-12 2008-01-09 用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法

Country Status (4)

Country Link
US (1) US7691690B2 (zh)
JP (1) JP5187940B2 (zh)
CN (1) CN101221928B (zh)
TW (1) TW200830431A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157555A (zh) * 2010-02-11 2011-08-17 台湾积体电路制造股份有限公司 鳍式场效晶体管
CN102683418A (zh) * 2012-05-22 2012-09-19 清华大学 一种finfet动态随机存储器单元及其制备方法
CN102867751A (zh) * 2011-07-08 2013-01-09 中国科学院微电子研究所 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法
WO2013033952A1 (zh) * 2011-09-08 2013-03-14 中国科学院微电子研究所 半导体器件及其制造方法
CN103065963A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法
CN103219367A (zh) * 2012-01-19 2013-07-24 台湾积体电路制造股份有限公司 用于FinFET器件的具有共形多晶硅层的复合伪栅极
CN103779227A (zh) * 2012-10-23 2014-05-07 中国科学院微电子研究所 鳍型场效应晶体管的制造方法
CN103794512A (zh) * 2014-01-15 2014-05-14 上海新储集成电路有限公司 双Finfet晶体管及其制备方法
US8729611B2 (en) 2011-09-08 2014-05-20 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device having a plurality of fins with different heights and method for manufacturing the same
CN102969234B (zh) * 2012-11-01 2017-04-19 上海集成电路研发中心有限公司 一种金属栅电极的制造方法
CN111755533A (zh) * 2019-03-29 2020-10-09 原子能与替代能源委员会 锗上的接触区
CN112567497A (zh) * 2018-08-11 2021-03-26 应用材料公司 掺杂技术

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691690B2 (en) * 2007-01-12 2010-04-06 International Business Machines Corporation Methods for forming dual fully silicided gates over fins of FinFet devices
WO2010025083A1 (en) * 2008-08-28 2010-03-04 Memc Electronic Materials, Inc. Bulk silicon wafer product useful in the manufacture of three dimensional multigate mosfets
US8343877B2 (en) * 2009-11-09 2013-01-01 International Business Machines Corporation Angle ion implant to re-shape sidewall image transfer patterns
CN102315265B (zh) * 2010-06-30 2013-12-04 中国科学院微电子研究所 半导体器件及其制造方法
CN102130014B (zh) * 2011-01-05 2012-11-07 北京大学深圳研究生院 一种FinFET晶体管的制作方法
US8753964B2 (en) * 2011-01-27 2014-06-17 International Business Machines Corporation FinFET structure having fully silicided fin
KR20120125017A (ko) * 2011-05-06 2012-11-14 삼성전자주식회사 반도체 장치 및 그 제조방법
US8643120B2 (en) 2012-01-06 2014-02-04 International Business Machines Corporation FinFET with fully silicided gate
US9142633B2 (en) * 2012-12-13 2015-09-22 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with silicide contacts on non-planar structures
KR102049774B1 (ko) 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8716156B1 (en) * 2013-02-01 2014-05-06 Globalfoundries Inc. Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process
US9305930B2 (en) 2013-12-11 2016-04-05 Globalfoundries Inc. Finfet crosspoint flash memory
US9472573B2 (en) * 2014-12-30 2016-10-18 International Business Machines Corporation Silicon-germanium fin formation
US9627410B2 (en) 2015-05-21 2017-04-18 International Business Machines Corporation Metallized junction FinFET structures
KR102350007B1 (ko) 2015-08-20 2022-01-10 삼성전자주식회사 반도체 장치 제조 방법
CN109585377B (zh) * 2017-09-29 2021-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11287340B2 (en) 2018-07-02 2022-03-29 Flexiv Ltd. Multi-axis force and torque sensor and robot having the same
FR3094560B1 (fr) * 2019-03-29 2021-04-16 Commissariat Energie Atomique Prise de contact sur du germanium
FR3100377A1 (fr) * 2019-08-30 2021-03-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Prise de contact sur du germanium
US20200411527A1 (en) * 2019-06-27 2020-12-31 Nanya Technology Corporation Memory structure

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US7728360B2 (en) * 2002-12-06 2010-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-gate transistor structure
KR100471189B1 (ko) * 2003-02-19 2005-03-10 삼성전자주식회사 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법
US6844238B2 (en) * 2003-03-26 2005-01-18 Taiwan Semiconductor Manufacturing Co., Ltd Multiple-gate transistors with improved gate control
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
JP2004356472A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置及びその製造方法
US6951783B2 (en) * 2003-10-28 2005-10-04 Freescale Semiconductor, Inc. Confined spacers for double gate transistor semiconductor fabrication process
US6867460B1 (en) * 2003-11-05 2005-03-15 International Business Machines Corporation FinFET SRAM cell with chevron FinFET logic
US7098502B2 (en) * 2003-11-10 2006-08-29 Freescale Semiconductor, Inc. Transistor having three electrically isolated electrodes and method of formation
US6831310B1 (en) * 2003-11-10 2004-12-14 Freescale Semiconductor, Inc. Integrated circuit having multiple memory types and method of formation
US7091566B2 (en) * 2003-11-20 2006-08-15 International Business Machines Corp. Dual gate FinFet
JP3964885B2 (ja) * 2004-05-19 2007-08-22 株式会社東芝 半導体装置及びその製造方法
JP2006012898A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
US6970372B1 (en) * 2004-06-29 2005-11-29 International Business Machines Corporation Dual gated finfet gain cell
US7105934B2 (en) * 2004-08-30 2006-09-12 International Business Machines Corporation FinFET with low gate capacitance and low extrinsic resistance
US7087952B2 (en) * 2004-11-01 2006-08-08 International Business Machines Corporation Dual function FinFET, finmemory and method of manufacture
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7470951B2 (en) * 2005-01-31 2008-12-30 Freescale Semiconductor, Inc. Hybrid-FET and its application as SRAM
JP2006245167A (ja) * 2005-03-02 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
JP5015446B2 (ja) * 2005-05-16 2012-08-29 アイメック 二重の完全ケイ化ゲートを形成する方法と前記方法によって得られたデバイス
US7564081B2 (en) * 2005-11-30 2009-07-21 International Business Machines Corporation finFET structure with multiply stressed gate electrode
US20080111185A1 (en) * 2006-11-13 2008-05-15 International Business Machines Corporation Asymmetric multi-gated transistor and method for forming
US7691690B2 (en) * 2007-01-12 2010-04-06 International Business Machines Corporation Methods for forming dual fully silicided gates over fins of FinFet devices
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet
US20090057780A1 (en) * 2007-08-27 2009-03-05 International Business Machines Corporation Finfet structure including multiple semiconductor fin channel heights

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157555A (zh) * 2010-02-11 2011-08-17 台湾积体电路制造股份有限公司 鳍式场效晶体管
CN102157555B (zh) * 2010-02-11 2013-01-09 台湾积体电路制造股份有限公司 鳍式场效晶体管
CN102867751B (zh) * 2011-07-08 2015-09-09 中国科学院微电子研究所 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法
CN102867751A (zh) * 2011-07-08 2013-01-09 中国科学院微电子研究所 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法
WO2013033952A1 (zh) * 2011-09-08 2013-03-14 中国科学院微电子研究所 半导体器件及其制造方法
US8729611B2 (en) 2011-09-08 2014-05-20 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device having a plurality of fins with different heights and method for manufacturing the same
CN103065963A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法
CN103065963B (zh) * 2011-10-19 2015-08-05 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法
CN103219367A (zh) * 2012-01-19 2013-07-24 台湾积体电路制造股份有限公司 用于FinFET器件的具有共形多晶硅层的复合伪栅极
CN103219367B (zh) * 2012-01-19 2016-04-06 台湾积体电路制造股份有限公司 用于FinFET器件的具有共形多晶硅层的复合伪栅极
CN102683418A (zh) * 2012-05-22 2012-09-19 清华大学 一种finfet动态随机存储器单元及其制备方法
CN102683418B (zh) * 2012-05-22 2014-11-26 清华大学 一种finfet动态随机存储器单元及其制备方法
CN103779227B (zh) * 2012-10-23 2016-08-31 中国科学院微电子研究所 鳍型场效应晶体管的制造方法
CN103779227A (zh) * 2012-10-23 2014-05-07 中国科学院微电子研究所 鳍型场效应晶体管的制造方法
CN102969234B (zh) * 2012-11-01 2017-04-19 上海集成电路研发中心有限公司 一种金属栅电极的制造方法
CN103794512A (zh) * 2014-01-15 2014-05-14 上海新储集成电路有限公司 双Finfet晶体管及其制备方法
CN112567497A (zh) * 2018-08-11 2021-03-26 应用材料公司 掺杂技术
CN111755533A (zh) * 2019-03-29 2020-10-09 原子能与替代能源委员会 锗上的接触区
CN111755533B (zh) * 2019-03-29 2024-05-28 原子能与替代能源委员会 锗上的接触区

Also Published As

Publication number Publication date
CN101221928B (zh) 2010-06-09
US20080171408A1 (en) 2008-07-17
TW200830431A (en) 2008-07-16
JP5187940B2 (ja) 2013-04-24
JP2008172237A (ja) 2008-07-24
US7691690B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
CN101221928B (zh) 用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法
KR101027107B1 (ko) 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ
TWI396283B (zh) 半導體裝置
JP4685882B2 (ja) 半導体装置及びその製造方法
US7411227B2 (en) CMOS silicide metal gate integration
CN100552885C (zh) 晶体管及半导体装置的制作方法
US7544575B2 (en) Dual metal silicide scheme using a dual spacer process
CN100461463C (zh) 半导体结构和形成金属氧化物半导体结构的方法
JP2007335834A (ja) 半導体装置およびその製造方法
US20090286387A1 (en) Modulation of Tantalum-Based Electrode Workfunction
JP5525127B2 (ja) 半導体装置及びその製造方法
US7273777B2 (en) Formation of fully silicided (FUSI) gate using a dual silicide process
CN109712935B (zh) 提供源极和漏极掺杂的方法以及如此形成的半导体器件
JP5602340B2 (ja) 半導体装置及びその製造方法
US7105440B2 (en) Self-forming metal silicide gate for CMOS devices
JP2007234993A (ja) 半導体装置の製造方法
US20090227099A1 (en) Method of forming a semiconductor device having a stressed electrode and silicide regions
JP4957040B2 (ja) 半導体装置、および半導体装置の製造方法。
TWI452652B (zh) 半導體元件及其製造方法
JP2006019351A (ja) 半導体装置の製造方法および半導体装置
Hall et al. Spacer T-gate structure for CoSi 2 extendibility

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171115

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171115

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20190109