[go: up one dir, main page]

CN101071242A - 显示基板及其制造方法以及具有该显示基板的显示装置 - Google Patents

显示基板及其制造方法以及具有该显示基板的显示装置 Download PDF

Info

Publication number
CN101071242A
CN101071242A CNA2007100798153A CN200710079815A CN101071242A CN 101071242 A CN101071242 A CN 101071242A CN A2007100798153 A CNA2007100798153 A CN A2007100798153A CN 200710079815 A CN200710079815 A CN 200710079815A CN 101071242 A CN101071242 A CN 101071242A
Authority
CN
China
Prior art keywords
insulation course
electrode
grid insulation
gate
storage electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100798153A
Other languages
English (en)
Inventor
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101071242A publication Critical patent/CN101071242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种具有高孔径比的显示基板,包括栅极和源极金属图案、第一和第二栅极绝缘层、以及像素电极。栅极金属图案包括栅极线、栅电极、和第一存储电极。第一栅极绝缘层覆盖栅电极和第一存储电极中的至少一个。第二栅极绝缘层被图案化,以露出第一存储电极上的第一栅极绝缘层。源极金属图案包括与源极线和第一存储电极上的第一栅极绝缘层接触的第二存储电极。像素电极电连接至开关元件。因此,可以获得具有高孔径比的显示基板,以增强显示图像的亮度。

Description

显示基板及其制造方法以及具有该显示基板的显示装置
技术领域
本发明涉及一种显示基板,更具体地说,涉及一种具有高孔径比的显示基板以及一种制造所述显示基板的方法。
背景技术
通常,液晶显示器(LCD)装置包括显示基板和相对基板(counter substrate)。相对基板与显示基板以及显示基板与相对基板之间的液晶层装配在一起。栅极线和与栅极线相交的源极线、以及电连接至栅极线和源极线的开关元件、和电连接至开关元件的像素电极形成在显示基板上。每个开关元件均包括栅电极、沟道、源电极和漏电极。栅电极从每条栅极线延伸。沟道与栅电极绝缘并交叠。源电极由每条源极线形成,并电连接至沟道。漏电极与源电极隔离,并电连接至沟道。具有高亮度的LCD是所期望的。然而,提高背光的亮度具有增加功率消耗的缺点。
发明内容
根据本发明的一方面,具有增强显示图像亮度的高孔径比的显示基板包括:栅极金属图案、第一栅极绝缘层、第二栅极绝缘层、源极金属图案、和像素电极。栅极金属图案包括栅极线、开关元件的栅电极、和第一存储电极。第一栅极绝缘层覆盖栅电极和第一存储电极中的至少一个。第二栅极绝缘层被图案化,以露出在第一存储电极上的第一栅极绝缘层。源极金属图案包括与源极线和第一存储电极上的第一栅极绝缘层接触的第二存储电极。像素电极电连接至开关元件。
根据本发明的用于制造显示基板的示例方法包括:在底基板上由栅极金属层形成栅极金属图案,所述栅极金属图案包括栅极线、开关元件的栅电极、和第一存储电极;在具有栅极金属图案的底基板上形成第一栅极绝缘层;对第一栅极绝缘层进行图案化,以覆盖栅电极和第一存储电极中的至少一个;形成第二栅极绝缘层,所述第二栅极绝缘层形成在具有已被图案化的第一栅极绝缘层的底基板上,并对该第二栅极绝缘层进行图案化,以露出第一存储电极上的第一栅极绝缘层;形成第二存储电极,所述第二存储电极由源极金属层形成,以便与源极线和第一存储电极上的第一栅极绝缘层接触,所述第一栅极绝缘层通过第二栅极绝缘层露出;以及形成像素电极,所述像素电极由透明导电层形成,以电连接至开关元件。
根据本发明的示例性显示装置包括显示基板和相对基板。显示基板包括:第一栅极绝缘层,其被图案化,以覆盖开关元件的栅电极和第一存储电极中的至少一个;第二栅极绝缘层,其被图案化,以露出第一存储电极上的第一栅极绝缘层;第二存储电极,其与第一存储电极上的第一栅极绝缘层接触;以及像素电极,其电连接至开关元件。相对基板与显示基板装配在一起,以在显示基板与相对基板之间容纳液晶层,并且面向像素电极的共用电极形成在相对基板上。
根据本发明的一方面,可以获得具有高孔径比的显示基板。
附图说明
通过参照附图对本发明的示例性实施例的详细描述,本发明的上述及其它的特征和优点将变得更显而易见,附图中:
图1是示出了根据本发明示例性实施例的显示装置的平面图;
图2是沿图1中的线I-I′截取的横截面图;以及
图3至图9是示出了用于制造图2中的显示基板的方法的工艺图。
具体实施方式
附图中,为了清楚起见,可能扩大了层和区域的尺寸和相对尺寸。可以理解,当指出一个元件或层“位于”另一元件或层上、“连接至”或“耦合至”另一元件或层时,它可以直接位于、连接至或耦合至另一元件或层上,或者可以存在插入元件或层。相反,当指出一个元件“直接位于”另一元件或层上、“直接连接至”或“直接耦合至”另一元件或层时,则不存在插入元件或层。相同的标号通篇表示相同的元件。正如本文所使用的,术语“和/或”包括一个或多个相关所列条目中的任一个以及所有的组合。
为了易于描述,本文可以使用空间相对关系术语,例如“在...下方”、“在...下面”“下部的”、“在...上方”“上部的”等等来描述图中所示的一个元件或特征相对于另一个元件或特征的关系。可以理解,空间相对关系术语旨在包括除了图中描述的方位外,还包括使用或操作中的装置的不同方位。例如,如果将图中的装置翻转,那么被描述为在其它元件或特征“下面”或“下方”的元件将被定位在其它元件的“上方”。因此,术语“下面”可以包括“上面”和“下面”两个方位。装置可以以另外的方式(旋转90°或者位于其它方位)定向,则这里使用的空间相对关系描述语被相应地解释。
这里所使用的术语仅用于描述特定实施例的目的,而并非旨在限制本发明。除非文中清楚地指明是另外的情况,否则这里所使用的单数形式“一个”(“a”“an”和“the”)也旨在于包括复数形式。这里,本发明的实施例是参照横截面视图进行描述的,横截面视图是本发明理想实施例(以及中间结构)的示意性视图。同样地,可以预期由于例如制造技术和/或公差所导致的图中形状上的变化。因此,本发明的实施例不应该被理解为限于这里所示的区域的特定形状,而应包括由于例如制造所导致的形状上的偏差。例如,作为矩形示出的注入区通常具有圆滑或弯曲特征和/或在其边缘处具有注入浓度梯度,而不是从注入区到非注入区具有二元变化。同样,通过注入所形成的掩埋区,可以在介于掩埋区与进行注入所通过的表面之间的区域中导致一些程度的注入。因此,图示的区域本质上是示意性的,并且其形状不是旨在示出装置区域的实际形状,也不旨在限制本发明的范围。
以下,将参照附图详细解释本发明。
图1是示出了根据本发明示例性实施例的显示装置的平面视图,并且图2是沿图1中的线I-I′截取的横截面视图。
参照图1和图2,显示装置包括显示基板100和相对基板200。相对基板200与显示基板100结合,以在显示基板100与相对基板200之间容纳液晶层300。显示基板100包括第一底基板110、多个像素部P、和像素电极PE。多个像素部P以矩阵形状形成在第一底基板110上,并且像素电极PE形成在每个像素部P上。相对基板200包括第二底基板210、滤色层220、和共用电极230。滤色层220形成在第二底基板210上,并且共用电极230形成在滤色层220上,以对应于像素电极PE。
例如,显示基板100包括多条栅极线GL、多条源极线DL、多个开关元件TFT、多个像素电极PE、和形成在其上的存储电容器CST。存储电容器CST电连接到存储线SCL。共用电压被施加于存储线SCL。
每条栅极线GL由栅极金属层形成,并沿第一方向延伸。可用作栅极金属层的材料的实例可以是包括铜(Cu)、铝(Al)、银(Ag)、钼(Mo)、或它们的合金的金属,或者是包括铬(Cr)、钽(Ta)或钛(Ti)的金属。栅极金属层可以以单层结构形成或以包含不同金属的多层结构形成。优选地,栅极金属层以包含具有低电阻的铝(Al)和钼(Mo)的Mo/Al多层结构形成。
栅极信号被施加于形成在每条栅极线GL的端部126上的栅极焊盘部GP。栅极焊盘部GP包括连接图案162和第一焊盘图案TE1。每条栅极线GL的端部126由栅极金属层形成,连接图案162由源极金属层形成,而第一焊盘图案TE1由透明导电层形成。
每条源极线DL由源极金属层形成,且沿与第一方向相交的第二方向延伸。可用作源极金属层的材料的实例可以是包括铜(Cu)、铝(Al)、银(Ag)、钼(Mo)、或它们的合金的金属,或者是包括铬(Cr)、钽(Ta)或钛Ti的金属。源极金属层可以以单层结构形成或以包含不同金属的多层结构形成。优选地,使用包含钼(Mo)或钼合金的金属形成源极金属层。
源极信号被施加于形成在每条源极线DL的端部164上的源极焊盘部DP。源极焊盘部DP包括第二焊盘图案TE2。每条源极线DL的端部164由源极金属层形成,并且第二焊盘图案TE2由透明导电层形成。
每个开关元件TFT形成在由栅极线GL和源极线DL限定的多个像素部P上。每个开关元件TFT包括:栅电极G,电连接至每条栅极线GL;源电极S,电连接至每条源极线DL;以及漏电极D,与源电极S分离,并通过沟道部140电连接至源电极S。第一栅极绝缘层132和第二栅极绝缘层134中的至少一个形成在栅电极G与沟道部140之间。优选地,第一栅极绝缘层132和第二栅极绝缘层134可以顺序地形成在栅电极G上,或者第一栅极绝缘层132可以以单层结构形成在栅电极G上。第一栅极绝缘层132包含具有约500至约1200厚度的二氧化硅,并且第二栅极绝缘层134包含具有约3000至约4500厚度的氮化硅。图2示出了只有第二栅极绝缘层134形成在栅电极G与沟道部140之间。
像素电极PE电连接至开关元件TFT。每个像素电极PE电连接至每个开关元件TFT的漏电极D,并形成在每个像素部P上。每个像素电极PE由透明导电层形成。可用作透明导电层的材料的实例可以包括氧化物材料或氮化物材料,该氧化物材料或氮化物材料包含铟(In)、锡(Sn)、锌(Zn)、铝(Al)和镓(Ga)中的至少一种。
存储电容器CST包括第一存储电极STE1、第一栅极绝缘层132、和第二存储电极STE2。第一存储电极STE1电连接至被施加共用电压的存储线SCL。第二存储电极STE2面向第一存储电极STE1。
第一存储电极STE1由栅电极层形成,并且第二存储电极STE2由源电极层形成。第一栅极绝缘层132包含高度绝缘材料,并且比第二栅极绝缘层134薄。优选地,第一栅极绝缘层132包含具有约500至约1200厚度的二氧化硅。
存储电容器CST的电容Cstg由方程式1限定。
方程式1: Cstg = ϵ A d
其中,A表示第一存储电极STE1的面积,d表示第一存储电极STE1与第二存储电极STE2之间的距离,并且ε表示介电材料的介电常数。例如,d是第一栅极绝缘层132的厚度,而ε是第一栅极绝缘层132的介电常数。
参照方程式1,尽管第一存储电极STE1形成为具有较小的面积A,但是通过形成具有较小距离d的第一存储电极STE1和第二存储电极STE2,可以获得存储电容器CST的基本足够大的电容Cstg。
因此,当利用二氧化硅将第一栅极绝缘层形成为具有约500至约1200的厚度时,通过减小第一存储电极STE1的面积可以提高孔径比。
表1示出了面积A根据存储电容器的厚度d的降低比率。
表1
实例1 实例2 实例3
  两个边缘电极 栅极金属层透明导电层 栅极金属层源极金属层 栅极绝缘层源极金属层
  电介质 栅极绝缘层钝化层 栅极绝缘层 栅极绝缘层
    厚度 4000+2000     4000     750
    面积占有率 20%     16%     4%
    降低比率 0%     20%     80%
参照表1,在实例1中,存储电容器的两个边缘电极由栅极金属层和透明导电层形成,并且电介质由栅极绝缘层和钝化层形成为具有约6000的厚度。存储电容器形成为占每个像素部总面积的约20%。
在实例2中,存储电容器的两个边缘电极由栅极金属层和源极金属层形成,并且电介质由栅极绝缘层形成为具有约4000的厚度。实例2中的电介质的厚度形成为比实例1中形成的电介质的厚度薄2000。因此,存储电容器形成为占每个像素部总面积的约16%。实例2中的存储电容器的面积与实例1中的相比减少约20%。
在根据示例性实施例的存储电容器中,存储电容器的两个边缘电极由栅极金属层和源极金属层形成,并且电介质由栅极绝缘层形成为具有约750的厚度。存储电容器形成为占每个像素部总面积的约4%。因此,在此示例性实施例中的存储电容器的面积与实例1中的相比减少约80%,而与实例2中的相比减少约75%。
当电介质的厚度d变薄时,存储电容器CST的面积A减小。因此,当第一栅极绝缘层132(在示例性实施例中其作为存储电容器CST的电介质)形成为具有较薄的厚度时,通过减小存储电容器CST的面积可以提高孔径比。例如,当第一栅极绝缘层132的厚度变得较薄时,所述存储电容器CST的面积可以形成为占每个像素部P总面积的约3%至约10%。
图3至图9是示出了用于制造图2中的显示基板的方法的工艺图。
参照图1和图3,将栅极金属层沉积在第一底基板110上并进行图案化,以形成栅极金属图案。
栅极金属图案包括栅极线GL、开关元件TFT的栅电极G、存储线SCL、和电连接至存储线SCL的第一存储电极STE1。栅极线GL包括端部126,并且在栅极线GL的端部126上形成栅极焊盘部GP。
在具有栅极金属图案的第一底基板110上形成第一栅极绝缘层132,以具有第一厚度d。第一栅极绝缘层132包含高度绝缘材料,并具有约500至约1200的第一厚度d。优选地,第一栅极绝缘层包含二氧化硅(SiO2)。
参照图1、图4A和图4B,对第一栅极绝缘层132图案化,以覆盖栅电极G和第一存储电极STE1中的至少一个。
例如,如图4A所示,可以对第一栅极绝缘层132图案化,以便仅覆盖第一存储电极STE1。
当栅极金属图案形成为具有低电阻的Mo/Al结构时,在图案化过程中,可能会损坏具有良好粘附特性但相对较差内电阻的钼。例如,当对具有约500至约1200厚度的第一栅极绝缘层132进行蚀刻时,可能会对已通过图案化第一栅极绝缘层132而露出的栅极金属图案造成损坏。对栅极金属图案的损坏可能不利地影响栅极焊盘部GP的电学特性。因此,为了避免电学特性的恶化,在下述形成源极金属图案的工艺中,形成与栅极线GL的端部126接触的连接图案162。
例如,如图4B所示,可以对第一栅极绝缘层132进行图案化,以便不仅覆盖栅电极G而且还覆盖第一存储电极STE1。例如,可以在第一存储电极STE1上形成第一栅极绝缘层132,并且可以在栅电极G上形成第一栅极绝缘层132。
以下将对图4A所示的示例性实施例进行解释。
参照图1和图5,在具有形成于第一存储电极STE1上的第一栅极绝缘层132的第一底基板110上形成第二栅极绝缘层134,以具有第二厚度d2。第二栅极绝缘层134包含氮化硅(SiNx),并形成为具有约3000至约4500的第二厚度d2。
在具有第二栅极绝缘层134的第一底基板110上形成沟道层140。沟道层140包括有源层142和电阻接触层144。有源层142通过顺序地层积非晶硅(a-Si)而形成,并且电阻接触层144由高浓度地掺杂N+离子的非晶硅(N+a-Si)而形成。
参照图1、图6A和图6B,对沟道层140进行图案化,使得沟道层140保留在形成于栅电极G上的第二栅极绝缘层134上。
然后,对第二栅极绝缘层134进行图案化,以露出第一存储电极STE1上的第一栅极绝缘层132,并露出栅极线的端部126。在这种情况下,第一栅极绝缘层132和第二栅极绝缘层134具有不同的蚀刻选择比率。因此,第一栅极绝缘层132没有被蚀刻,而第二栅极绝缘层134被蚀刻。
例如,如图6A所示,可以对第二栅极绝缘层134进行图案化,以使其施加在第一存储电极STE1的两边缘以及栅极线的端部126的两边缘上。可替换地,如图6B所示,可以对第二栅极绝缘层134进行图案化,使其不施加在第一存储电极STE1以及栅极线的端部126上。以下将对被图案化以层积在第一存储电极STE1的两边缘以及栅极线的端部126的两边缘上的第二栅极绝缘层134进行解释。
参考图1和图7,在具有第二栅极绝缘层134的第一底基板110上沉积源极金属层,并对该源极金属层进行图案化,以形成源极金属图案。
源极金属图案包括源极线DL、开关元件TFT的源电极S和漏电极D、存储电容器CST的第二存储电极STE2、以及栅极焊盘部GP的连接图案162。第二存储电极STE2与第一存储电极STE1上的第一栅极绝缘层132接触。连接图案162与栅极线的端部126接触,以提高栅极焊盘部GP的电学特性。源极线DL包括源极线的端部164,并且源极焊盘部DP形成在源极线的端部164上。
然后,利用源极金属图案作为掩模,对源电极S与漏电极D之间露出的电阻接触层144进行蚀刻,从而形成开关元件TFT的沟道。
因此,存储电容器CST包括第一存储电极STE1、第二存储电极STE2、以及设置在第一存储电极STE1与第二存储电极STE2之间的第一栅极绝缘层132。
参考图1和图8,在具有源极金属图案的第一底基板110上顺序地形成钝化层170和有机层180。钝化层170的厚度为约2000。可用作钝化层170的示例性材料包括氮化硅或二氧化硅。
然后,对钝化层170和有机层180进行图案化,以形成露出第二存储电极STE2的第一接触孔C1、露出栅极焊盘部GP的连接图案162的第二接触孔C2、以及露出源焊盘部DP的源极线的端部164的第三接触孔C3。
参考图1和图9,在具有第一、第二和第三接触孔C1、C2和C3的第一底基板110上沉积透明导电层,并对该透明导电层进行图案化,以形成透明电极图案。透明电极图案包括通过第一接触孔C1与第二存储电极STE2接触的像素电极PE、通过第二接触孔C2与连接图案162接触的第一焊盘图案TE1、以及通过第三接触孔C3与源极线的端部164接触的第二焊盘图案TE2。
根据本发明,栅极绝缘层以多层结构而形成,该多层结构包括具有不同蚀刻选择比率的第一和第二栅极绝缘层,第一栅极绝缘层用作存储电容器的薄介电层,而第二栅极绝缘层用作与栅电极电绝缘的绝缘层。在这种情况下,第一栅极绝缘层形成为薄层,而第二栅极绝缘层形成为具有与传统栅极绝缘层的厚度大体相同的厚度。
具体地,存储电容器的第一电极由栅极金属层形成,第二电极由源极金属层形成,而较薄的第一栅极绝缘层形成在第一电极与第二电极之间,使得存储电容器在像素部中的占有面积减少,并获得了具有高孔径比的显示基板。
可替换地,第二栅极绝缘层用作使栅电极电绝缘的绝缘层,从而可以维持开关元件的电学特性,并且可以提高孔径比。
已经描述了本发明的示例性实施例及其优点,应当注意到,在不背离所附权利要求限定的本发明精神和范围的前提下,可以进行各种变化、替换和变更。

Claims (17)

1.一种显示基板,包括:
栅极金属图案,包括栅极线、开关元件的栅电极、和第一存储电极;
第一栅极绝缘层,覆盖所述栅电极和所述第一存储电极中的至少一个;
第二栅极绝缘层,被图案化,以露出所述第一存储电极上的所述第一栅极绝缘层;
源极金属图案,包括第二存储电极,所述第二存储电极与源极线和所述第一存储电极上的所述第一栅极绝缘层接触;以及
像素电极,电连接至所述开关元件。
2.根据权利要求1所述的显示基板,其中,所述第一栅极绝缘层具有500至1200的厚度。
3.根据权利要求2所述的显示基板,其中,所述第一栅极绝缘层包含二氧化硅。
4.根据权利要求2所述的显示基板,其中,所述第二栅极绝缘层包含氮化硅。
5.根据权利要求2所述的显示基板,其中,像素部由相邻的所述栅极线和相邻的所述源极线限定,并且所述第一存储电极的面积是所述像素部的面积的3%至10%。
6.根据权利要求1所述的显示基板,进一步包括向所述栅极线施加栅极信号的栅极焊盘部。
7.根据权利要求6所述的显示基板,其中,所述栅极焊盘部包括连接图案和焊盘图案,所述连接图案由与所述源极线相同的层形成,以接触所述栅极线的端部,而所述焊盘图案由与所述像素电极相同的层形成,以接触所述连接图案。
8.一种用于制造显示基板的方法,所述方法包括:
在底基板上由栅极金属层形成栅极金属图案,所述栅极金属图案包括栅极线、开关元件的栅电极、和第一存储电极;
在具有所述栅极金属图案的所述底基板上形成第一栅极绝缘层;
对所述第一栅极绝缘层进行图案化,以覆盖所述栅电极和所述第一存储电极中的至少一个;
形成第二栅极绝缘层,所述第二栅极绝缘层形成在具有已被图案化的所述第一栅极绝缘层的所述底基板上,并对所述第二栅极绝缘层进行图案化,以露出所述第一存储电极上的第一栅极绝缘层;
形成第二存储电极,所述第二存储电极由源极金属层形成,以便与源极线和所述第一存储电极上的所述第一栅极绝缘层接触,所述第一栅极绝缘层通过所述第二栅极绝缘层而露出;以及
形成像素电极,所述像素电极由透明导电层形成,以电连接至所述开关元件。
9.根据权利要求8所述的方法,进一步包括形成向所述栅极线施加栅极信号的栅极焊盘部。
10.根据权利要求9所述的方法,其中,形成所述栅极焊盘部的步骤包括:
对所述第二栅极绝缘层图案化,以露出所述栅极线的端部;
由所述源极金属层形成连接图案,以接触所述端部;以及
由所述透明导电层形成焊盘图案,以接触所述连接图案。
11.根据权利要求8所述的方法,其中,所述第一栅极绝缘层和所述第二栅极绝缘层具有不同的蚀刻选择比率。
12.根据权利要求8所述的方法,其中,所述第一栅极绝缘层具有500至1200的厚度。
13.根据权利要求12所述的方法,其中,所述第一栅极绝缘层包含二氧化硅。
14.根据权利要求13所述的方法,其中,所述第二栅极绝缘层包含氮化硅。
15.一种显示装置,包括:
显示基板,其包括第一栅极绝缘层,所述第一栅极绝缘层被图案化,以覆盖开关电极的栅电极和第一存储电极中的至少一个;
第二栅极绝缘层,其被图案化,以露出所述第一存储电极上的所述第一栅极绝缘层;
第二存储电极,其与所述第一存储电极上的所述第一栅极绝缘层接触;
像素电极,电连接至所述开关元件;
相对基板,与所述显示基板结合在一起,以容纳液晶层;
以及
共用电极,面向所述像素电极,形成在所述相对基板上。
16.根据权利要求15所述的显示装置,其中,所述第一栅极绝缘层具有500至1200的厚度;
17.根据权利要求15所述的显示装置,其中,所述显示基板进一步包括电连接至所述栅电极的栅极线以及向所述栅极线施加栅极信号的栅极焊盘部,以及
其中,所述栅极焊盘部包括与所述栅极线的端部接触的连接图案以及与所述连接图案接触的焊盘图案。
CNA2007100798153A 2006-05-10 2007-02-14 显示基板及其制造方法以及具有该显示基板的显示装置 Pending CN101071242A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060041807 2006-05-10
KR1020060041807A KR20070109192A (ko) 2006-05-10 2006-05-10 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN101071242A true CN101071242A (zh) 2007-11-14

Family

ID=38684301

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100798153A Pending CN101071242A (zh) 2006-05-10 2007-02-14 显示基板及其制造方法以及具有该显示基板的显示装置

Country Status (3)

Country Link
US (1) US20070262347A1 (zh)
KR (1) KR20070109192A (zh)
CN (1) CN101071242A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296034A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353269B1 (ko) * 2006-12-11 2014-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2009122376A (ja) * 2007-11-14 2009-06-04 Hitachi Displays Ltd 表示装置
KR102305881B1 (ko) * 2008-09-19 2021-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101113354B1 (ko) 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
KR101335527B1 (ko) 2012-02-23 2013-12-02 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
KR102031203B1 (ko) * 2019-03-20 2019-10-11 동우 화인켐 주식회사 안테나 적층체 및 이를 포함하는 화상 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6534826B2 (en) * 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100720434B1 (ko) * 2000-09-27 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100392850B1 (ko) * 2000-12-29 2003-07-28 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
JP4108078B2 (ja) * 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4484881B2 (ja) * 2004-12-16 2010-06-16 シャープ株式会社 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296034A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置

Also Published As

Publication number Publication date
US20070262347A1 (en) 2007-11-15
KR20070109192A (ko) 2007-11-15

Similar Documents

Publication Publication Date Title
US7759738B2 (en) Array substrate and method of manufacturing the same
CN101093329B (zh) 用于共平面开关模式液晶显示器的阵列基板及其制造方法
CN101071242A (zh) 显示基板及其制造方法以及具有该显示基板的显示装置
US7675582B2 (en) Stacked storage capacitor structure for a thin film transistor liquid crystal display
US7301597B2 (en) Array substrate for a liquid crystal display device and manufacturing method of the same
US6338989B1 (en) Array substrate for use in liquid crystal display device and method of manufacturing the same
CN101546076B (zh) Tft-lcd阵列基板和彩膜基板及其制造方法
US8592237B2 (en) Method of manufacturing a thin film transistor including forming bus line patterns in a substrate and filling with metal
CN101334564A (zh) 一种液晶显示装置及其制造方法
US7888674B2 (en) Thin-film transistor substrate and method of manufacturing the same
US10310340B2 (en) Liquid crystal display device and manufacturing method thereof
CN100587573C (zh) Tft-lcd阵列基板结构及其制造方法
US8187929B2 (en) Mask level reduction for MOSFET
CN101369077B (zh) 液晶显示器阵列基板及其制造方法
EP3118675B1 (en) Ultra high density thin film transistor substrate having low line resistance structure and method for manufacturing the same
CN103413810A (zh) 像素结构、显示面板与像素结构的制作方法
CN100498486C (zh) 用于液晶显示装置的阵列基板及其制造方法
CN109416492A (zh) 液晶显示装置
US8148724B2 (en) Liquid crystal display device and method of manufacturing the same
DE69523807T2 (de) Elektrisch isoliertes Bildelement in einer mit niedriger Spannung zu betreibenden Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix und Verfahren zu seiner Herstellung
US7521298B2 (en) Thin film transistor array panel of active liquid crystal display and fabrication method thereof
US11233071B2 (en) Electrode structure and array substrate
CN102914927B (zh) 一种阵列基板和制造阵列基板的方法
CN101510529A (zh) 像素结构及其制造方法
CN1901209B (zh) 薄膜晶体管阵列面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20071114