CN101051645A - 像素阵列基板 - Google Patents

Abstract

本发明公开了一种像素阵列基板，其包括基板及配置于基板上的多条扫描线、多条数据线、多个有源元件、多个像素电极、多个第一图案化浮置金属以及多个第一图案化连接导线。这些数据线与扫描线是以纵横交错的方式形成多个像素区域，而每个有源元件会与相对应的扫描线、数据线与像素电极电性连接。此外，每个第一图案化浮置金属会与任一数据线有部分重叠，而每个第一图案化连接导线会跨越任一扫瞄线，并分别与此扫瞄线两侧的第一图案化浮置金属有部分重叠。

Description

像素阵列基板

技术领域

本发明涉及一种半导体元件基板，且特别涉及一种像素阵列基板。

背景技术

随着现代视讯技术的进步，各式显示器已被大量地使用于手机、笔记型电脑、数字相机及个人数字助理(PDA)等消费性电子产品的显示荧幕上。在这些显示器中，由于液晶显示器(LCD)及有机电致发光显示器(OLED)具有重量轻、体积小及耗电量低等优点，使得其成为市场上的主流。无论是液晶显示器或是有机电激发光显示器，其制作过程均包括以半导体工艺形成像素阵列基板。对应调整像素阵列基板中各个像素所显示的颜色，显示器即可产生图像。

图1为已知的一种像素阵列基板的局部俯视图。请参考图1，已知的像素阵列基板100包括基板(未绘示)以及配置于基板上的多条扫描线110、多条数据线120、多个薄膜晶体管130、多个像素电极140与修补线150(Repairline)，其中扫描线110与数据线120是以行列交错排列，而定义出阵列的多个像素区域(未标示)，且修补线150是环绕于这些像素区域的外围。具体而言，扫描线110是以列方向排列，而数据线120是以行方向排列，且每一像素区域内均具有薄膜晶体管130与像素电极140。

承接上述，薄膜晶体管130是邻近于扫描线110与数据线120的交会处，而分别与扫描线110、数据线120与像素电极140电性连接。此外，薄膜晶体管130依据扫描线110传递来的扫描信号而决定是处于开启或关闭的状态。当薄膜晶体管130处于开启的状态时，像素电极140即可经由薄膜晶体管130而接收由数据线120传递来的数据信号，以使对应的像素调整显示的颜色。

在制作像素阵列基板100的过程中，当某一条数据线120发生断线122的情形时，可将断线122的数据线120两端与修补线150激光熔接(Welding)，以形成两熔接点124。如此信号即可从外围的修补线150传送，以达到修补的效果。然而，由于修补线150的长度较长，使得这会造成阻容迟滞(RC delay)的问题。此外，一条修补线150仅能修补一条断线122的数据线120，当断线122的数据线120数量超过修补线150的数量时，像素阵列基板100亦无法修复。

图2A为已知的另一种像素阵列基板的局部俯视图，而图2B为图2A的像素阵列基板的剖面图，其中剖面线为图2A的AA’连线。请参考图2A与图2B，已知的像素阵列基板200包括基板210与配置于基板210上的多条扫描线220、多条数据线230、多个薄膜晶体管240、多个像素电极250与多个图案化浮置金属(Floating Metal)260，其中图案化浮置金属260是位于数据线230下方，并与数据线230有部分重叠，此外，图案化浮置金属260与数据线230之间形成有第一绝缘层10，数据线230上方形成有第二绝缘层20，在薄膜晶体管240的扫描线220上方形成有半导体层50。

图2C与图2D分别为图2A的像素阵列基板的数据线发生断线时的局部俯视图与剖面图。请参考图2C与图2D，当数据线230发生断线232的情形时，可将数据线230于断线232处两端与其下方的图案化浮置金属260激光熔接，以形成两熔接点234。如此，数据线230可通过图案化浮置金属260的导通以达到修补断路的效果。

然而，由于图案化浮置金属260与扫描线220为同层的结构，如此图案化浮置金属260便无法配置于数据线230与扫描线220的交错处。当数据线230发生断线的情形是位于其与扫描线220的交错处时，此像素阵列基板200便无法修复。

图2E为图2A的像素阵列基板的薄膜晶体管发生损坏时的局部俯视图；图2F为图2E的像素阵列基板的剖面图，其中剖面线为图2E的ZZ’连线。请参考图2E与图2F，当薄膜晶体管240a发生损坏时，例如薄膜晶体管240a的栅极242a、源极244a与漏极246a之间发生短路，一般均是利用激光切割(Laser Cut)将薄膜晶体管240a的漏极246a与像素电极250之间的导线切断以形成开路248a。这样一来，由于像素电极250无法接收到数据线230传递而来的数据，如此便可将此像素修补成暗状态。

一般而言，像素阵列基板200相邻两像素区域所显示的颜色会很相近，当薄膜晶体管240a对应的像素区域修补成暗状态时，其会与相邻的像素区域(例如薄膜晶体管240b所对应的像素区域)在显示上产生较大的落差。如此将使人眼能轻易地发现坏点区域，而造成显示装置的品质降低。

图2G为已知的再一种像素阵列基板的数据线发生断线时的局部俯视图。请参考图2G，图2G的像素阵列基板200a与图2C的像素阵列基板200相似，其差别在于像素阵列基板200a包括两个遮光层(light-shieldinglayers)260a，分别位于数据线230的两侧，且数据线230更具有凸出部236，而凸出部236会与对应的遮光层260a有部分重叠。

承接上述，当数据线230发生断线232的情形时，可将数据线230在断线232处两端的凸出部236与其下方的遮光层260a激光熔接，以形成多个熔接点234a。如此，数据线230可通过遮光层260a的导通以达到修补断路的效果。然而，类似前述，由于遮光层260a与扫描线220为同层的结构，若数据线230发生断线的情形是位于其与扫描线220的交错处时，此像素阵列基板200a便无法修复。

图2H为已知的又一种像素阵列基板的数据线发生断线时的局部俯视图。请参考图2H，图2H的像素阵列基板200b与图2C的像素阵列基板200相似，其差别在于像素阵列基板200b的像素电极250b与数据线230有部分重叠。当数据线230发生断线232的情形时，可将数据线230在断线232处两端与其上方的像素电极250b激光熔接，以形成两个熔接点234b。如此，数据线230可通过像素电极250b的导通以达到修补断路的效果。

然而，当通过像素电极250b以导通数据线230时，同时亦会牺牲此像素而造成点缺陷(point defect)，所以此亦不为良好的解决方式。

发明内容

有鉴于此，本发明的主要目的在提供一种像素阵列基板，其能解决数据线断线的问题。

本发明的另一目的在提供一种像素阵列基板，其能解决损坏的像素区域其显示落差过大的问题。

为达上述或是其他目的，本发明提出一种像素阵列基板，包括基板及配置于基板上的多条扫描线、多条数据线、多个有源元件、多个像素电极、多个第一图案化浮置金属以及多个第一图案化连接导线。这些数据线与扫描线是以纵横交错的方式形成多个像素区域，而每个有源元件会与相对应的扫描线、数据线与像素电极电性连接。此外，每个第一图案化浮置金属会与其中一数据线有部分重叠，而每个第一图案化连接导线会跨越其中一扫瞄线，并分别与此扫瞄线两侧的第一图案化浮置金属有部分重叠。

在本发明的一实施例中，像素阵列基板还可包括多个配置于基板上的接触窗(contact window)，使得相对应的第一图案化浮置金属经由此接触窗与相对应的第一图案化连接导线电性连接。

在本发明的一实施例中，上述的有源元件可具有漏极，而每个第一图案化浮置金属具有第一凸出部与第二凸出部，其中每个第一凸出部会与任一漏极有部分重叠，且每个第二凸出部会与任一像素电极有部分重叠。

在本发明的一实施例中，像素阵列基板还可包括多个配置于该基板上的第二图案化浮置金属，而每个第二图案化浮置金属会与任一扫瞄线有部分重叠。此外，每个第一图案化连接导线会跨越任一数据线，并分别与数据线两侧的第二图案化浮置金属有部分重叠。另外，像素阵列基板还包括多个配置于基板上的接触窗，每个接触窗电性连接于任一第二图案化浮置金属与任一第一图案化连接导线之间，其中此第二图案化浮置金属与此第一连接导线有部分重叠。

在本发明的一实施例中，像素阵列基板更可包括多个配置于该基板上的第二图案化浮置金属，而每个第二图案化浮置金属会与任一扫瞄线有部分重叠。此外，像素阵列基板，还包括多个配置于基板上的第二图案化连接导线与接触窗，其中每个第二图案化连接导线会跨越任一数据线，并分别与此数据线两侧的第二图案化浮置金属电极有部分重叠，而每个接触窗电性连接于任一第二图案化浮置金属与任一第二图案化连接导线之间，其中此第二图案化浮置金属与此第一图案化连接导线有部分重叠。

在本发明的一实施例中，像素阵列基板更可包括多条配置于基板上的共用线(common line)与第三图案化连接导线。这些共用线平行于扫描线，而与数据线垂直。每个第三图案化连接导线跨越任一共用线，并分别与此共用线两侧的第一图案化浮置金属电极有部分重叠。此外，像素阵列基板还包括多个配置于基板上的接触窗，每个接触窗电性连接于任一第一图案化浮置金属与任一第三图案化连接导线之间，其中第一图案化浮置金属与第一图案化连接导线有部分重叠。

为达上述或是其他目的，本发明另提出一种像素阵列基板，包括基板与配置于基板上的多条扫描线、多条数据线、多个有源元件、多个像素电极、多个第二图案化浮置金属以及多个第二图案化连接导线。这些数据线与扫描线是以纵横交错的方式形成多个像素区域，而每个有源元件会与相对应的扫描线、数据线与像素电极电性连接。此外，每个第二图案化浮置金属会与任一扫瞄线有部分重叠，而每个第二图案化连接导线会跨越任一数据线，并分别与此数据线两侧的第二图案化浮置金属有部分重叠。

在本发明的一实施例中，像素阵列基板更可包括多个配置于基板上的接触窗，每个接触窗电性连接于任一第二图案化浮置金属与任一第二图案化连接导线之间，其中此第二图案化浮置金属与此第二图案化连接导线有部分重叠。

在本发明的一实施例中，上述的扫描线或数据线的材料可包括铝(Al)、钼(Mo)、氮化钼(MoN)、钛(Ti)、氮化钛(TiN)、铬(Cr)、氮化铬(CrN)或其组合。

在本发明的一实施例中，上述的像素电极的材料可包括氧化铟锡(IndiumTin Oxide，ITO)或氧化铟锌(Indium Zinc Oxide，IZO)。

综合上述，在本发明的像素阵列基板中，当数据线发生断线时，特别是数据线发生断线的区域是位于其与扫描线交会处时，可利用第一浮置金属图案以及跨越过扫瞄线的第一图案化连接导线，而将断线的数据线连接以达到修补的功效。此外，在有源元件损坏时，对应的像素电极可利用第一凸出部与第二凸出部传递信号，以使此像素区域与邻近像素区域可达到相同的显示效果(而非修补成暗状态)。如此，此损坏的像素区域即不易被人眼轻易识别出，进而得以维持显示装置的品质。

为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。

附图说明

图1为已知的一种像素阵列基板的局部俯视图。

图2A为已知的另一种像素阵列基板的局部俯视图。

图2B为图2A的像素阵列基板的剖面图。

图2C与图2D分别为图2A的像素阵列基板的数据线发生断线时的局部俯视图与剖面图。

图2E与图2F分别为图2A的像素阵列基板的薄膜晶体管发生损坏时的局部俯视图与剖面图。

图2G为已知的再一种像素阵列基板的数据线发生断线时的局部俯视图。

图2H为已知的又一种像素阵列基板的数据线发生断线时的局部俯视图。

图3A为依据本发明第一实施例的像素阵列基板的局部俯视图。

图3B为图3A的像素阵列基板的剖面图。

图3C为图3A的像素阵列基板的数据线发生断线时的剖面图。

图4为依据本发明第二实施例的像素阵列基板的局部俯视图。

图5A为依据本发明第三实施例的一种像素阵列基板的局部俯视图。

图5B为图5A的像素阵列基板的有源元件发生损坏时的局部俯视图。

图5C为依据本发明第三实施例的另一种像素阵列基板的局部俯视图。

图6为依据本发明第四实施例的像素阵列基板的局部俯视图。

图7为依据本发明第五实施例的像素阵列基板的局部俯视图。

图8A及图8B为依据本发明第六实施例的像素阵列基板的局部俯视图。

附图标记说明

10、391：第一绝缘层           20、392：第二绝缘层

50、393：半导体层             100、200：像素阵列基板

110、220：扫描线              120、230：数据线

122、232：断线

124、234、234a、234b：熔接点

130、240、240a、240b：薄膜晶体管

140、250、250a：像素电极      150：修补线

210：基板                     242a：栅极

244a：源极                    246a：漏极

248a：开路                    260：图案化浮置金属

260a：遮光层

300a、300b、300c、300d、300e、300f、300g：像素阵列基板

310：基板                     320：扫描线

322：共用线                   330：数据线

340、340a、340b：有源元件    342：栅极

344：源极                    346：漏极

348：开路                    350、350a、350b：像素电极

351、352：辅助电容

360：第一图案化浮置金属

362a、362b、364a、364b：熔接点

366：第一凸出部              368：第二凸出部

370：第一图案化连接导线      372、372a：接触窗

374：第三图案化连接导线      380：第二图案化浮置金属

390：第二图案化连接导线

AA’、BB’、ZZ’：剖面线     S1、S2：像素区域

具体实施方式

第一实施例

图3A为依据本发明第一实施例的像素阵列基板的局部俯视图，而图3B为图3A的像素阵列基板的剖面图，其中剖面线为图3A的BB’连线。请参考图3A与图3B，本发明的像素阵列基板300a包括基板310及配置于基板310上的多条扫描线320、多条数据线330、多个有源元件340、多个像素电极350、多个第一图案化浮置金属360以及多个第一图案化连接导线370。其中，第一图案化浮置金属360与数据线330之间形成有第一绝缘层391，数据线330上方形成有第二绝缘层392，在有源元件340的扫描线220上方，形成半导体层393于该第一绝缘层391上。这些数据线330与扫描线320是以纵横交错的方式形成阵列的多个像素区域(例如像素区域S1、S2)，而每个像素区域内具有对应的有源元件340与像素电极350，其中每个有源元件340会与相对应的扫描线320、数据线330与像素电极350电性连接。在本实施例中，像素电极350中有一部分与扫描线320相重叠，并形成辅助电容351。

承接上述，有源元件340会依据扫描线320传递来的扫描信号而决定是处于开启或关闭的状态。当有源元件340处于开启的状态时，像素电极340即可经由有源元件340而接收由数据线330传递来的数据信号，以使对应的像素调整显示的颜色。一般而言，邻近像素区域(例如像素区域S1、S2)所显示的颜色大多相近。

此外，每个第一图案化浮置金属360会与任一数据线330有部分重叠，而每个第一图案化连接导线370会跨越任一扫瞄线320，并分别与此扫瞄线320两侧的第一图案化浮置金属360有部分重叠。具体而言，第一图案化浮置金属360是与扫瞄线320为同层的结构，而第一图案化连接导线370与像素电极350为同层的结构。通过第一图案化连接导线370跨越扫瞄线320的方式，可将各个独立的(isolated)第一图案化浮置金属360利用激光熔接而导通，如此即可作为数据线330的修补线路。

图3C为图3A的像素阵列基板的数据线发生断线时的剖面图。请参考图3A及图3C，特别当数据线330发生断线的区域是位在数据线330与扫描线320交会处时，便可将扫描线320两侧独立的第一图案化浮置金属360导通，以修补发生断线的数据线330。详细而言，可将断线区域两侧的数据线330分别与第一图案化浮置金属360激光熔接以形成两熔接点362a，并将第一图案化连接导线370同时与前述的位于扫描线320两侧独立的第一图案化浮置金属360激光熔接以形成两熔接点364a，如此即可将断线的数据线330利用第一图案化浮置金属360及第一图案化连接导线370串接以完成修补。

承接上述，由于第一图案化浮置金属360及第一图案化连接导线370的长度较短，因此可以避免阻容迟滞的问题。此外，无论数据线330在何处发生断线，本发明的像素阵列基板300a均可以修补，由此以提升像素阵列基板300a的制作成品率。

此外，扫描线320与数据线330的材料可包括铝、钼、氮化钼、钛、氮化钛、铬、氮化铬、上述金属的合金或其组合而成的多层结构，而像素电极350的材料透明导电材料，可以包括氧化铟锡或氧化铟锌。不过本发明对于扫描线320、数据线330与像素电极350并不加以限制。

第二实施例

图4为依据本发明第二实施例的像素阵列基板的局部俯视图。请参考图4，本实施例的像素阵列基板300b与第一实施例的像素阵列基板300a(如图3A所示)相似，为求说明方便，相同名称的构件仍沿用相同的标号。在本实施例中，像素电极350中有一部分与扫描线320相重叠，并形成辅助电容351。其中，像素阵列基板300a还包括多个配置于基板310上的接触窗372，而接触窗372是电性连接于有部分重叠的第一图案化浮置金属360及第一图案化连接导线370之间。换句话说，在同一行上的第一图案化浮置金属360及第一图案化连接导线370在制作时，便已经通过接触窗372而形成类似平行数据线330的导线。

承接上述，当数据线330发生断线的区域是发生在数据线330与扫描线320交会处时，仅需将断线区域两侧的数据线330分别与第一图案化浮置金属360激光熔接以形成两熔接点362b即完成修补。当然，为避免阻容迟滞的问题发生，可进一步将接触窗372a利用激光切割切断。

再次强调的是，本发明的精神是在于利用跨越扫瞄线320的第一图案化连接导线370以将各个独立的第一图案化浮置金属360给电性连接起来，以达到修补数据线330的目的。在本实施例中，是预先利用接触窗372将第一图案化连接导线370与第一图案化浮置金属360电性连接，而第一实施例是当数据线330发生断线时，才利用激光焊接的方式将第一图案化连接导线370与第一图案化浮置金属360电性连接以进行修补。

第三实施例

图5A为依据本发明第三实施例的一种像素阵列基板的局部俯视图。请参考图5A，本实施例的像素阵列基板300c与第一实施例的像素阵列基板300a(如图3A所示)相似，其差别在于本实施例的第一图案化浮置金属360更具有第一凸出部366。此外，有源元件340例如为薄膜晶体管，其中有源元件340的栅极342是与扫描线320电性连接(在本实施例中，有源元件340的栅极342例如是由部分扫描线320所形成)，而有源元件340的源极344是与数据线330电性连接，且有源元件340的漏极346是与像素电极350电性连接。另外，第一凸出部366与有源元件340的漏极346有部分重叠。

图5B为图5A的像素阵列基板的有源元件发生损坏时的局部俯视图。请参考图5A与图5B，一般而言，相邻的像素区域S1、S2的显示内容相近。当有源元件340a因损毁而无法操作时，可使像素区域S1显示像素区域S2的显示内容以作为修补的方式。具体而言，先将有源元件340a的漏极346切断而形成开路348，以避免损坏的有源元件340a传递错误的信号至像素电极350a。接着，利用激光熔接的方式将第一凸出部366分别与有源元件340a的漏极346及有源元件340b的漏极346熔接而形成两熔接点366a。之后，以前述类似修补数据线330的方式，将第一图案化连接导线370同时与前述的位于扫描线320两侧独立的第一图案化浮置金属360激光熔接以形成两熔接点364b，如此即完成修补像素区域S1。

当数据信号透过有源元件340b的漏极346而传递至像素电极350b时，数据信号亦会经由有源元件340b的漏极346而传递至第一凸出部366。再通过第一图案化连接导线370与第一图案化浮置金属360的导通，数据信号即会传递至像素电极350a。上述的修补方式，不论是漏极346与源极344发生短路或是有源元件340a发生故障均可以修补。基本上是先将有源元件340a的漏极346断开，使有源元件340a无法控制像素区域S1，再将像素区域S1的像素电极350a电性连接到像素区域S2的有源元件340b，所以是通过像素区域S2的的有源元件340b来控制进入像素区域S1的信号。如此，像素区域S1即会同步显示像素区域S2的显示内容。由于像素区域S1与像素区域S2的显示内容本就相近，因此损坏的像素区域S1即不易被人眼轻易识别出，故得以维持显示装置的品质。

附带一提的是，尽管本实施例是以相邻两像素区域为例说明修补的方式，然本发明并不限定非以相邻两像素区域进行修补。举例而言，本发明亦可以间隔的两像素区域进行修补，端看实际的产品而定。此外，本实施例亦可仿同第二实施例的像素阵列基板300b，以制作接触窗的方式电性连接第一图案化连接导线370与第一图案化浮置金属360，在此便不再赘述。

图5C为依据本发明第三实施例的另一种像素阵列基板的局部俯视图。请参考图5A与图5C，本实施例的像素阵列基板300d与前述的像素阵列基板300c(如图5A所示)相似，其差别在于本实施例的第一图案化浮置金属360是具有第二凸出部368，而第二凸出部368与像素电极350有部分重叠。由于第二凸出部368的修补方式雷同前述第一凸出部366的修补方式，熟悉此技艺者当可轻易推出，此处便不再赘述。

值得注意的是，本发明的像素阵列基板并不限定只能单独以第一凸出部366或是第二凸出部368的方式修补像素，其亦可同时具有第一凸出部366及第二凸出部368以达到更佳的修补效果。

此外，仅管在前述的实施例中，是以修补数据线断线为例，然本发明亦可以同时修补扫描线断线的情形。以下将再另举实施例并配合图示说明。

第四实施例

图6为依据本发明第四实施例的像素阵列基板的局部俯视图。请参考图6，本实施例的像素阵列基板300e与第一实施例的像素阵列基板300a(如图3A所示)相似，其差别在于本实施例的像素阵列基板300e还包括多个配置于基板310上的第二图案化浮置金属380以及第二图案化连接导线390。相对于前述第一图案化浮置金属360与第一图案化连接导线370，每个第二图案化浮置金属380会与任一扫瞄线320有部分重叠，而每个第二图案化连接导线390会跨越任一数据线330，并分别与此数据线320两侧的第二图案化浮置金属380有部分重叠。

具体而言，第二图案化浮置金属380是与数据线330为同层的结构，而第二图案化连接导线390与像素电极350为同层的结构。通过第二图案化连接导线390跨越数据线330的方式，可将各个独立的第二图案化浮置金属380利用激光熔接而导通，如此即可作为扫描线320的修补线路。由于修补扫描线320断线的精神与前述修补数据线330断线的精神相同，本领域的技术人员当可自行推敲，在此便不再赘述。

值得注意的是，尽管本实施例像素阵列基板300e同时包括第一图案化浮置金属360、第二图案化浮置金属380、第一图案化连接导线370以及第二图案化连接导线390，以方便同时具有修补扫描线320与数据线330的功能。然本发明的像素阵列基板300e亦可只包括第二图案化浮置金属380及第二图案化连接导线390，以作为修补扫描线320的功能。

附带一提的是，类似前述的像素阵列基板300b(如图4所示)，像素阵列基板300e亦可包括多个配置于基板310上的接触窗(未绘示)，其中接触窗是电性连接于有部分重叠的第二图案化浮置金属380及第二图案化连接导线390之间。换句话说，在同一列上的第二图案化浮置金属380及第二图案化连接导线390在制作时，便已经通过接触窗而形成类似平行扫描线320的导线。

此外，第一图案化连接导线370与第二图案化连接导线390的功能在于提供第一图案化浮置金属360与第二图案化浮置金属380能跨接过数据线330与扫描线320。由于第一图案化连接导线370与第二图案化连接导线390的功能相近，且其均与像素电极350为同层的结构，因此可以再将其整合。以下将再另举实施例并配合图示说明。

第五实施例

图7为依据本发明第五实施例的像素阵列基板的局部俯视图。请参考图7，本实施例的像素阵列基板300f与第四实施例的像素阵列基板300e(如图6所示)相似，其差别在于本实施例的第一图案化连接导线370会同时跨越交错的扫瞄线320与数据线330，并分别与此扫描线320两侧的第一图案化浮置金属360有部分重叠，且同时分别与此数据线330两侧的第二图案化浮置金属380有部分重叠。

类似前述，当扫描线320断线时，即可利用第二图案化浮置金属380搭配第一图案化连接导线370进行修补，而当数据线330断线时，即可利用第一图案化浮置金属360搭配第一图案化连接导线370进行修补。

附带一提的是，第四实施例与第五实施例的像素阵列基板300e、300e的第一图案化浮置金属360亦可还包括前述的第一凸出部366及第二凸出部368(如图5A及图5C所示)，以使能进一步修补损坏的像素区域。

第六实施例

图8A为依据本发明第六实施例的像素阵列基板的局部俯视图。请参考图8A，本实施例的像素阵列基板300g与第一实施例的像素阵列基板300a(如图3A所示)相似，其差别在于本实施例的像素阵列基板300g还包括多条配置于基板310上的共用线322与第三图案化连接导线374。共用线322乃与扫描线320为同层的结构，且共用线322平行于扫描线320，并与数据线330垂直交错。在本实施例中，共用线322与像素电极350重叠的部分形成有一辅助电容352。类似前述的第一图案化连接导线370，每个第三图案化连接导线374会跨越共用线322，并分别与此共用线322两侧的第一图案化浮置金属电极360有部分重叠。

当数据线330发生断线的区域是位在数据线330与共用线322交会处时，便可利用第一图案化浮置金属360搭配第三图案化连接导线374进行修补数据线330。此外，类似前述的像素阵列基板300b(如图4所示)，像素阵列基板300g亦可包括多个配置于基板310上的接触窗，如图8B所示，其中某些接触窗是电性连接于有部分重叠的第一图案化浮置金属360与第一图案化连接导线370之间，而某些接触窗是电性连接于有部分重叠的第一图案化浮置金属360与第三图案化连接导线374之间。换句话说，在同一行上的第一图案化浮置金属360、第一图案化连接导线370以及第三图案化连接导线374在制作时，便已经通过接触窗而形成类似平行数据线330的导线。

当然，尽管前述的多个实施例并未特别强调当像素阵列基板包括共用线时的情况，然而本领域的技术人员当可参造本实施例的说明而轻易推出。

综合上述，本发明的像素阵列基板至少具有下列优点：

一、当数据线发生断线时，特别是数据线发生断线的区域是位于其与扫描线交会处时，可利用第一浮置金属图案以及跨越过扫瞄线的第一图案化连接导线，而将断线的数据线连接以达到修补的功效。由于第一图案化浮置金属及第一图案化连接导线的长度较短，因此可以避免阻容迟滞的问题。此外，无论数据线在何处发生断线，本发明的像素阵列基板均可以修补，故可以提升像素阵列基板制作成品率。

二、在有源元件损坏时，对应的像素电极可利用第一凸出部与第二凸出部传递信号，以使此像素区域与邻近像素区域可达到相同的显示效果(而非修补成暗状态)。如此，此损坏的像素区域即不易被人眼轻易识别出，进而得以维持显示装置的品质。

三、当扫描线发生断线时，特别是扫描线发生断线的区域是位于其与数据线交会处时，可利用第二浮置金属图案以及跨越过数据线的第二图案化连接导线，而将断线的扫描线连接以达到修补的功效。亦即，本发明的像素阵列基板的任何导线均可以修补，由此以提升像素阵列基板制作成品率。

上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围自应以权利要求范围所述为准，而非仅限于上述实施例。

Claims (14)

1、一种像素阵列基板，包括：

基板；

多条扫描线，彼此平行配置于该基板上；

多个第一图案化浮置金属，配置于该基板上，并且位于这些扫描线之间；

绝缘层，配置于该基板上，并且覆盖这些扫描线及这些第一图案化浮置金属；

多条数据线，彼此平行配置于该绝缘层上，其中每一数据线与这些扫描线相交，并且与这些第一图案化浮置金属的至少之一部分重叠，但不电性连接；

多个有源元件，形成于该基板上，并与相对应的扫描线与数据线电性连接；

多个像素电极，形成于该基板上，每一像素电极与相对应的有源元件电性连接；以及

多个第一图案化连接导线，每一这些第一图案化连接导线跨越其中一扫瞄线，并且这些第一图案化连接导线分别与该扫瞄线两侧的该第一图案化浮置金属部分重叠。

2、如权利要求1所述的像素阵列基板，还包括多个接触窗，配置于该基板上，其中，这些第一图案化浮置金属经由这些接触窗与这些第一图案化连接导线电性连接。

3、如权利要求1所述的像素阵列基板，其中每一有源元件具有漏极，而每第一图案化浮置金属具有第一凸出部，且每第一凸出部会与其中一漏极有部分重叠。

4、如权利要求1所述的像素阵列基板，其中每第一图案化浮置金属具有第二凸出部，且每第二凸出部会与其中一像素电极有部分重叠。

5、如权利要求1所述的像素阵列基板，还包括多个第二图案化浮置金属，配置于该基板上，每第二图案化浮置金属会与其中一扫瞄线有部分重叠。

6、如权利要求5所述的像素阵列基板，其中每第一图案化连接导线会跨越其中一数据线，并分别与该数据线两侧的该第二图案化浮置金属有部分重叠。

7、如权利要求6所述的像素阵列基板，还包括多个配置于该基板上的接触窗，其中，这些第二图案化浮置金属经由这些接触窗与这些第一图案化连接导线电性连接。

8、如权利要求5所述的像素阵列基板，还包括多个配置于该基板上的第二图案化连接导线，每第二图案化连接导线跨越其中一数据线，并分别与该数据线两侧的该第二图案化浮置金属电极有部分重叠。

9、如权利要求8所述的像素阵列基板，还包括多个配置于该基板上的接触窗，其中，这些第二图案化浮置金属经由这些接触窗与这些第二图案化连接导线电性连接。

10、如权利要求1所述的像素阵列基板，还包括多条配置于该基板上的共用线，而这些共用线平行于这些扫描线，并与这些数据线相交。

11、如权利要求10所述的像素阵列基板，还包括多个配置于该基板上的第三图案化连接导线，每第三图案化连接导线跨越其中一共用线，并分别与该共用线两侧的该第一图案化浮置金属电极有部分重叠。

12、如权利要求11所述的像素阵列基板，还包括配置于该基板上的多个接触窗，其中这些第一图案化浮置金属经由这些接触窗与这些第三图案化连接导线电性连接。

13、一种像素阵列基板，包括：

基板；

多条扫描线，配置于该基板上；

绝缘层，配置于该基板及这些扫描线上；

多条数据线，配置于该绝缘层上，并与这些扫描线相交；

多个第二图案化浮置金属，配置于该绝缘层上，这些第二图案化浮置金属与其中一扫瞄线有部分重叠；

多个有源元件，与相对应的扫描线与数据线电性连接；

多个像素电极，与相对应的有源元件电性连接；以及

多个第二图案化连接导线，每第二图案化连接导线会跨越其中一数据线，并分别与该数据线两侧的该第二图案化浮置金属有部分重叠。

14、如权利要求13所述的像素阵列基板，还包括多个配置于该基板上的接触窗，每一接触窗电性连接于其中，这些第二图案化浮置金属经由这些接触窗与这些第二图案化连接导线电性连接。

Images