[go: up one dir, main page]

CN100568534C - 具有栅极场板的薄膜soi厚栅氧功率器件 - Google Patents

具有栅极场板的薄膜soi厚栅氧功率器件 Download PDF

Info

Publication number
CN100568534C
CN100568534C CNB2008100452944A CN200810045294A CN100568534C CN 100568534 C CN100568534 C CN 100568534C CN B2008100452944 A CNB2008100452944 A CN B2008100452944A CN 200810045294 A CN200810045294 A CN 200810045294A CN 100568534 C CN100568534 C CN 100568534C
Authority
CN
China
Prior art keywords
region
gate
field plate
gate oxide
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2008100452944A
Other languages
English (en)
Other versions
CN101221986A (zh
Inventor
乔明
赵磊
董骁
蒋林利
张波
李肇基
方健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CNB2008100452944A priority Critical patent/CN100568534C/zh
Publication of CN101221986A publication Critical patent/CN101221986A/zh
Application granted granted Critical
Publication of CN100568534C publication Critical patent/CN100568534C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明属于半导体功率器件技术领域。器件SOI层较薄(1～2μm)；栅氧化层较厚(100～800nm)；栅极场板跨过栅极上方并延伸至漂移区的上方。器件体区中还可具有位于厚栅氧下方并与源区相连的有源扩展区，以使整个器件更加有效的形成。本发明栅氧层较厚，可承受大的栅源电压，满足电平位移电路的需要；SOI层较薄，可降低器件的寄生效应，减小损耗；通过在功率器件表面增加跨过栅极的栅极场板，可增大漂移区耗尽，降低栅极末端的硅表面电场峰值，改善器件的击穿特性，并有助于提高漂移区浓度，降低器件的导通电阻。本发明具有寄生效应小、速度快、功耗低、抗辐照能力强等优点，且与标准工艺兼容。采用本发明可以制作各种性能优良的高压、高速、低导通损耗的功率器件。

Description

具有栅极场板的薄膜SOI厚栅氧功率器件
技术领域
本发明属于半导体功率器件技术领域。
背景技术
高压p型横向双扩散场效应晶体管p-LDMOSFET(p-Channel Lateral Double DiffusedMOSFET)常用于电平位移电路中，将低压逻辑信号转换成高压逻辑信号，以简化电路设计。通常p-LDMOSFET源极接最高电源电压，而漏极作为输出端，器件漂移区承受高压以满足高压工作要求。常规p-LDMOSFET器件栅氧化层很薄，而在电平位移电路中器件栅极与源极间通常需要承受高达高压电源电压的耐压，过薄的栅氧化层无法满足栅源电极之间的耐压要求。
为了改善器件的耐压特性，研究者们提出了各种措施。
文献(1)Tae Moon Roh，Dae Woo Lee，Sang-Gi Kim，Il-Yong Park，Sung Ku Kwon，Yil SukYang，Byoung Gon Yu，and Jongdae Kim，“Highly Reliable p-LDMOSFET with an UnevenRacetrack Source for PDP Driver IC Applications”，ISPSD 2003，April 14-17，Cambridge，UK，采用硅基厚栅氧p-LDMOSFET，如图1。其中，1是p衬底，16是深n阱，9是p+漏区，5是和漏区9掺杂杂质类型相同的p漂移区，3是高压n阱，7是p+源区，8是n+阱接触区，10是厚栅氧层，20是场氧层，11是栅极，13是源极，14是漏极。该结构栅氧化层10较厚、为200nm，可以承受高的栅源电压VGS，满足电平位移电路对p-LDMOSFET栅源耐压的要求。然而其采用硅基自隔离技术，需要大的PN结隔离面积，漏电流大，寄生效应严重，并容易发生闩锁。
文献(2)Jongdae Kim，Tae Moon Roh，Sang-Gi Kim，Q.Sang Song，Dae Woo Lee，Jin-GunKoo，Kyoung-Ik Cho，and Dong Sung Ma，“High-Voltage Power Integrated Circuit TechnologyUsing SOI for Driving Plasma Display Panels”，IEEE TRANSACTIONS ON ELECTRONDEVICES，VOL.48，NO.6，JUNE 2001，如图2。其中，1是n+衬底，2是埋氧层，15是SOI层，21是p外延层，16是深n阱，9是p+漏区，5是和漏区9掺杂杂质类型相同的p漂移区，3是n阱，7是n+阱接触区，8是p+源区，10是厚栅氧层，11是栅极，13是源极，14是漏极。该器件为厚膜SOI(Silicon-On-Insulator)结构，在图1的基础上增加了埋氧层2，SOI层15较厚，为8μm。器件集成方式由PN结隔离变为深槽介质隔离，寄生效应减小，有助于避免闩锁效应。栅氧化层10较厚，可以承受高的栅源电压。由于较厚的SOI层，虽采用介质隔离的SOI技术，但p型漂移区5与深n阱16仍存在大面积的PN结，其并没有充分利用SOI技术的低漏电、低功耗优势；并且由于采用深槽介质隔离方式，需要进行深槽刻蚀、槽填充、平坦化等额外的工艺步骤，增加了工艺成本。传统厚膜SOI厚栅氧器件由于受到SOI背栅效应而导致的穿通击穿限制，通常采用大于5μm的顶层硅厚度，而不能做得更薄。
发明内容
本发明目的在于提供一种具有栅极场板的薄膜SOI新型厚栅氧功率器件，与传统结构相比，其基于薄膜SOI技术，进一步降低了传统厚膜SOI器件的寄生效应，从而具有更低的漏电流。由于SOI层较薄，其可采用常规的LOCOS(local oxidation of silicon)工艺实现器件的介质隔离，亦可采用浅槽隔离技术；与深槽介质隔离相比，改善了工艺的兼容性。器件具有延伸至漂移区的栅极场板，增强了薄膜SOI器件的漂移区耗尽，有助于提高漂移区浓度，降低器件的导通电阻，并在栅极场板末端引入新的电场峰值，降低器件承受高压时栅极末端的硅表面电场峰值，从而改善器件的击穿特性。
本发明提供一种具有栅极场板的薄膜SOI厚栅氧功率器件，它包括衬底1、埋氧层2、SOI层15、厚栅氧10、栅极11、源极13和漏极14；所述埋氧层2处于衬底1和SOI层15中间；所述SOI层15由体区3、漏区阱4、漂移区5、源区7、阱接触区8和漏区9构成；所述厚栅氧10处于栅极11和SOI层15之间，所述漏区9处于漏极14和漏区阱4之间，所述源区7和阱接触区8并排处于源极13和体区3之间；所述栅极11、源极13和漏极14通过层间介质12相互隔离。其特征在于：整个器件还具有栅极场板21，所述栅极场板21与栅极11相连并在器件表面跨过栅极11的上方并延伸至漂移区5的上方；所述SOI层15的厚度为1μm～2μm；所述厚栅氧10的厚度为100nm～800nm；所述体区3、漂移区5、漏区阱4直接与埋氧层2相接。
上述方案中，所述体区3中还可具有有源扩展区6，所述有源扩展区6位于厚栅氧10的下方并与源区7相连。
本发明体区3、漂移区5、漏区阱4直接与埋氧层2相接，进一步消除了传统厚膜SOI器件的寄生效应；栅氧下具有源扩展区6，其与源区7相连，以保证器件的更加有效的形成；栅极场板21在器件表面跨过栅极11并延伸至漂移区5上、与漏极14相距一定距离，作为场板以增强薄膜SOI器件的漂移区5耗尽，降低器件承受高压时栅极11末端的硅表面电场峰值。
需要说明的是：
(1)上面所述的漂移区5可由分别与体区3和漏区阱4相连且导电类型相反的p型区17和n型区18交替构成(如图4所示)；其中，p型区17和n型区18的形状可以是矩形(如图4所示)，也可以是梯形(如图5所示)；p型区17和n型区18的浓度、宽度可以相同也可以不同。
(2)上面所述的漂移区5可由分别与体区3和漏区阱4相连的p型区17和介质I区19构成(如图6所示)。p型区17和介质I区的形状可以是矩形(如图6所示)，也可以是梯形；p型区17和介质I区19宽度可以相同也可以不同。
(3)上面所述的漂移区5可由从源区到漏区方向线性变掺杂的p型区P1、P2、......Pi......，Pn-1，Pn(i＝1，2，...，i，...，n-1，n)构成(如图7所示)，p型区P1到p型区Pn浓度线性增加。
(4)上面所述的体区3可以是均匀掺杂，也可以是倒掺杂，如图8(b)所示，倒掺杂时体区3底部浓度高、表面浓度低。
本发明的工作原理：
本发明提供的一种具有栅极场板的薄膜SOI新型厚栅氧功率器件，可以进一步降低传统器件的寄生电容，提高器件的开关速度，避免闩锁效应，易与薄膜SOI技术兼容，且通过增加栅极场板改善器件的击穿特性，并进一步降低器件的导通电阻，获得较低的导通损耗。这里以高压p-LDMOSFET为例(如图3)，说明本发明的工作原理。
在器件关断时，源极13和栅极11电位为高压电源电压、漏极14为低电压，器件漂移区5耗尽，以承受高耐压。器件的纵向耐压取决于埋氧层2厚度，厚度越大，纵向耐压越高。假设埋氧层2足够厚，器件不发生纵向体内击穿，在没有栅极场板21，漂移区5浓度较高时，雪崩击穿发生在栅极11末端的硅表面或漂移区5和体区3形成的冶金结表面。栅极场板21在器件表面跨过栅极11，并延伸至漂移区5上，与漏极14相距一定距离，其与栅极11形成阶梯场板以增强薄膜SOI器件的漂移区5耗尽，在栅极场板21末端引入新的电场峰值，降低器件承受高压时栅极11末端或漂移区5和体区3形成的冶金结处的硅表面电场峰值，从而改善器件的击穿特性，并有助于提高漂移区5浓度，降低器件的导通电阻。由于采用薄膜SOI，n型体区3如采用均匀浓度，其浓度要求略高，以防止由于源极13为高压、衬底1为低压时，器件背沟MOSFET耗尽层扩展到源扩展区6、源区7和体区3的内建势垒所引起的器件过早发生穿通击穿，从而降低器件击穿电压。可采用倒掺杂的体区3结构，提高埋氧层2上体区3浓度以防止器件穿通击穿、降低体区3表面浓度以减小厚栅氧器件的阈值电压，从而改善器件的开态特性。在器件导通时，由于采用的栅氧化层10较厚，因此栅极11和源极13间能够承受较高的电压。
本发明采用薄膜SOI材料，与传统PN结隔离的体硅技术相比，其具有更小的寄生效应，更高的工作频率，且器件避免了闩锁现象的发生。而与文献2厚膜SOI器件相比，本发明采用小于2μm的SOI厚度。这一结构特点使得薄膜SOI器件具有寄生效应小、速度快、功耗低、抗辐照能力强等诸多优点，并且与标准工艺兼容，不需要深槽介质隔离，工艺简单。采用LOCOS隔离工艺或浅槽隔离技术实现器件的高低压兼容，降低了工艺难度及成本。
综上所述，本发明提供一种具有栅极场板的薄膜SOI厚栅氧功率器件，其栅氧层厚，可承受大的栅源电压，满足电平位移电路的需要；利用薄膜SOI，可降低器件的寄生效应，减小损耗；通过在功率器件表面增加跨过栅极的栅极场板，增大漂移区耗尽，降低栅极末端的硅表面电场峰值，改善器件的击穿特性，并有助于提高漂移区浓度，降低器件的导通电阻。因此，采用本发明可以制作各种性能优良的高压、高速、低导通损耗的功率器件。
附图说明
图1是基于体硅技术的厚栅氧p-LDMOSFET结构示意图。
图2是基于厚膜SOI的厚栅氧p-LDMOSFET结构示意图。
图3是本发明提供的具有栅极场板的薄膜SOI新型厚栅氧功率器件结构示意图。
图4是本发明提供的漂移区5为矩形p、n交替结构的厚栅氧功率器件结构示意图，硅表面上结构与图3同。
图5是本发明提供的漂移区5为梯形p、n交替结构的厚栅氧功率器件结构示意图，硅表面上结构与图3同。
图6是本发明提供的漂移区5为矩形(或梯形)p、I交替结构的厚栅氧功率器件结构示意图，硅表面上结构与图3同。
图7是本发明提供的漂移区5为线性变掺杂的厚栅氧功率器件结构示意图。
图8是本发明提供的体区3为倒掺杂阱的厚栅氧功率器件结构示意图。
具体实施方式
采用本发明的具有栅极场板的薄膜SOI新型厚栅氧功率器件结构，可以得到性能优良的高压、高速、低导通损耗的功率器件。尤其是可实现60V到300V的高压厚栅氧器件，满足70～100V PDP寻址驱动IC、170～275V PDP行驱动IC中的电平位移电路对高压PMOS的耐压要求。
具有栅极场板的薄膜SOI新型厚栅氧功率器件如图3所示，包括衬底1，埋氧层2，SOI层15，体区3，漂移区5，栅氧下源扩展区6，源区7，阱接触区8，漏区阱4、漏区9，厚栅氧10，层间介质12，栅极11，源极13和漏极14。其特征是SOI层15较薄，厚度为1μm～2μm，没有采用传统的厚膜SOI；栅氧层10较厚、为100nm～800nm，栅极11和源极13间可承受大的电压；体区3、漂移区5、漏区阱4直接与埋氧层2相接，进一步消除了传统厚膜SOI器件的寄生效应；栅氧下具有源扩展区6，其与源区7相连，以保证器件有效形成；源扩展区6可通过栅氧10形成后的高能离子注入实现，也可以通过栅氧形成前注入实现。栅极场板21在器件表面跨过栅极11并延伸至漂移区5上、与漏极14相距一定距离，作为场板以增强薄膜SOI器件的漂移区5耗尽，降低器件承受高压时栅极11末端的硅表面电场峰值。该结构可以用于p型横向双扩散场效应晶体管p-LDMOSFET、n型横向双扩散场效应晶体管n-LDMOSFET、还可以用于p型横向绝缘栅双极型晶体管p-LIGBT(p-Channel Lateral InsulatedGate Bipolar Transistor)、n型横向绝缘栅双极型晶体管n-LIGBT、横向晶闸管，PN二极管等常见功率器件。
在实施过程中，可以根据具体情况，在基本结构不变的情况下，进行一定的变通设计，例如：
图4是漂移区5采用矩形p型区17和矩形n型区18交替结构，以改善器件漂移区5承受高压时表面场分布，并进一步降低器件导通电阻。
图5是漂移区5采用梯形p型区17和梯形n型区18交替结构，以改善器件漂移区5承受高压时表面场分布，并进一步降低器件导通电阻。
图6是漂移区5采用矩形(或梯形)p型区17和矩形(或梯形)介质I区19交替结构，以改善器件漂移区5承受高压时表面场分布，并进一步降低器件的导通电阻。I区可以通过LOCOS工艺形成，也可以通过槽刻蚀再填充介质方式形成。
图7是漂移区5采用线性变掺杂结构，以改善器件漂移区5承受高压时表面场分布，并进一步降低器件的导通电阻。线形掺杂的漂移区5可通过掩模窗口从源到漏依次增大的注入再扩散方式形成。
图8是体区3采用倒掺杂阱结构，通过高能离子注入形成倒掺杂阱结构。提高器件的背栅阈值电压，降低前栅阈值电压。

Claims (7)

1、具有栅极场板的薄膜SOI厚栅氧功率器件，它包括衬底(1)、埋氧层(2)、SOI层(15)、厚栅氧(10)、栅极(11)、源极(13)和漏极(14)；所述埋氧层(2)处于衬底(1)和SOI层(15)中间；所述SOI层(15)由体区(3)、漏区阱(4)、漂移区(5)、源区(7)、阱接触区(8)和漏区(9)构成；所述厚栅氧(10)处于栅极(11)和SOI层(15)之间，所述漏区(9)处于漏极(14)和漏区阱(4)之间，所述源区(7)和阱接触区(8)并排处于源极(13)和体区(3)之间；所述栅极(11)、源极(13)和漏极(14)通过层间介质(12)相互隔离；
其特征在于：整个器件还具有栅极场板(21)，所述栅极场板(21)与栅极(11)相连并在器件表面跨过栅极(11)的上方并延伸至漂移区(5)的上方；所述SOI层(15)的厚度为1μm～2μm；所述厚栅氧(10)的厚度为100nm～800nm；所述体区(3)、漂移区(5)、漏区阱(4)直接与埋氧层(2)相接。
2、根据权利要求1所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于：所述体区(3)中具有有源扩展区(6)，所述有源扩展区(6)位于厚栅氧(10)的下方并与源区(7)相连。
3、根据权利要求1或2所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于：所述漂移区(5)由分别与体区(3)和漏区阱(4)相连且导电类型相反的p型区(17)和n型区(18)交替构成；其中，p型区(17)和n型区(18)的形状是矩形或梯形；p型区(17)和n型区(18)的浓度、宽度相同或不同。
4、根据权利要求1或2所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于：所述漂移区(5)由分别与体区(3)和漏区阱(4)相连的p型区(17)和介质I区(19)构成；p型区(17)和介质I区(19)的形状是矩形或梯形；p型区(17)和介质I区(19)宽度相同或不同。
5、根据权利要求1或2所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于：所述漂移区(5)由从源区到漏区方向线性变掺杂的p型区P1、P2、......Pi......、Pn-1和Pn构成，i＝1，2，...，i，...，n-1，n，p型区P1到p型区Pn浓度线性增加。
6、根据权利要求1或2所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于：所述体区(3)是均匀掺杂或倒掺杂，倒掺杂时体区(3)底部浓度高、表面浓度低。
7、根据权利要求1或2所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于：所述具有栅极场板的薄膜SOI厚栅氧功率器件具体是p型横向双扩散场效应晶体管p-LDMOSFET、n型横向双扩散场效应晶体管n-LDMOSFET、p型横向绝缘栅双极型晶体管p-LIGBT、n型横向绝缘栅双极型晶体管n-LIGBT、横向晶闸管或PN二极管。
CNB2008100452944A 2008-01-29 2008-01-29 具有栅极场板的薄膜soi厚栅氧功率器件 Expired - Fee Related CN100568534C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2008100452944A CN100568534C (zh) 2008-01-29 2008-01-29 具有栅极场板的薄膜soi厚栅氧功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2008100452944A CN100568534C (zh) 2008-01-29 2008-01-29 具有栅极场板的薄膜soi厚栅氧功率器件

Publications (2)

Publication Number Publication Date
CN101221986A CN101221986A (zh) 2008-07-16
CN100568534C true CN100568534C (zh) 2009-12-09

Family

ID=39631686

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2008100452944A Expired - Fee Related CN100568534C (zh) 2008-01-29 2008-01-29 具有栅极场板的薄膜soi厚栅氧功率器件

Country Status (1)

Country Link
CN (1) CN100568534C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339853B (zh) * 2010-01-29 2013-08-07 四川长虹电器股份有限公司 p沟道横向双扩散金属氧化物半导体器件
CN101916727B (zh) * 2010-07-06 2012-05-09 中国科学院上海微系统与信息技术研究所 Soi高压功率器件的制备方法
CN102064094B (zh) * 2010-11-10 2012-07-18 嘉兴斯达半导体股份有限公司 大厚度氧化层场板结构及其制造方法
CN102244092B (zh) * 2011-06-20 2013-01-09 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN102903736B (zh) * 2011-07-27 2017-04-12 中国科学院微电子研究所 二极管及其制作方法
CN103871878B (zh) * 2012-12-10 2016-05-04 北大方正集团有限公司 一种在igbt管栅极下方形成厚场氧的方法
CN104425247B (zh) * 2013-08-27 2018-01-23 无锡华润上华科技有限公司 一种绝缘栅双极型晶体管的制备方法
CN103928528B (zh) * 2014-04-28 2017-06-06 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928500B (zh) * 2014-04-28 2017-05-03 电子科技大学 一种横向高压功率半导体器件的结终端结构
US9231091B2 (en) * 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
CN117317023B (zh) * 2023-11-23 2024-03-29 北京智芯微电子科技有限公司 抗辐射半导体器件、工艺、电路、芯片及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
背栅效应对SOI横向高压器件击穿特性的影响. 乔明，张波，李肇基，方健，周贤达.物理学报，第56卷第7期. 2007
背栅效应对SOI横向高压器件击穿特性的影响. 乔明，张波，李肇基，方健，周贤达.物理学报，第56卷第7期. 2007 *

Also Published As

Publication number Publication date
CN101221986A (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
CN100568534C (zh) 具有栅极场板的薄膜soi厚栅氧功率器件
CN102097441B (zh) 用于等离子显示屏驱动芯片的soi器件
CN101794813B (zh) 半导体装置
CN103715238B (zh) 一种超低比导通电阻的横向高压器件
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN107808899B (zh) 具有混合导电模式的横向功率器件及其制备方法
CN102194818B (zh) 一种基于p型外延层的bcd集成器件及其制造方法
CN101431097B (zh) 一种薄层soi ligbt器件
CN102412297A (zh) 基于衬底偏压技术的硅基功率器件结构
WO2007043170A9 (ja) Ｓｏｉトレンチ横型ｉｇｂｔ
CN103022134A (zh) 一种超低比导通电阻的soi横向高压功率器件
CN107785414B (zh) 具有混合导电模式的横向功率器件及其制备方法
CN104733457A (zh) 半导体元件及其制造方法
CN103325835B (zh) 一种具有结型场板的soi功率ldmos器件
CN101980364B (zh) 一种薄层soi复合功率器件
CN103489865B (zh) 一种横向集成soi半导体功率器件
CN105097936A (zh) 一种绝缘层上硅ldmos功率器件
CN101226961A (zh) 具有源极场板的薄膜soi厚栅氧功率器件
CN101819993B (zh) 降低热载流子效应的p型横向绝缘栅双极型器件
CN106298901A (zh) 一种高热载流子可靠性的横向绝缘栅双极型晶体管
US8878239B2 (en) Semiconductor device
CN102593127B (zh) 一种复合功率半导体器件
CN109216440B (zh) 具有双向电平传输的凹槽型漏极结构的mosfet器件
CN103022004B (zh) 一种高压集成电路的互连结构
CN101694840B (zh) 一种功率器件集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20130129