[go: up one dir, main page]

CN100568513C - 薄膜晶体管阵列面板 - Google Patents

薄膜晶体管阵列面板 Download PDF

Info

Publication number
CN100568513C
CN100568513C CNB2006100061602A CN200610006160A CN100568513C CN 100568513 C CN100568513 C CN 100568513C CN B2006100061602 A CNB2006100061602 A CN B2006100061602A CN 200610006160 A CN200610006160 A CN 200610006160A CN 100568513 C CN100568513 C CN 100568513C
Authority
CN
China
Prior art keywords
region
storage
electrode
drain
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100061602A
Other languages
English (en)
Other versions
CN1828910A (zh
Inventor
文国哲
朱胜镛
金一坤
朴泰炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1828910A publication Critical patent/CN1828910A/zh
Application granted granted Critical
Publication of CN100568513C publication Critical patent/CN100568513C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H13/00—Monuments; Tombs; Burial vaults; Columbaria
    • E04H13/006—Columbaria, mausoleum with frontal access to vaults
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种薄膜晶体管阵列面板。阵列面板包括基本一致的存储电容，且以相对小的面积容许相对大的电容。在一些实施例中，该面板包括：基板；在基板上的多个半导体区域，其包括掺杂以第一杂质类型的多个源极和漏极区域、掺杂以第二杂质类型的虚设区域、以及具有存储和沟道区域的本征区域；栅极绝缘层，其覆盖至少部分半导体区域；包括栅极电极的栅极线，其至少部分地交迭沟道区域且形成在栅极绝缘层上；包括存储电极的存储线，其至少部分地交迭存储区域且形成在栅极绝缘层上；包括源极电极的数据线，其连接到源极区域且形成在栅极绝缘层上；漏极电极，其连接到漏极区域和虚设区域且形成在栅极绝缘层上；以及象素电极，其连接到漏极电极。

Description

薄膜晶体管阵列面板
技术领域
本发明涉及薄膜晶体管阵列面板，例如利用多晶硅作为半导体的阵列面板。
背景技术
在诸如液晶显示器或有机发光显示器的平板显示器中薄膜晶体管阵列面板被用作电路基板从而单独地驱动每个象素。
普通的液晶显示器(LCD)包括提供有场生成电极的两个面板。第一面板包括象素电极的阵列从而越过相关的象素区域施加电压，第二面板包括公共电极。液晶(LC)层置于两个面板之间。LCD通过施加电压到场生成电极从而在LC层中产生电场来显示图像。LC层LC分子的取向取决于局域电场，且施加适当的电压到象素区域来调节区域内入射光的偏振从而显示所需图像。
有机发光显示器(OLED)是自发射显示装置，其通过激励发射性有机材料发光来显示图像。OLED包括阳极(空穴注入电极)、阴极(电子注入电极)、以及置于其间的有机发光层。当空穴和电子被注入到发光层中时，它们复合(recombine)且成对湮灭而发光。
存储电容器被提供用于增强上述平面显示类型的象素中的电压存储能力。存储电容器在未选定时间期间维持象素的象素电压以显示图像。
在包括由多晶硅制成的半导体层的薄膜晶体管阵列面板中，存储电容器可具有一种或两种不同结构：半导体层/绝缘层/存储电极、或者栅极电极/绝缘层/数据线的层结构。
前一结构中绝缘层厚度的减小会增大存储电容，但是会复杂化制造工艺，因为必需额外的掺杂工艺以形成具有足够电导率的半导体层。因为在后者结构中绝缘层较厚，所以栅极电极与数据线之间的交迭区域必需被增大以增大存储电容，从而减小了象素的开口率。
发明内容
本发明的实施例提供一种具有增大的存储电容的薄膜晶体管阵列面板。该增大的存储电容可以是基本一致的，且以较小区域容许较大电容，没有开口率的下降。
大体上，在一个方面中，提供一种薄膜晶体管阵列面板。在一些实施例中，该面板包括：基板；在所述基板上的多个半导体区域，其包括掺杂以第一杂质类型的多个源极和漏极区域、掺杂以第二杂质类型的虚设区域、以及具有存储和沟道区域的本征区域；覆盖至少一部分所述半导体区域的栅极绝缘层；包括栅极电极的栅极线，其与所述沟道区域至少部分地交迭且形成在所述栅极绝缘层上；包括存储电极的存储线，其与所述存储区域至少部分地交迭且形成在所述栅极绝缘层上；包括源极电极的数据线，其连接到所述源极区域且形成在所述栅极绝缘层上；漏极电极，其连接到所述漏极区域和所述虚设区域且形成在所述栅极绝缘层上；以及连接到所述漏极电极的象素电极。
所述第一和第二杂质之一是N型杂质，另一种是P型杂质。
所述漏极电极可至少部分地交迭所述存储电极，且所述面板还可包括形成在所述基板与所述半导体之间的阻挡层。
所述面板还可包括设置在所述源极和所述漏极区域与所述沟道区域之间的轻掺杂区域，所述存储区域可位于所述漏极区域与所述虚设区域之间。
大体上，在另一方面中，提供一种显示器。该显示器可包括显示材料例如液晶显示材料或者有机发光二极管材料。该显示器还可包括显示面板，其包括存储区域和在所述存储区域的第一侧与所述存储区域相邻地定位的虚设区域，所述虚设区域被掺杂以第一杂质类型的杂质。该显示面板还可包括在所述存储区域的第二侧与所述存储区域相邻地定位的晶体管区域(例如漏极区域)，所述晶体管区域被掺杂以与所述第一杂质类型不同的第二杂质类型的杂质。所述第一杂质类型可以是P型和N型之一，所述第二杂质类型可以是P型和N型中的另一种。
所述显示面板还可包括至少部分地交迭(例如基本交迭)所述存储区域且通过电介质区域与所述存储区域分隔开的存储电极、以及连接到所述晶体管区域和所述虚设区域的晶体管电极，所述晶体管电极至少部分地交迭(例如基本交迭)所述存储电极且通过电介质区域与所述存储电极分隔开。该显示面板还可包括连接到所述晶体管电极的象素电极区域。存储电容器可包括所述存储电极、所述存储区域、以及将所述存储电极与所述存储区域分隔开的所述电介质区域。
在所述显示面板的操作中，预定电压可施加到所述存储电极。当施加到所述晶体管电极的象素电压高于所述预定电压时，电场可形成在所述虚设区域与所述存储电极之间。当施加到所述晶体管电极的象素电压低于所述预定电压时，电场可形成在所述晶体管区域与所述存储电极之间。该显示面板还可包括接近所述晶体管区域定位且通过栅极绝缘区域与其分隔开的栅极区域，将所述存储电极与所述存储区域分隔开的所述电介质可以与所述栅极绝缘区域在相同的层上。
附图说明
通过参照附图详细描述其实施例，本发明将变得更加明显，附图中：
图1是根据本发明一实施例的LCD的框图；
图2是根据本发明一实施例的LCD的象素的等效电路图；
图3是根据本发明一实施例的图1和2所示的TFT阵列面板的布局图；
图4是沿线IV-IV′-IV″截取的图3所示的显示区域的剖视图；
图5是根据本发明一实施例的图1和2所示的栅极驱动器的晶体管的布局图；
图6是沿线VI-VI′截取的图5所示的薄膜晶体管的剖视图；
图7A和7B是根据本发明一实施例的制造方法的第一步骤中图3至6所示的TFT阵列面板的布局图；
图7C是沿线VIIC-VIIC′、VIIC′-VIIC″、以及VIIC″-VIIC″′截取的图7A和7B所示的TFT阵列面板的剖视图；
图8A和8B是在图7A至7C所示的步骤之后的步骤中TFT阵列面板的布局图；
图8C是沿线VIIIC-VIIIC′、VIIIC′-VIIIC″、以及VIIIC″-VIIIC″′截取的图8A和8B所示的TFT阵列面板的剖视图；
图9是在图8A至8C所示的步骤之后的步骤中TFT阵列面板的剖视图；
图10A和10B是在图9所示的步骤之后的步骤中TFT阵列面板的布局图；
图10C是沿线XC-XC′、XC′-XC″、以及XC″-XC″′截取的图10A和10B所示的TFT阵列面板的剖视图；
图11A和11B是在图10A至10C所示的步骤之后的步骤中TFT阵列面板的布局图；
图11C是沿线XIC-XIC′、XIC′-XIC″、以及XIC″-XIC″′截取的图11A和11B所示的TFT阵列面板的剖视图；
图12A和12B是在图11A至11C所示的步骤之后的步骤中TFT阵列面板的布局图；以及
图12C是沿线XIIC-XIIC′、XIIC′-XIIC″、以及XIIC″-XIIC″′截取的图12A和12B所示的TFT阵列面板的剖视图。
具体实施方式
现在将参照附图更全面地描述本发明的实施例，附图中示出本发明的优选实施例。但是，本发明可以以许多不同的形式实现，且不应被解释为局限于这里阐明的实施例。相似的附图标记始终表示相似的元件。
图中，为了清楚起见而放大了区域和层的厚度。相似的附图标记始终表示相似的元件。将理解，当诸如层、区域或者基板的元件被称为“在”另一元件“上”时，它可以直接在另一元件上或者还可存在插入元件。相反，当元件被称为“直接在”另一元件“上”时，则不存在插入元件。
现在将参照附图描述液晶显示器(作为根据本发明的实施例的显示装置的示例)。然而，可以使用具有其它显示类型的实施例，例如OLED显示器。
参照图1和2，将详细描述根据本发明一实施例的LCD。
图1是根据本发明一实施例的LCD的框图，图2是LCD面板组件的结构图，其包括根据本发明一实施例的LCD的象素的等效电路图。
参照图1，根据该实施例的LCD包括LC面板组件300、连接到面板组件300的栅极驱动器400和数据驱动器500、连接到数据驱动器500的灰度电压生成器800、以及控制上述元件的信号控制器600。
参照图1，面板组件300包括多条显示信号线G1-Gn和D1-Dm以及与其连接且基本以矩阵布置的多个象素PX。在图2所示的结构图中，面板组件300包括下和上面板100和200及置于其间的LC层3。
显示信号线G1-Gn和D1-Dm设置在下面板100上，且包括传输栅极信号(也称为“扫描信号”)的多条栅极线G1-Gn和传输数据信号的多条数据线D1-Dm。栅极线G1-Gn基本在行方向上延伸且基本彼此平行，而数据线D1-Dm基本在列方向上延伸且基本彼此平行。
每个象素PX包括连接到信号线G1-Gn和D1-Dm中的相关信号线Gi和Dj的开关元件Q、连接到开关元件Q的LC电容器Clc和(如果需要)存储电容器Cst。如果不需要，存储电容器Cst可被省略。
包括TFT的开关元件Q设置在下面板100上，且具有三个端子：连接到栅极线G1-Gn中的栅极线Gi的控制端子；连接到数据线D1-Dm中的数据线Dj的输入端子；以及连接到LC电容器Clc和存储电容器Cst的输出端子。
LC电容器Clc包括作为两个端子的设置在下面板100上的象素电极190和设置在上面板200上的公共电极270。设置在两个电极190和270之间的LC层3作为LC电容器Clc的电介质。象素电极190连接到开关元件Q，公共电极270被提供有公共电压Vcom且覆盖上面板200的整个表面。在不同的实施例(图2未示出)中，公共电极270可设置在下面板100上，电极190和270两者都可具有杆(bar)或条(stripe)的形状。
存储电容器Cst是用于LC电容器Clc的辅助电容器。在一些实施例中，存储电容器Cst包括象素电极190和设置在下面板100上的分开的信号线，其通过绝缘体至少部分地交迭象素电极190。下面板100上的信号线被提供有预定电压，例如公共电压Vcom。在一些实施例中，存储电容器Cst包括象素电极190和称为前一栅极线的相邻栅极线，其通过绝缘体至少部分地交迭象素电极190。
对于彩色显示，每个象素PX唯一地表现三种原色中的一种(即空间划分)，或者每个象素PX依次表现三种原色(即时间划分)，使得三种原色的空间或时间总和被识为所需颜色。图2示出空间划分的示例，其中每个象素在面对象素电极190的上面板200的区域中设置有滤色器230，例如红、绿和蓝滤色器中的一种。供选地，滤色器230被设置在下面板100上象素电极190之上或之下。
一个或更多偏振器(未示出)附于面板100和200。
有机发光显示器(OLED)的每个象素PX包括连接到信号线G1-Gn和D1-Dm中的相关栅极线Gi和数据线Dj的开关元件(未示出)、驱动元件(未示出)、以及连接到开关和驱动元件的电容器。OLED包括阳极(空穴注入电极)、阴极(电子注入电极)、以及置于其间的有机发光层。
再次参照图1，灰度电压生成器800产生两组多个灰度电压，所述多个灰度电压中的每个与相关象素PX的所需透射率有关。一个组中的灰度电压相对于公共电压Vcom具有正极性，而另一组中的那些相对于公共电压Vcom具有负极性。
栅极驱动器400连接到面板组件300的栅极线G1-Gn且产生来自外部器件的栅极开启电压Von和栅极关闭电压Voff从而生成栅极信号用于施加到栅极线G1-Gn。栅极驱动器400安装到面板组件300上，它可以包括多个IC(集成电路)芯片。
数据驱动器500连接到面板组件300的数据线D1-Dm且施加数据电压到数据线D1-Dm，数据电压选自从灰度电压生成器800提供的灰度电压。数据驱动器500也安装在面板组件300上且它也可包括多个IC芯片。
驱动器400和500的IC芯片可安装在柔性印刷电路(FPC)膜上作为TCP(带载封装)，且附于LC面板组件300。供选地，驱动器400和500可与显示信号线G1-Gn和D1-Dm以及TFT开关元件Q一起集成到面板组件300中。
信号控制器600控制栅极驱动器400和数据驱动器500，它可以安装在印刷电路板(PCB)上。
现在将参照图3至6以及图1和2详细描述用于根据本发明一实施例的LCD的TFT阵列面板。
根据本发明的实施例，将相关于象素PX以及栅极和数据驱动器400和500分别描述包括N和P型掺杂区域的显示装置元件的示例。栅极和数据驱动器400和500每个可包括N和P型区域。
图3是根据本发明一实施例的图1和2所示的TFT阵列面板的布局图；图4是沿线IV-IV′-IV″截取的图3所示的显示区域的剖视图；图5是根据本发明一实施例的图1和2所示的栅极驱动器的晶体管的布局图；图6是沿线VI-VI′截取的图5所示的薄膜晶体管的剖视图。
阻挡膜111，优选地在一些实施例中包括氧化硅(SiO2)且在另一些实施例中包括氮化硅(SiNx)，形成在可包括材料例如透明玻璃、石英或蓝宝石的绝缘基板110上。阻挡膜111可具有双层结构。
多个半导体岛151a和151b，优选地包括多晶硅，形成在阻挡膜111上。半导体岛151a包括含N型导电杂质的非本征区域，岛151b包括含P型导电杂质的非本征区域。半导体岛151a和151b还包括含有相对少导电杂质的至少一个本征区域。
对于显示区域的半导体岛151a，本征区域包括沟道区域154a和存储区域157a。非本征区域被掺杂以N型杂质例如磷(P)和砷(As)，它们包括多个重掺杂区域例如相关于沟道区域154a彼此分隔开的源极和漏极区域153a和155a以及虚设区域159。非本征区域还包括：掺杂以P型杂质的虚设区域158以及设置在本征区域154a和157a与重掺杂区域153a、155a和159之间的多个轻掺杂区域152。此处，源极和漏极区域的数量可以改变，且沟道区域的数量可以根据源极和漏极区域的数量而改变。
对于驱动器的半导体岛151b，本征区域包括沟道区域154b，非本征区域也被掺杂以P型杂质例如硼(B)和镓(Ga)。非本征区域包括多个重掺杂区域，例如相关于沟道区域154b彼此分隔开的源极和漏极区域153b和155b。
轻掺杂区域152与重掺杂区域153a、155a和159相比具有较小的厚度和长度，且接近半导体岛151a的表面设置。设置在源极区域153a与沟道区域154a之间以及漏极区域155a与沟道区域154a之间的轻掺杂区域152被称为“轻掺杂漏极(LDD)区域”，它们基本防止TFT的漏电流。LDD区域可以用基本不含有杂质的偏移区域(offset region)来代替。
含有氧化硅(SiO2)或氮化硅(SiNx)的栅极绝缘层140形成在半导体岛151a和151b上。
包括多条栅极线121、多条存储电极线131、以及多个栅极电极124b的多个栅极导体分别形成在栅极绝缘层140上。
用于传输栅极信号的栅极线121基本在横向方向(图3中水平方向)上延伸且包括用于象素的多个栅极电极124b，栅极电极124b向下凸出从而交迭半导体岛151b的沟道区域154b。每条栅极线121可包括具有大面积用于接触另一层或外部驱动电路的扩展端部。栅极线121可直接连接至用于产生栅极信号的栅极驱动电路。栅极驱动电路可被集成在基板110上。
存储电极线131被提供有预定电压例如公共电压，它们包括向上和向下凸出且交迭半导体岛151a的存储区域157a的多个存储电极137。
栅极电极124b交迭半导体岛151b的沟道区域154b，且被连接至信号线(未示出)从而施加控制信号。
栅极导体121、131和124b优选包括低电阻率材料。该材料可包括含铝(Al)金属例如Al和Al合金(例如Al-Nd)、含银(Ag)金属例如Ag和Ag合金、含铜(Cu)金属例如Cu和Cu合金、含钼金属例如Mo和Mo合金、铬(Cr)、钛(Ti)、以及钽(Ta)。栅极导体121、131和124b可具有多层结构，包括具有不同物理特性的两层膜。所述两层膜之一优选包括用于减小栅极导体121、131、124a和124b中的信号延迟和/或电压降的低电阻率金属例如含Al金属、含Ag金属和/或含Cu金属。另一层膜优选包括材料例如Cr、Mo、Mo合金、Ta、或者Ti，其是与其它材料例如铟锡氧化物(ITO)和铟锌氧化物(IZO)具有良好的物理、化学和电接触特性的材料。两层膜的结合的优良示例是下Cr膜和上Al-Nd合金膜、下Al膜和上Mo膜。
另外，栅极导体121、131和124b的侧面相对于基板110的表面倾斜，其倾斜角在约30度至约80度的范围。
层间绝缘层160形成在栅极导体121、131和124b上。在实施例中，层间绝缘层160优选包括：具有良好平坦特性的光敏有机材料；低介电常数(低k)绝缘材料，例如a-Si:C:O或者a-Si:O:F，其可以通过等离子体增强化学气相沉积(PECVD)形成；或者无机材料，例如氮化硅或者氧化硅。
层间绝缘层160具有多个接触孔163、166、165、167和168，分别暴露源极区域153a和153b、漏极区域155a和155b、以及虚设区域158。
包括多条数据线171、用于象素的多个漏极电极175a、以及用于驱动器的多个源极和漏极电极173b和175b的多个数据导体形成在层间绝缘层160上。
用于传输数据电压的数据线171基本在纵向方向(图3中垂直方向和图4中进入页面方向)延伸且与栅极线121交叉。每条数据线171包括通过接触孔163连接到源极区域153a的用于象素的多个源极电极173a。每条数据线171可包括具有大面积的用于与另一层或外部驱动电路接触的扩展端部。数据线171可直接连接到用于产生数据信号的数据驱动电路。数据驱动电路可集成到基板110上。
源极电极173b通过接触孔166连接到源极区域153b。源极和漏极电极173b和175b彼此分隔开，且可连接到其它信号线。
漏极电极175a和175b与源极电极173a和173b分隔开，且通过接触孔165和167连接到漏极区域155a和155b。漏极电极175a还通过接触孔168连接到虚设区域158，且与存储电极137交迭从而形成存储电容器。
数据导体171、175a、173b和175b优选包括难熔金属包括Cr、Mo、Ti、Ta或者其合金。它们可具有多层结构，优选包括低电阻率膜和具有良好接触特性的膜。可使用的多层结构的良好示例包括具有Mo下层膜、Al中间膜、以及Mo上层膜的结构，以及Cr下层膜和Al-Nd上层膜以及Al下层膜和Mo上层膜结合的上述结构。
与栅极导体121、131和124b相似，数据导体171、175a、173b和175b相对于基板110的表面具有楔形侧面，其倾斜角在约30度至约80度的范围。
钝化层180形成在数据导体171、175a、173b和175b以及层间绝缘层160上。在一些实施例中，钝化层180优选包括具有良好平坦特性的光敏有机材料、低介电绝缘材料例如a-Si:C:O或者a-Si:O:F(其可以通过PECVD形成)、或者无机材料例如氮化硅或氧化硅。
钝化层180具有多个接触孔185和182，分别暴露漏极电极175a和数据线171的端部179。钝化层180和层间绝缘层160还可具有暴露栅极线121的端部的多个接触孔(未示出)。
多个象素电极190和多个接触辅助件82，其优选由透明导体例如ITO或IZO和不透明反射导体例如Al或Ag中的至少一种制成，形成在钝化层180上。
象素电极190通过接触孔185物理且电连接到漏极电极175a，使得象素电极190通过漏极电极175a接收来自漏极区域155a的数据电压。
接触辅助件82通过接触孔182连接到数据线171的端部179。接触辅助件82保护端部179且补助端部179至外部器件的附着。
返回参照图2，施加到象素电极190的数据电压和施加到上面板200的公共电极270的公共电压在相关象素区域中产生电场。局域电场确定设置在特定象素电极190与公共电极270之间的液晶层3中的液晶分子的取向。
如上所述，象素电极190与公共电极270形成液晶电容器，象素电极190与连接到其上的漏极区域155a和包括存储电极137的存储电极线131形成存储电容器。
在图1-6所示的实施例中，存储电容通过象素电极190与存储电极线131和漏极电极175a的交迭、以及存储电极137与漏极电极175a和存储区域157的交迭形成，如下面将描述的。
漏极电极175a同时接触非本征区域155a和158，其分别掺杂以N和P型杂质。因此，液晶显示被反转时也能维持存储电容器的一致的存储电容。也就是说，施加到漏极电极175a的象素电压可高于或低于存储电极137的预定电压。当施加到漏极电极175a的象素电压高于存储电极137的预定电压时，电场形成在具有P型杂质的虚设区域158与存储电极137之间，存储电容器形成在存储区域157a与存储电极137之间。当施加到漏极电极175a的象素电压低于存储电极137的预定电压时，电场形成在具有N型杂质的漏极区域155a与存储电极137之间，存储电容器形成在存储区域157a与存储电极137之间。因此，存储电容器可具有一致的存储电容。
此外，因为栅极绝缘层140(其作为用于包括存储区域157a和存储电极137的存储电容器的电介质)较薄，所以与其它配置相比在相对较小的面积中存储电容可相对较大。另外，因为可以不需要额外工艺而形成存储电容器，可以简化薄膜晶体管阵列面板的制造工艺。
现在，将参照图7A至12C以及图3至6详细描述根据本发明一实施例的制造图3至6所示的TFT阵列面板的方法。
图7A和7B是图3至6所示的TFT阵列面板在根据本发明一实施例的制造方法的第一步骤中的布局图；图7C是沿线VIIC-VIIC′、VIIC′-VIIC″和VIIC″-VIIC″′截取的图7A和7B所示的TFT阵列面板的剖视图；图8A和8B是在图7A至7C所示的步骤之后的步骤中TFT阵列面板的布局图；图8C是沿线VIIIC-VIIIC′、VIIIC′-VIIIC″、以及VIIIC″-VIIIC″′截取的图8A和8B所示的TFT阵列面板的剖视图；图9是在图8A至8C所示的步骤之后的步骤中TFT阵列面板的剖视图；图10A和10B是在图9所示的步骤之后的步骤中TFT阵列面板的布局图；图10C是沿线XC-XC′、XC′-XC″、以及XC″-XC″′截取的图10A和10B所示的TFT阵列面板的剖视图；图11A和11B是在图10A至10C所示的步骤之后的步骤中TFT阵列面板的布局图；图11C是沿线XIC-XIC′、XIC′-XIC″、以及XIC″-XIC″′截取的图11A和11B所示的TFT阵列面板的剖视图；图12A和12B是在图11A至11C所示的步骤之后的步骤中TFT阵列面板的布局图；图12C是沿线XIIC-XIIC′、XIIC′-XIIC″、以及XIIC″-XIIC″′截取的图12A和12B所示的TFT阵列面板的剖视图。
参照图7A至7C，阻挡膜111形成在绝缘基板110上，优选由非晶硅制成的半导体层沉积在其上。然后半导体层通过激光退火、熔炉退火、或者凝固被结晶化，且通过光刻和蚀刻被构图从而形成多个半导体岛151a和151b。
参照图8A和8C，沉积优选由氧化硅或氮化硅制成的栅极绝缘层140，接着在其上沉积栅极导体膜。
接着，掩模金属层形成在其上且光致抗蚀剂(未示出)形成在掩模金属上。栅极导体膜和掩模金属层利用光致抗蚀剂作为蚀刻掩模被构图从而形成掩模MP、半导体岛151a上的包括多条栅极线121和多个存储导体130a的多个栅极导体、以及半导体岛151b上的多个电极导体120a，其中栅极线121包括栅极电极124a。此时，栅极导体120a完全覆盖半导体岛151b，且栅极导体膜相关于掺杂掩模MP被过蚀刻(over-etch)。过蚀刻使得栅极导体121、130a和120a的边缘位于掺杂掩模MP的边缘内。掩模金属层包括相对于栅极导体膜材料具有高度蚀刻选择性的材料。掩模金属层材料还可以是热和化学稳定的。优选地，栅极导体材料包括铝，掩模金属材料包括铬。
接着，光致抗蚀剂被除去，通过掺杂工艺例如PECVD或者等离子体乳化(plasma emulsion)以低能量(例如约3-40eV)将高浓度N型杂质引入到半导体到151a和151b中。结果，半导体岛151a和151b的设置在掩模MP下的区域未被掺杂，而半导体岛151a的未设置在掩模MP下的区域被重掺杂。此步骤形成源极和漏极区域153a和155a、虚设区域159、沟道区域154a、以及虚设存储区域157a。以低能量引入掺杂剂材料防止可由用来稳定TFT特性的高电压导致的损坏。掺杂工艺之后光致抗蚀剂可被除去。
参照图9，掩模MP被除去且以高能量将低浓度N型杂质注入到半导体岛151a和151b中(例如扫描设备或者离子束设备)，使得半导体岛151a和151b的设置在栅极导体121、130a和120a下的区域未被掺杂，而半导体岛151a的未设置在栅极导体121、130a和120a下的区域被重掺杂。这在沟道区域154a和虚设存储区域157a的上部侧面部分形成轻掺杂区域152。为了形成轻掺杂区域152，可利用形成在栅极电极124a的侧面的间隔层。
参照图10A至10C，光致抗蚀剂PR被形成。除了存储导体130a的部分之外，PR部分完全覆盖包括半导体岛151a的显示区域，且它们覆盖电极导体120a的与驱动器的半导体岛151b相对的部分。电极导体120a和存储导体130a利用光致抗蚀剂PR被构图。这形成多个栅极电极124b和包括存储电极137的存储电极线131从而暴露部分半导体岛151a和151b。其后，通过工艺例如PECVD或等离子体乳化以低能量(例如约3-40eV)将高浓度P型杂质注入到半导体岛151a和151b中。结果，设置在光致抗蚀剂PR下的半导体岛151a和151b的区域未被掺杂，而未设置在光致抗蚀剂PR下的半导体岛151a和151b的区域被重掺杂。这形成虚设区域158、存储区域157、源极和漏极区域153b和155b、以及沟道区域154b。
参照图11A至11C，沉积且构图层间绝缘层160从而形成暴露源极区域153a和153b、漏极区域155a和155b、以及虚设区域158的多个接触孔163、165、166、167和168。
接着，包括多条数据线171、用于象素区域的多个漏极电极175a、以及用于驱动器的多个源极和漏极电极173b和175b形成在层间绝缘层160上，其中所述多条数据线171包括用于象素区域的源极电极173a。
参照图12A至12C，沉积且构图钝化层180从而形成暴露用于象素区域的漏极区域155a的多个接触孔185。
参照图3和4，多个象素电极190形成在钝化层180上。
如上所述，可以与施加到漏极电极的电压无关地维持存储电容，因为漏极电极被连接到P和N型区域。
此外，因为可以以小区域最大化存储电容，所以开口率增大。可以形成存储电容器而没有额外的处理，从而简化所得薄膜晶体管阵列面板的制造工艺。
上面的描述可适用于其它平板显示装置类型，例如OLED。
尽管上面详细描述了本发明的优选实施例，但是应清楚明白，这里所教导的对本领于技术人员来说显见的基本发明概念的许多变化和/或修改仍将落入本发明的思想和范围内，所述本发明的思想和范围由所附权利要求定义。

Claims (18)

1.一种薄膜晶体管阵列面板，包括：
基板；
在所述基板上的多个半导体区域，所述半导体区域包括掺杂以第一杂质类型的多个源极和漏极区域、掺杂以不同的第二杂质类型的虚设区域、以及具有存储和沟道区域的本征区域；
栅极绝缘层，其覆盖至少部分所述半导体区域；
包括栅极电极的栅极线，所述栅极电极至少部分地交迭所述沟道区域且形成在所述栅极绝缘层上；
包括存储电极的存储线，所述存储电极至少部分地交迭所述存储区域且形成在所述栅极绝缘层上；
包括源极电极的数据线，所述源极电极连接到所述源极区域且形成在所述栅极绝缘层上；
漏极电极，其连接到所述漏极区域和所述虚设区域且形成在所述栅极绝缘层上；以及
象素电极，其连接到所述漏极电极。
2.如权利要求1所述的薄膜晶体管阵列面板，其中所述第一杂质类型和所述第二杂质类型之一是N型且另一种是P型。
3.如权利要求2所述的薄膜晶体管阵列面板，其中所述漏极电极至少部分地交迭所述存储电极。
4.如权利要求2所述的薄膜晶体管阵列面板，还包括：阻挡层，其形成在所述基板与所述半导体区域之间。
5.如权利要求1所述的薄膜晶体管阵列面板，还包括：
一个或更多轻掺杂区域，其设置在所述源极和所述漏极区域与所述沟道区域之间。
6.如权利要求5所述的薄膜晶体管阵列面板，其中所述存储区域位于所述漏极区域与所述虚设区域之间。
7.一种显示面板，包括：
形成为本征区域的存储区域；
虚设区域，其在所述存储区域的第一侧与所述存储区域相邻地定位，所述虚设区域被掺杂以第一杂质类型的杂质；
晶体管区域，其包含源极区域、漏极区域和沟道区域并在所述存储区域的第二侧与所述存储区域相邻地定位，所述源极区域和漏极区域被掺杂以与所述第一杂质类型不同的第二杂质类型的杂质；
存储电极，其至少部分地交迭所述存储区域且通过栅极绝缘层与所述存储区域分隔开；
源极电极，其连接到源极区域并形成于所述栅极绝缘层上；
漏极电极，其连接到所述漏极区域和所述虚设区域并形成于所述栅极绝缘层上，所述漏极电极至少部分地交迭所述存储电极且通过电介质区域与所述存储电极分隔开；
连接到所述漏极电极的象素电极区域，
其中存储电容器包括所述存储电极、所述存储区域、以及将所述存储电极与所述存储区域分隔开的电介质区域。
8.如权利要求7所述的显示面板，其中所述第一杂质类型是P型且所述第二杂质类型是N型。
9.如权利要求7所述的显示面板，其中在操作中预定电压被施加到所述存储电极，且其中在操作中当施加到所述漏极电极的象素电压高于所述预定电压时，电场形成在所述虚设区域与所述存储电极之间。
10.如权利要求7所述的显示面板，其中在操作中预定电压被施加到所述存储电极，且其中在操作中当施加到所述漏极电极的象素电压低于所述预定电压时，电场形成在所述晶体管区域与所述存储电极之间。
11.如权利要求7所述的显示面板，其中所述漏极电极交迭所述存储电极。
12.如权利要求7所述的显示面板，还包括栅极区域，其接近于所述晶体管区域定位且通过栅极绝缘层与其分隔开。
13.一种显示器，包括：
显示面板，该显示面板包括：
存储区域；
形成为本征区域的虚设区域，其在所述存储区域的第一侧与所述存储区域相邻地定位，所述虚设区域被掺杂以第一杂质类型的杂质；
晶体管区域，其包含源极区域、漏极区域和沟道区域且在所述存储区域的第二侧与所述存储区域相邻地定位，所述源极区域和漏极区域被掺杂以与所述第一杂质类型不同的第二杂质类型的杂质；
存储电极，其至少部分地交迭所述存储区域且通过栅极绝缘层与所述存储区域分隔开；以及
源极电极，其连接到源极区域并形成于所述栅极绝缘层上；
漏极电极，其连接到所述漏极区域和所述虚设区域并形成于所述栅极绝缘层上，所述漏极电极至少部分地交迭所述存储电极且通过栅极绝缘层与所述存储电极分隔开；
连接到所述漏极电极的象素电极区域，
其中存储电容器包括所述存储电极、所述存储区域、以及将所述存储电极与所述存储区域分隔开的电介质区域；以及
显示材料，所述显示材料接近于所述显示面板定位，所述显示材料包括被定位且配置来响应于所述象素电极上的信号显示象素图像部分的象素区域。
14.如权利要求13所述的显示器，其中所述第一杂质类型是P型且所述第二杂质类型是N型。
15.如权利要求13所述的显示器，其中在操作中预定电压被施加到所述存储电极，且其中在操作中当施加到所述漏极电极的象素电压高于所述预定电压时，电场形成在所述虚设区域与所述存储电极之间。
16.如权利要求13所述的显示器，其中在操作中预定电压被施加到所述存储电极，且其中在操作中当施加到所述漏极电极的象素电压低于所述预定电压时，电场形成在所述晶体管区域与所述存储电极之间。
17.如权利要求13所述的显示器，其中所述漏极电极交迭所述存储电极。
18.如权利要求13所述的显示器，其中所述显示材料包括液晶显示材料和有机发光二极管材料中的至少一种。
CNB2006100061602A 2005-01-31 2006-01-25 薄膜晶体管阵列面板 Active CN100568513C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050008557A KR101112549B1 (ko) 2005-01-31 2005-01-31 박막 트랜지스터 표시판
KR8557/05 2005-01-31

Publications (2)

Publication Number Publication Date
CN1828910A CN1828910A (zh) 2006-09-06
CN100568513C true CN100568513C (zh) 2009-12-09

Family

ID=36755574

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100061602A Active CN100568513C (zh) 2005-01-31 2006-01-25 薄膜晶体管阵列面板

Country Status (5)

Country Link
US (1) US7612377B2 (zh)
JP (1) JP4926483B2 (zh)
KR (1) KR101112549B1 (zh)
CN (1) CN100568513C (zh)
TW (1) TWI392096B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796223B2 (en) * 2005-03-09 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having data lines with curved portions and method
US7731377B2 (en) * 2006-03-21 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Backlight device and display device
KR100778514B1 (ko) * 2006-08-09 2007-11-22 삼성에스디아이 주식회사 유기 발광 표시 장치
JP4993292B2 (ja) * 2007-07-18 2012-08-08 カシオ計算機株式会社 表示パネル及びその製造方法
KR100882693B1 (ko) * 2007-09-14 2009-02-06 삼성모바일디스플레이주식회사 발광표시장치 및 그의 제조방법
TWI366034B (en) 2007-11-07 2012-06-11 Au Optronics Corp Lcd panel
TWI423310B (zh) 2011-06-10 2014-01-11 Au Optronics Corp 畫素結構
KR102097023B1 (ko) 2013-06-17 2020-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN105140237B (zh) * 2015-08-04 2018-06-12 武汉华星光电技术有限公司 阵列基板及其制备方法以及液晶显示器
CN111223874A (zh) * 2018-11-27 2020-06-02 北京铂阳顶荣光伏科技有限公司 薄膜场效应晶体管阵列结构及显示装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
KR0141774B1 (ko) 1994-06-17 1998-06-15 구자홍 액정표시장치 및 그 제조방법
KR100212273B1 (ko) 1995-01-20 1999-08-02 윤종용 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법
JPH08213625A (ja) 1995-01-31 1996-08-20 Sony Corp アクティブマトリクス型表示装置及びその製造方法
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
CN1270389C (zh) * 1996-06-28 2006-08-16 精工爱普生株式会社 薄膜晶体管及其制造方法
KR100226494B1 (ko) * 1997-02-20 1999-10-15 김영환 액정표시장치 및 그 제조방법
KR100267981B1 (ko) 1997-07-25 2000-10-16 구자홍 액정표시장치제조방법
KR19990080208A (ko) 1998-04-14 1999-11-05 구자홍 액정표시장치의 제조방법
JP3941901B2 (ja) * 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20000002472A (ko) 1998-06-20 2000-01-15 구자홍 액정표시장치 제조방법
US6313481B1 (en) * 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP2001337348A (ja) 2000-05-30 2001-12-07 Toshiba Corp アレイ基板およびその製造方法
JP2002006341A (ja) * 2000-06-26 2002-01-09 Seiko Epson Corp 液晶装置およびその製造方法
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
TWI284529B (en) * 2000-12-18 2007-08-01 Sankyo Co A composition for lowering triglyceride
JP2002296619A (ja) 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
TW575777B (en) 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
KR100446940B1 (ko) 2001-08-29 2004-09-01 일진다이아몬드(주) 액정표시장치용 박막 트랜지스터 및 그 제조방법
CN1325984C (zh) * 2001-09-26 2007-07-11 三星电子株式会社 液晶显示器的薄膜晶体管阵列板
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW550531B (en) * 2002-02-07 2003-09-01 Chi Mei Optoelectronics Corp Pixel driving device of liquid crystal display
JP4179800B2 (ja) * 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
KR100859524B1 (ko) * 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100482162B1 (ko) 2002-08-28 2005-04-14 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
KR100905469B1 (ko) * 2002-09-02 2009-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR20040031138A (ko) * 2002-10-04 2004-04-13 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2004165241A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TW586144B (en) 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
JP3615212B2 (ja) 2003-09-17 2005-02-02 シャープ株式会社 スイッチング素子基板
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR100984359B1 (ko) * 2003-11-20 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
JP2006227610A (ja) 2006-08-31
KR20060087739A (ko) 2006-08-03
US7612377B2 (en) 2009-11-03
TW200631182A (en) 2006-09-01
JP4926483B2 (ja) 2012-05-09
CN1828910A (zh) 2006-09-06
US20060169984A1 (en) 2006-08-03
TWI392096B (zh) 2013-04-01
KR101112549B1 (ko) 2012-06-12

Similar Documents

Publication Publication Date Title
CN100568513C (zh) 薄膜晶体管阵列面板
US10084030B2 (en) Backplane substrate and organic light emitting diode display using the same
CN101064318B (zh) 用于显示设备的薄膜晶体管阵列面板及其制造方法
KR101314787B1 (ko) 어레이 기판
US8174012B2 (en) Organic light emitting diode display device and method of manufacturing the same
US8018544B2 (en) Flat panel display and method for fabricating the same
KR101106562B1 (ko) 어레이 기판 및 이의 제조방법
KR101383712B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN101196668B (zh) 显示装置及其制造方法
JP2007193313A (ja) 有機発光ディスプレイ及びその製造方法
KR20110051784A (ko) 어레이 기판
JP2004533022A (ja) パッシブ駆動マトリクス・ディスプレイ
CN104733470A (zh) 一种平板显示装置及其制备方法
US20080197357A1 (en) Display panel and manufacturing method
CN100477170C (zh) 电光装置的制造方法
JP4381063B2 (ja) アレイ基板および平面表示装置
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
EP2249391A2 (en) Flat panel display
CN115240558B (zh) 第一基板、显示面板及显示设备
KR20090090819A (ko) 평판 표시 장치의 제조 방법
KR100391156B1 (ko) 액정표시장치용 어레이 패널 및 그 제조방법
JPS61238082A (ja) 画像表示装置
KR20060053507A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR20060039632A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20080025494A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121105

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121105

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.