CN100380521C - 磁存储器件、写电流驱动电路以及写电流驱动方法 - Google Patents

Abstract

一种磁存储器件包括：磁阻效应元件，磁阻效应元件包括磁敏感层，该层的磁化方向根据外部磁场而变；写线，向写线提供写电流，以便向磁敏感层施加外部磁场；以及写电流驱动电路，它包括用于控制写线中写电流的方向的电流方向控制部分以及用于将写线中的写电流量控制为恒定值的电流量控制部分。

Description

磁存储器件、写电流驱动电路以及写电流驱动方法

技术领域

本发明涉及利用含铁磁性物质的磁阻效应元件实现的磁存储器件，用于控制铁磁性物质的磁化方向，从而写入和存储信息；本发明还涉及应用于所述磁存储器件的写电流驱动电路和写电流驱动方法。

背景技术

至今，诸如DRAM或SRAM的易失性存储器一直被用作通用存储器，这些存储器与诸如计算机或移动通信装置等信息处理装置一起使用。除非一直向易失性存储器提供电流，否则存储在这类存储器中的所有信息会丢失。因此，需要另外提供非易失性存储器来存储信息，使用闪速EEPROM、硬盘单元等。由于信息处理速度的提高，因此一个重要的问题是提高非易失性存储器的速度。从为近来无所不在的计算考虑的信息装置发展的另一方面来看，对发展高速非易失性存储器作为关键器件存在很高的需求。

MRAM(磁随机存取存储器)被视为提高非易失性存储器的速度的有效技术。MRAM的存储单元实现为磁性元件，排列得如同矩阵。当前市场上可得到的MRAM采用GMR(巨磁阻)。GMR是这样一种现象：在具有两个铁磁层的分层产品中，这两层设置为具有同方向的易磁化轴，一层淀积在另一层上，分层产品的电阻值在各铁磁层的磁化方向平行于易磁化轴时最小；在反向平行时最大。各存储单元将信息存储为二进制信息“0”或“1”，它们对应于两种状态之一，并且与信息有关的电阻差被检测为电流或电压的改变，从而读出信息。在实际GMR元件中，两个铁磁层中间淀积了无磁性层，并包括具有固定磁化方向的固定层和磁化方向可根据外部磁场变化的自由层(磁敏感层)。

在利用TMR(隧道磁阻)的磁性元件中，电阻变化率可以做得比GMR元件大很多。TMR是这样一种现象：两个铁磁层(具有固定磁化方向的固定层和磁化方向可变的磁敏感层、即自由层)中间淀积了一个非常薄的绝缘层，流经绝缘层的隧道电流值根据它们磁化方向之间的相对角度而变化。也就是说，如果磁化方向平行，则隧道电流最大(元件的电阻值变为最小)；如果磁化方向反向平行，则隧道电流变为最小(元件的电阻值变为最大)。作为TMR元件的一个特例，已知CoFe/Aloxide/CoFe的分层结构，其电阻变化率达到40％或更大。TMR元件具有高电阻并且容易与诸如金属氧化物半导体场效应晶体管(MOSFET)等半导体器件匹配。由于这些优点，与GMR-MRAM相比，TMR-MRAM可以容易地投入大量生产，并且可预期存储容量和存取速度的改进。

在GMR-MRAM和TMR-MRAM中，根据相似技术写信息。即允许电流流入导线以感应磁场，并且自由层的磁化方向由电流磁场改变。因此，铁磁层之间的相对磁化方向变得平行或反向平行，从而存储相应的二进制信息。

例如，相关技术中的TMR-MRAM具有以下配置：如图26所示，各条写字线202(和各读字线203)以及各写/读位线201设置成彼此正交。这里，写入布线统称为写线。尽管没有示出，但在各相交区域中设置了TMR元件207，它被夹在其间，形成存储单元。图27表示TMR元件的一般配置。因此，TMR元件207被实现为由作为固定层的第一磁性层204、隧道势垒层205和作为自由层的第二磁性层206构成的分层产品。在分层产品的一边设置位线201，在另一边设置读字线203和写字线202。

在所述MRAM中，在一个存储单元中存储信息就将存储单元的第二磁性层206的磁化方向控制到响应该信息的方向。这是通过允许电流流入位线201和写字线202来执行的，其中这样设置位线201和写字线202，使得将向其中写入信息的存储单元夹在中间。在各个电流流入写线时感应磁场，并且第二磁性层206的磁化方向根据所得到的磁场而变。

这时，从写电流驱动电路(电流驱动器)向写线中提供写电流。图28表示相关技术中(指的是非专利文件“ISSCC 2000 Digest paperTA7.2”)应用到MRAM的电流驱动器的配置示例。电路由生成脉冲的部分以及选择要写入的写线并将所生成的脉冲发送到该写线的部分组成，其中所述脉冲的形状根据所需写电流值定义。这里，参考信号生成部分211、正放大器213A、负放大器213B、电流方向选择部分214、定时模块216以及脉冲宽度控制部分217对应于上述前一部分。写线选择部分219对应于上述后一部分。定时模块216执行对脉冲宽度控制部分217的定时开关的定时控制，其中将定时信号输入到写信号输入线215作为触发。写线选择部分219响应输入到地址解码线218的解码信号，选择将向其提供脉冲的写线；一般写线选择部分219由对应于写线的大量开关元件构成。各写线的一端连接到写线选择部分219，写线的另一端接地。

在电路中，数据信号线212(Din)被分成两个支路，并且正放大信号和负放大信号同时由正放大器213A和负放大器213B在支路上生成，由电流方向选择部分214选择其中任一放大信号。将参考信号从参考信号生成部分211输入到正放大器213A和负放大器213B，用于将输入信号的大小调整到参考值。数据信号是表示写数据的高或低数字信号。例如，在电路部分，高信号简单地由正放大器213A放大，但低信号却由负放大器213B反向放大到负电位脉冲(放大信号被选择)；因此，正和负脉冲中的任一个都具有参考值，因为大小是响应数据信号而生成的。响应脉冲宽度控制部分217中所需的电流量，该脉冲被调整到预定脉冲宽度以产生写脉冲。写脉冲通过写线选择部分219提供给响应解码信号的写线。这时，如果提供给写线的是正的写脉冲，则电流流经写线到地；如果提供给写线的是负的写脉冲，则电流从地流向脉冲提供端侧。

因此，在相关技术中，首先调整脉冲形状和符号，从而生成在写线的预定方向提供任意所需电流量的写脉冲，然后将该脉冲提供给写线。图29A从功能上表示相关技术中的电流驱动器。恒流控制部分300表示包括参考信号生成部分211的所述电流驱动器中具有将写电流量控制在恒定值的功能的电路元件(一般，参考信号生成部分211不足以准确地控制脉冲高度，因此增加用于精确调整脉冲电压值的电路)。

上述常规技术的说明见于非专利文件“ISSCC 2000 Digest paperTA7.2”。

但是，在实际MRAM中，电阻值随写线的不同而变化。如果布线的长度或形状随着各写线的位置或由于制造误差等原因而不同，则出现电阻变化。

在相关技术的电流驱动器中，没有对提供给写线的写电流进行控制，因此实际的电流流量随各写线的电阻值的不同而变化；这是一个问题。也就是说，无论相关技术的电流驱动器如何能够高准确度地控制写脉冲，但它不包括根据各写线的电阻值调整所提供的电流量的功能，因此无法消除电阻变化的影响，从而难以稳定地向写线提供恒定电流。

在MRAM中，用于写入的磁场是感应写电流的电流磁场，因此元件中的写状态(磁化状态)由磁场强度来确定，即由写电流的大小来确定。因此，如果写电流值不是恒定的，则无法以稳定状态存储信息或者无法稳定地读取信息；有可能妨碍操作稳定性。

作为一种根据各写线的电阻值来控制所提供的电流量的技术，例如，可能控制写电流的下游电流值恒定，以使流入整个写线的电流量恒定。这意味着将恒流控制部分300设置在写线的接地侧，如图29B所示。但是，通常的恒流电路是利用由晶体管、二极管等构成的带隙参考的电路，这种情况下，电流方向受限在一个方向，并且变得无法使电流在双方向流入一条写线。如果尝试使电流在双方向流入写电路，则必须将两条写线捆绑在一起，并且必须将电路对称配置，如图29C所示；但是，这是不现实的，因为电路结构和控制都将变得复杂。可以这样说，在双方向控制写电流是MRAM电流驱动器中必不可少的条件，并且将写电流控制为恒定值必须在满足该条件之后完成。但是，不容易实现同时解决两方面问题的电路，并且尚未提出有效的方案技术。

相关技术中的电流驱动器通常由CMOS构成(互补型MOS)。CMOS具有数字开关操作特性；它非常适合充当诸如电流方向选择部分214的逻辑部分和诸如写线选择部分219的开关，但是对应于恒流控制部分300的电路部分是模拟电路，因而难以用CMOS构造电流驱动器。本质上，MOSFET是电压控制元件。因此，在相关技术中由CMOS电路构成的电流驱动器中，直接的控制目标是电压，因此必须间接地以电压值控制电流值，并且控制输入脉冲宽度；本质上未执行电流控制。已知MOS元件包含相当大的特性差异，这些特性差异由栅氧化膜等的膜厚度的制造差异引起。因此，担心由于特性差异的影响，脉冲形状可能随写线的不同而变化。

此外，存在由于大量使用CMOS而增大了电流驱动器的电路规模的问题。另外，利用带隙参考的电路、如电流镜像电路等被设置于对应于恒流控制部分300的部分中，并且相关技术中的电流驱动器在存储器芯片上占用的面积不可忽略。由于电路配置本身也是复杂的，因此需要一种简化技术。

发明内容

因此，本发明的目的是提供一种磁存储器件、写电流驱动电路以及写电流驱动方法，从而使将写电流提供给写线时双向切换恒定量的写电流的流动方向成为可能。

根据本发明，提供一种磁存储器件，它包括：磁阻效应元件，磁阻效应元件包括磁敏感层，该层的磁化方向根据外部磁场而变；写线，向该写线提供写电流，以便向磁敏感层施加外部磁场；以及写电流驱动电路，该电路包括用于控制写线中写电流的方向的电流方向控制部分以及用于将写线中的写电流量控制为恒定值的电流量控制部分。

在磁存储器件中，写电流驱动电路向写线提供写电流。这时，电流方向控制部分控制写线中写电流的方向，而电流量控制部分控制写线中写电流的大小，从而使电流一直恒定。本发明中所表述的“将写电流量控制为恒定值”用于表示从流入写线的一端到流出另一端的整条写线上将写电流的大小设置为恒定值的恒流控制，而不是在流入写线之前或者在流入端控制写电流量。

电流方向控制部分最好选择将向其提供电流的写线的两端之一作为写电流的流入侧，而另一端作为流出侧，从而控制写电流的方向。尽管电流方向控制部分也可以一直将电流方向控制在任一方向，但电流流入和流出端口也可以在写线的两端进行切换，从而允许电流双向流动。

此外，电流方向控制部分最好双向控制写电流的方向，以响应输入写数据信号。也就是说，双向切换写电流的方向，以响应数据信号，并且这种写电流被用于使磁敏感层的磁化方向反转到响应数据信号的方向，从而写入对应于数据信号的信息。这里提及的术语“信息”指的是二进制信息，一般表示为进/出磁存储器件的输入/输出信号中的“0”或“1”，或者基于电流值或电压值等的高或低，并且对应于信息的电流值或电压值本身被称为数据信号。

写线的两端最好都连接到写电流驱动电路。对实际连接到写电流驱动电路的写线的两端，执行电流方向控制部分的控制，以便选择写线两端之一作为电流流入端而另一端作为流出侧。在这种情况下，如果写线本身的形状象字母U，则写线的两端放置得彼此靠近。本发明的磁存储器件中所表述的“连接到”指的是至少电连接的状态，并且不一定是“物理上的直接连接”。

更具体地说，电流方向控制部分最好包括：第一差动开关对，其中包括第一电流开关和第二电流开关，它们配置为对应于写线的两端，可工作而变成彼此相反的开路/闭合状态；以及第二差动开关对，其中包括第三电流开关和第四电流开关，它们配置为对应于第一电流开关和第二电流开关，可工作而变成彼此相反的开路/闭合状态。第一差动开关对具有选择写线两端之一作为写电流的流入侧的功能，而第二差动开关对具有选择写线两端中的另一端作为写电流的流出侧的功能。一般开关元件中的开路/闭合状态(接通/断开状态)假定这样的情况：导通状态(或者其中电流流量等于或大于阈值的状态)是接通状态，而几乎不允许电流流过的基本切断状态(或者其中电流流量小于阈值的状态)为断开状态。在这种情况下，固定地定义接通状态和断开状态，并且各状态可以用数字方法确定。本发明中电流开关的开路状态(断开状态)和闭合状态(接通状态)包括两种状态。另外，该概念还包括这种情况：在作为差动开关对的电流开关的差动操作时间出现的两个相对状态中，允许较多电流流过的状态是开状态，而允许较少电流流过的状态是关状态。

在电流方向控制部分中，第一差动开关对的第一电流开关和第二电流开关变成彼此相反的开路/闭合状态(接通/断开状态)。在写线的两端中，对应电流开关接通的一侧导通并允许电流流过；而对应电流开关断开的一侧切断并且不允许电流流过。因此，在写线的两端中，由第一差动开关对中接通的电流开关控制的一侧被选择为写电流流入侧。在第二差动开关对中，提供第三电流开关，它对应于写线的一端，就象第一电流开关，还提供第四电流开关，它对应于写线的另一端，就象第二电流开关。第三电流开关和第四电流开关变成彼此相反的操作状态，且第二差动开关对象第一差动开关对那样工作。因此，在写线的两端中，由第二差动开关对中接通的电流开关控制的一侧被选择为写电流流出侧。

当电流方向控制部分这样配置时，理想的情况是第一电流开关和第四电流开关应该动作而变成相同的开路/闭合状态，并且第二电流开关和第三电流开关应该动作而变成与第一和第四电流开关的状态相反的开路/闭合状态。因此，第一差动开关对和第二差动开关对选择写线两端中不同侧作为流入侧和流出侧，用于确定写电流流入写线的方向。本发明中所表述的“相同的开路/闭合状态”是作为开关的主要操作的开路/闭合匹配的状态，使得电流方向控制部分等充分地发挥作用，并且还包含由开关或连接到开关的元件的响应时间等引起的稍微滞后的开路/闭合时间等关系。

理想的是，至少第一或第二差动开关对应执行开路/闭合操作，以响应输入数据信号。根据该配置，写电流的方向直接根据数据信号值进行控制。此外，写线两端最好连接到第一和第二差动开关对之间的一对接合点。在这种情况下，电流方向控制部分具有特定的配置，其中写线的一端和另一端在第一和第二差动开关对之间的一对接合点处连接到第一和第二差动开关对。这对接合点是例如第一和第三电流开关之间的接合点以及第二和第四电流开关之间的接合点。

此外，电流方向控制部分最好包括用于控制的差动控制部件，从而使第一电流开关和第四电流开关变成相同的开路/闭合状态，而第二电流开关和第三电流开关变成与第一和第四电流开关的状态相反的开路/闭合状态。在电流方向控制部分中，差动控制部件控制电流开关的操作，用于正确地驱动第一和第二差动开关对。

理想的是，差动控制部件应该检测第一和第二差动开关对之一的开路/闭合状态并应该根据检测结果控制另一对的开路/闭合状态。这时，响应一个差动开关对的工作状态来控制另一对的操作，并且第一和第二差动开关对彼此相关并被驱动。

可取的是，如果差动控制部件包括第五电流开关和第六电流开关，以操作而变成彼此相反的开路/闭合状态，则该功能可以在最简单的配置中得以证明。更具体地说，第五电流开关最好检测第三电流开关的开路/闭合状态并使第二电流开关动作而变成与第三电流开关相同的开路/闭合状态，同时第六电流开关检测第四电流开关的开路/闭合状态并使第一电流开关动作而变成与第四电流开关相同的开路/闭合状态。第一和第二差动开关对之间存在总是成为相同的开路/闭合状态的两对电流开关。也就是说，这两对是(第二电流开关和第三电流开关)对和(第一电流开关和第四电流开关)对。这两对的操作由第五和第六电流开关控制，并且这两对变成彼此相反的开路/闭合状态。

此外，作为电流方向控制部分的特定配置，第一和第二差动开关对中的第一到第四电流开关最好以第一到第四晶体管来实现。双极性晶体管、MOSFET等都可用作这种晶体管，并且可采用任一种。

在这种情况下，各开关和写线之间的对应关系如下：写线的一端连接到第一晶体管的发射极和第三晶体管的集电极，而另一端连接到第二晶体管的发射极和第四晶体管的集电极。此外，电流方向控制部分最好以晶体管来实现，如下所示：例如，第一和第二晶体管的集电极可以连接到电源。电压和写线通过第一和第二晶体管连接，并且电源电流从导通侧提供到写线，以响应第一和第二晶体管的切换。这里提及的表述“电源”是电路工作所需的电流或电压的供给源，指的是磁存储器件的内部电源线。第二差动开关对的第三和第四晶体管之一的基极可以输入写数据信号，而另一个的基极可输入通过对数据信号求反提供的信号。这里提及的表述“通过对数据信号求反提供的信号”是具有与数据信号的逻辑值相反的逻辑值的信号。这种情况下，根据数据信号驱动第三和第四晶体管，用于协作选择电流流出端，以允许电流以对应于要写入的信息的方向流动。

此外，如果电流方向控制部分以第一到第四晶体管来实现并包括由第五和第六电流开关构成的差动控制部件，则第五和第六电流开关最好以第五和第六晶体管来实现。

另外，第五和第六晶体管的基极最好连接到第三和第四晶体管的集电极，而它们的集电极连接到第二和第一晶体管的基极。第三晶体管的集电极处的电位被输入到第五晶体管的基极，并且第五晶体管响应该电位而工作。第五晶体管的集电极处的电位被输入到第二晶体管的基极，并且第二晶体管响应该电位而工作。同样，第四晶体管的集电极处的电位被输入到第六晶体管的基极，并且第六晶体管响应该电位而工作。第六晶体管的集电极处的电位被输入到第一晶体管的基极，并且第一晶体管响应该电位而工作。

第五和第六晶体管最好具体连接如下：首先，写电流驱动电路可包括用作操作写电流驱动电路的开关的第七晶体管以及第一限流电阻，并且第七晶体管的集电极可连接到第五和第六晶体管公共的发射极，第七晶体管的发射极可通过第一限流电阻接地。第一偏置电阻可以设置在第五晶体管的集电极和第二晶体管的基极的连接点与电源之间，并且第二偏置电阻可以设置在第六晶体管的集电极和第一晶体管的基极的连接点与电源之间。根据该配置，由第五和第六晶体管构成的电路部分(差动控制部件)被配置为差动放大电路，该电路具有独立于第一到第四晶体管(第一和第二差动开关对)的电流路径。

如果写电流驱动电路包括第一到第六晶体管以及第一和第二偏置电阻，则理想的是，第一和第二晶体管的特性应匹配，第三和第四晶体管的特性应匹配，第五和第六晶体管的特性应匹配，并且第一和第二偏置电阻的特性应匹配。表述“特性匹配”被用于表示成对元件的电特性大致相等。如果成对元件的特性匹配，则写电流驱动电路总体上执行正确的差动操作。

在本发明的磁存储器件中，写电流驱动电路的电流量控制部分最好设置在从写线流出的写电流的路径上。因此，当写电流流入写线时总是得到恒流控制。

电流量控制部分可以如下实施：它包括至少第八晶体管和第二限流电阻，并且第八晶体管的集电极连接到公共的第三和第四晶体管的发射极，第八晶体管的发射极通过第二限流电阻接地，并且选择性地向其基极输入恒定电压。因此，电流量控制部分共用于写线两端，并且这单个电路用于在写线两端的任一端成为电流流出侧时确定从地侧流出的电流大小。第八晶体管除了电流确定功能，还可用作作为操作写电流驱动电路的开关的晶体管。也就是说，写电流驱动电路的有效信号恒压输入到第八晶体管的基极。

在本发明的磁存储器件中，理想的是，构成写电流驱动电路的第一到第八晶体管、第一和第二偏置电阻以及第一和第二限流电阻应该集成在相同的区域中。由于元件彼此靠近放置，因此驱动期间的温度变化几乎相同，并且在先前制造的电特性几乎同等匹配的元件中，可以防止彼此的特征值改变。也就是说，特性上成对的元件按照相似的特性工作，并且差分对的元件可以提供正确的差动输出。

本发明的磁存储器件中的磁阻效应元件包括：例如分层产品，所述分层产品包括磁敏感层，该层被配置为使电流在与淀积面垂直的方向流动；环形磁层，该层设在分层产品的一面上，使得沿淀积面的方向为轴向，写线穿过该轴向。这时的“外部磁场”不仅表示由流入写线的电流产生的磁场，而且表示在环形磁层中产生的回流磁场。术语“环形磁层”中的“环形”表示如下状态：当至少从穿过环形磁层的写线来看时，环境完全是磁和电持续环绕的，并且在与写线交叉的方向上的部分是封闭的。所以，只要环形磁层是电和磁连续的，它就可以包括绝缘物质，并且可以包括在制造过程中产生的氧化膜。“轴向”指的是注意力集中在单个环形磁层上时的开口方向，即穿过环形磁层的写线的延伸方向。此外，表述“设在分层产品的一面上，使得沿淀积面的方向为轴向”不仅包括将环形磁层作为与分层产品分离的部分设在分层产品的一面上这种情况，而且包括设置环形磁层以便包含分层产品的一部分这种情况。在这种磁阻效应元件中，允许电流流入写线，从而在环形磁层中形成闭合磁路。因此，有效地执行磁敏感层的磁化反向。

如果磁阻效应元件具有所述配置，则写线最好包括多条第一写线和多条第二写线，其中第二写线延伸以便与多条第一写线交叉，并且第一和第二写线在穿过环形磁层的区域中彼此平行地延伸。当电流以同一方向流入第一和第二写线的平行部分、即环形磁场的区域时，选择磁阻效应元件并且写入信息。这时，第一和第二写线所产生的感应磁场出现，从而在同一方向上增强。

在磁存储器件中，一个存储单元可包括一对磁阻效应元件。都能够存储一个单位的信息的两个磁阻效应元件只用于存储一个单位的信息。

此外，在磁存储器件中，磁阻效应元件对中的磁敏感层的磁化方向最好根据流过第一和第二写线的电流所感生的磁场变为彼此反向平行，从而在存储单元中存储信息。本发明中的表述“磁化方向彼此反向平行”不仅包含相互磁化方向之间的角度、即磁层中的平均磁化方向严格地为180度这种情况，而且包含相互磁化方向之间的角度由于制造误差、不完全的单轴排列引起的误差等原因从180度偏移预定角度的情况。在磁存储器件中，成对磁阻效应元件之一中磁敏感层的磁化以及另一元件的磁化取彼此相对和彼此相反这两种状态中的任一种，所取状态对应于二进制信息。

根据本发明，提供应用于磁存储器件的写电流驱动电路，所述磁存储器件包括：磁阻效应元件，磁阻效应元件包括磁敏感层，该层的磁化方向根据外部磁场而变；写线，向该写线提供写电流，以便向磁敏感层施加外部磁场；以及写电流驱动电路。所述写电流驱动电路包括：连接写线两端的一对连接端；电流方向控制部分，用于控制写线中写电流的方向；以及电流量控制部分，用于将允许流入写线中的写电流量控制为恒定值。写电流驱动电路具有与本发明的磁存储器件的配置类似的配置。

最好是，电流方向控制部分包括：第一差动开关对，其中包括第一电流开关和第二电流开关，它们配置为对应于写线的两端，可工作以变成彼此相反的开路/闭合状态；第二差动开关对，其中包括第三电流开关和第四电流开关，它们配置为对应于第一电流开关和第二电流开关，可工作以变成彼此相反的开路/闭合状态；以及差动控制部件，用于控制以使得第一电流开关和第四电流开关变成相同的开路/闭合状态，而第二电流开关和第三电流开关变成与第一和第四电流开关的状态相反的开路/闭合状态。

在具有上述配置的电流方向控制部分中，差动控制部件控制第一和第二差动开关对中的各电流开关，以便执行与在有关写线两端的对应关系上不同的电流开关同样的操作。因此，由第一差动开关对中的电流开关选择写线的一端，而由第二差动开关对中的电流开关选择另一端，用于确定允许电流流动的方向为某一方向。

例如，第一到第四电流开关以第一到第四晶体管来实现。这种情况下，由于写电流驱动电路和写线之间的特定连接关系，写线的一端可以连接到第一晶体管的发射极以及第三晶体管的集电极，另一端连接到第二晶体管的发射极和第四晶体管的集电极。

此外，在本发明的写电流驱动电路中，电流量控制部分可包括晶体管和限流电阻，向该晶体管的基极输入恒定电压，并且该电流量控制部分可以设置在流出写线的写电流的路径上。

根据本发明，提供一种应用于磁存储器件的写电流驱动方法，所述磁存储器件包括：磁阻效应元件，磁阻效应元件包括磁敏感层，该层的磁化方向根据外部磁场而变；以及写线，向该写线提供写电流，以便向磁敏感层施加外部磁场。所述写电流驱动方法包括如下步骤：选择写线两端中向其提供电流的一端作为写电流的流入侧，另一端作为流出侧，从而控制写电流的方向；以及在提供写电流的同时进行控制，以便写电流以恒定电流值在写线上流动。在本发明的写电流驱动方法中，对写线上的写电流的大小和方向进行控制并将该电流提供给写线。

更具体地说，写电流驱动方法最好包括如下步骤：提供第一差动开关对，该第一差动开关对包括对应于写线两端而提供的第一晶体管和第二晶体管，可工作以变成彼此相反的开路/闭合状态；第二差动开关对，包括对应于第一晶体管和第二晶体管而提供的第三晶体管和第四晶体管，可工作以变成彼此相反的开路/闭合状态；以及差动控制部件，用于控制而使第一晶体管和第四晶体管变成相同的开路/闭合状态，而第二晶体管和第三晶体管变成与第一和第四晶体管的状态相反的开路/闭合状态；将写线的一端连接到第一晶体管的发射极和第三晶体管的集电极，写线的另一端连接到第二晶体管的发射极和第四晶体管的集电极；双向切换允许流入写线的写电流的方向；在流出写线的写电流的路径上提供包括晶体管和限流电阻的电流量控制部分，向该晶体管的基极输入恒定电压；以及将写线中的写电流量控制为恒定值。

在写电流驱动方法中，由写线两端所连接的第一到第四晶体管构成的第一和第二差动开关对以及用于控制第一和第二差动开关对的操作的差动控制部件双向切换写线上写电流的方向。在流出写线的写电流的路径上以恒流电路实现的电流量控制部分将写电流的大小控制为恒定值。

更具体地说，最好使第三和第四晶体管执行开路/闭合操作，以响应允许流入写线的写电流的方向，从而第二差动开关对选择写线一端作为写电流的流出侧，差动控制部件检测第二差动开关对中各晶体管的开路/闭合状态并控制第二晶体管的操作，以便变成与第三晶体管相同的开路/闭合状态，并且控制第一晶体管的操作，以便变成与第四晶体管相同的开路/闭合状态，以及第一和第二晶体管执行开路/闭合操作，从而第一差动开关对选择写线的另一端作为写电流的流入侧。这时，写电流在写线上从被选为流入侧的一端流到被选为流出侧的另一端。

附图说明

图1是表示根据本发明一个实施例的磁存储器件的总体配置的框图；

图2是表示图1所示磁存储器件的主要部件的配置的平面图；

图3是表示图1所示磁存储器件的写电路的配置的示意图；

图4是描述图1所示电流驱动器的功能的概念性框图；

图5是图1所示电流驱动器的电路图；

图6是表示图1所示存储单元的特定配置的剖面图；

图7是表示写线如何穿过图6所示存储单元的主要部件的配置图；

图8是根据图6所示存储单元的修改的主要部件的配置图；

图9是表示图1所示磁存储器件的读电路配置的图；

图10是表示如何安装环绕图1所示存储单元组的驱动电路部分的图；

图11是表示图10所示Y方向驱动电路部分的实际电路布局的图；

图12是图11所示组驱动电路中Y方向电流驱动器的图案布局；

图13是表示写入图6所示存储单元的一个存储状态的图；

图14是表示写入图6所示存储单元的另一存储状态的图；

图15是描述对应于图13所示的存储状态的写操作的图；

图16是描述对应于图14所示的存储状态的写操作的图；

图17是表示在图15所示的写操作时间、X方向电流驱动器的操作的时序图；

图18是表示在图15所示的写操作时间、X方向电流驱动器中各晶体管的工作状态以及写电流路径的图；

图19是表示图3所示写电流的配置示例的图；

图20是图5所示电流驱动器的修改示例的电路图；

图21是图5所示电流驱动器的修改示例的电路图；

图22是图5所示电流驱动器的修改示例的电路图；

图23是图5所示电流驱动器的修改示例的电路图；

图24是表示根据本发明的磁存储器件的示例、写电路中写线电阻值和流入写线的电流值之间关系的图；

图25是表示图3所示写电路的配置示例的图；

图26是表示相关技术中的写电路中写线的布线结构的平面图；

图27是相关技术中写电路中存储单元的剖面图；

图28是相关技术中写电路中电流驱动器的框图；以及

图29A到29C是描述相关技术中电流控制所涉及的问题的图；图29A是表示图28所示电流驱动器和写线之间关系的图；图29B是根据一种修改的电流驱动器和写线的示意图；以及图29C是为解决图29A和29B所示电路中涉及的问题而设计的写电路的示意图。

具体实施方式

现在参考附图，其中表示了本发明的最佳实施例。

图1是表示根据本发明一个实施例的磁存储器件的总体配置的框图。磁存储器件是以半导体存储器芯片实现的MRAM，它包括以下主要部件：地址缓冲器101、数据缓冲器102、控制逻辑部分103、存储单元部分104、Y方向驱动电路部分106以及X方向驱动电路部分108。

存储单元部分104包括大量的存储单元102，这些存储单元安排在字线方向(X方向)和位线方向(Y方向)，从而在整体上形成一个矩阵。作为存储数据的最小单位的各存储单元12存储比特数据“0”或“1”。这里，存储单元部分104中的各行和各列存储单元12分别被称为字行Xn和位行Yn。

Y方向驱动电路部分106由Y方向地址解码器106A、用于读取的读出放大器106B以及用于写入的Y方向电流驱动器106C构成，各组成部分均连接到存储单元12的各位行Yn(Y1，Y2，...)的存储单元部分104。

X方向驱动电路部分108由X方向地址解码器108A、用于读操作的恒流电路108B以及用于写操作的X方向电流驱动器108C构成，各组成部分均连接到存储单元12的各字行Xn(X1，X2，...)的存储单元部分104。因此，例如，如图所示，根据来自X方向地址解码器108A和Y方向地址解码器106A的字方向和位方向上的地址(Xn，Yn)，唯一地选择一个存储单元12。

地址缓冲器101包括外部地址输入引脚A0到A20，它通过地址线105和107连接到Y方向地址解码器106A和X方向地址解码器108A。地址缓冲器101具有下述功能：从外部地址输入引脚A0到A20输入选择信号，从而选择一个存储单元12，并由内部缓冲放大器将选择信号放大到地址解码器106A和108A所需的电压电平。地址缓冲器101将放大后的选择信号分为存储单元12的字行方向(X方向)和位行方向(Y方向)上的两个选择信号，并将选择信号输入到地址解码器106A和108A。如果磁存储器件具有两个或两个以上的存储单元部分104，则还将从多个存储单元部分104中选择一个存储单元部分104的地址信号输入到地址缓冲器101。

数据缓冲器102包括外部数据引脚D0到D7，用于与外部系统之间来回传递数字数据信号，而且通过控制信号线113连接到控制逻辑部分103。数据缓冲器102由输入缓冲器102A和输出缓冲器102B构成，它们由来自控制逻辑部分103的控制信号操纵。输入缓冲器102A经写数据总线110和111连接到Y方向电流驱动器106C和X方向电流驱动器108C，并具有下述功能：在存储器写时间从外部数据引脚D0到D7输入数据信号，由内部缓冲放大器将该数据信号放大到所需电压电平，并将该放大的数据信号输出到电流驱动器106C和108C。输出缓冲器102B经读数据总线112连接到读出放大器106B，并具有下述功能：在存储器读时间通过利用内部缓冲放大器，向低阻抗的外部数据引脚D0到D7输出从读出放大器106B输入的读数据信号。

控制逻辑部分103包括输入引脚CS和输入引脚WE，并且通过控制信号线113连接到数据缓冲器102。控制逻辑部分103执行对存储单元部分104的操作控制，并从输入引脚CS输入表示是否激活磁存储器件的写/读操作的信号(片选(CS))。从输入引脚WE输入用于在写操作和读操作之间进行切换的允许写入信号(WE)。控制逻辑部分103具有下述功能：由内部缓冲放大器将从输入引脚CS、WE输入的信号电压放大到驱动电路部分106、108所需的电压电平，并将放大后的信号发送到驱动电路部分106、108。

例如，磁存储器件的主要部件的特定布局如图2所示。图中的最外框表示冲切线。存储单元部分104设置在硅片中心的大面积上，而用于驱动存储单元部分104的电路、比如驱动电路部分106和108则安装在环绕存储单元部分104的小面积上。电路通过各焊盘连接到器件的整个控制部分或外部系统。这里，X方向驱动电路部分108设置在存储单元部分104的左侧，而Y方向驱动电路部分106设置在存储单元部分104的上侧。

[写电路的配置]

图3表示电流驱动器和存储单元与写线的位置关系。各个存储单元12通过在Y方向延伸的多个写位线6Y(6Y1，...，6Yn，...)和在X方向延伸而与写位线6Y交叉的多个写字线6X(6X1，...，6Xn，...)接收从X方向电流驱动器108C和Y方向电流驱动器106C提供的电流，从而将信息写入存储单元12。

写字线6X和写位线6Y设置成各形成闭环形状。写字线6X的一部分被弯曲，变得在每次来回经过写位线6Y时与写位线6Y平行。这里，磁阻效应元件被设置在平行部分的各个形成区中，并且一个存储单元12由设置在由一条写字线6X和一条写位线6Y构成的一组平行部分中的一对磁阻效应元件构成(见图6)。在以下描述中，写字线6X、写位线6Y将简单地称为写线6X、6Y，并且当不论X或Y方向统称它们时，它们被称作写线6。

X方向电流驱动器108C、Y方向电流驱动器106C是恒流源电路，用于在将信息写入存储单元12时向写字线6X、写位线6Y提供预定值的电流。这里，一条写字线6X的两端连接到X方向电流驱动器108C之一，并且一条写位线6Y的两端连接到Y方向电流驱动器106C之一。也就是说，写字线6X(6X1，...，6Xn，...)和X方向电流驱动器108C安排成与存储单元12的字行Xn一一对应。同样，写位线6Y(6Y1，...，6Yn，...)和Y方向电流驱动器106C安排成与存储单元12的位行Yn一一对应。

[电流驱动器的配置]

电流驱动器108C和106C中的每个驱动器具有(1)控制允许流入写线6X、6Y的电流方向的切换功能以及(2)将电流量固定在恒定值的功能。图4是侧重于(1)控制写线电流方向的切换功能以及(2)写线中的恒流控制功能的电流驱动器的概念性框图。

电流方向控制功能由电流方向控制部分54完成，电流方向控制部分54由第一和第二差动开关对51和52以及差动控制部件53构成(见图4)。第一差动开关对51由开关Q1和Q2构成，各开关位于电源Vcc和写线6的端点A、B之间。由于一个导通则另一个截止，因此电源Vcc只连接到或者端点A或者端点B，从而允许电流流入。第二差动开关对52由开关Q3和Q4构成，各开关位于写线6的端点A、B和地之间。由于一个导通则另一个截止，因此端点A或B中只有一个连接到地，允许电流流出。

因此，当开关Q1和Q4闭合而开关Q2和Q3开路时，实线方向的电流流入写线6。当开关Q1和Q4开路而开关Q2和Q3闭合时，虚线方向的电流流入写线6。也就是说，在这种情况下，为了执行写线6中电流的双向控制，开关Q1和Q4需要取相同的工作状态，而开关Q2和Q3需要取与之相反的工作状态。因此，第一和第二差动开关对51和52彼此互补地执行切换操作，可以实现电流方向控制。

这里，差动控制部件53执行第一和第二差动开关对51和52的操作控制。差动控制部件53通过下述方法使两个差动开关对51和52协作：差动地读出第一和第二差动开关对51和52之一的工作状态，并根据读出的结果控制另一开关对的操作(例如，响应开关Q3、Q4的接通/断开状态而控制开关Q1、Q2)。

当差动控制部件53由一对开关元件构成时，提供差动控制部件53的最简单配置。这里，为了描述基本操作，差动控制部件53由开关Q5和Q6构成，称为第三差动开关对。具体地说，开关Q5和Q6差动地读出开关Q3、Q4并根据读出结果控制开关Q1、Q2，使得开关Q2变成与开关Q3相同的接通或断开状态，而开关Q1变成与开关Q4相同的接通或断开状态。

接下来与图4比较，参考图5描述本实施例的电流驱动器的功能配置。图5表示实施例中电流驱动器的特定配置。X方向电流驱动器108C和Y方向电流驱动器106C中的各驱动器如图所示配置，并且晶体管Q1到Q6对应于图4中的开关Q1到Q6。写字线6X的两端连接在X方向电流驱动器108C的驱动点A和B之间，而写位线6Y的两端连接在Y方向电流驱动器106C的驱动点A和B之间。

上述各差动开关对51到53的操作在特定电路上的晶体管Q3、Q5和Q2的通道和晶体管Q4、Q6和Q1的通道中互补地执行。通过差动读出晶体管Q5和Q6，晶体管对(Q3和Q2)和晶体管对(Q4和Q1)之一取导通状态，另一对取截止状态。此外，晶体管Q3的基极连接数据信号线14(Din)，而晶体管Q4的基极连接参考信号线15(Ref)，并且根据写数据切换晶体管。也就是说，晶体管Q5和Q6差动读出以数据信号输入作为触发来工作的晶体管Q3和Q4的导通/截止状态，并执行晶体管Q1和Q2的操作控制，使得晶体管Q1变成与晶体管Q4相同的工作状态，而晶体管Q2变成与晶体管Q3相同的工作状态。

另一方面，实施例中电流驱动器的写线中的恒流控制由电流量控制部分55执行，电流量控制部分55位于写线6的接地侧(见图4)。电流量控制部分55位于远离写线的接地侧并固定流出写线6的电流量。也就是说，它是写线6中的电流量，因此恒量的电流一直流入写线6，与其电阻值无关。在图4中，电流量控制部分55表示为设置在开关Q3和Q4以及地之间的恒流电路。这是类似描述功能的等效电路的表示；在实际电路配置中，电流量控制部分55可以是如图5所示共同连线到晶体管Q3和Q4的一个恒流电路。

在图5中，对应于电流量控制部分55的恒流电路以晶体管Q8、电阻R4以及到字解码线16X(位解码线16Y)的解码信号电压输入来实现。也就是说，在本实施例中，到字解码线16X(位解码线16Y)的解码信号输入被设计为恒压，例如在电流驱动器108C(106C)之前的电路级为1.5V，使得流过晶体管Q8和电阻R4的电流量变得恒定。因此，由常规恒流电路中的带隙参考元件和电流镜像电路承担的恒压作用也可转到另一部件电路，因此简化了被配置在一个区域中的电路。在本实施例中，晶体管Q7和电阻R3也采用恒流电路的配置，并确定晶体管Q5和Q6的总电流。电阻R3和R4对应于本发明的“第一限流电阻”和“第二限流电阻”。

因此，根据图4、5所示的配置，电流驱动器108C(106C)可以为写电流提供(1)方向控制功能以及(2)恒流控制功能，以消除写线中电阻差异的影响并稳定地向写线提供恒流。在相关技术的电流驱动器中，如上所述，电流量控制必须在向写线提供电流的前一级执行，并且这种完全控制无法执行。本实施例的电流驱动器的配置可以假定等效于如相关技术中的修改所示的双电路(图29C)。可以说，通过由关于一条写线的对称差动开关对构成的一个电路实现了对称功能配置。

将讨论图5所示电流驱动器的元件布局和连接关系。

在晶体管Q3和Q4的集电极与电源Vcc之间，从电源Vcc侧，作为跟随级放大差分对的晶体管Q1的集电极-发射极和晶体管Q2的集电极-发射极与晶体管Q5和Q6的基极相连，并且提供写字线6X(或写位线6Y)的两端到达的驱动点A和B。以交叉方式，晶体管Q1的基极连接到晶体管Q6的集电极，而晶体管Q2的基极连接到晶体管Q5的集电极。

晶体管Q3和Q4的发射极都通过串联的晶体管Q8的集电极-发射极和电阻R4接地。晶体管Q8周作解码半导体开关而电阻R4具有限流功能。

基于写数据的数据信号输入到数据信号线14(Din)，该数据信号线14(Din)连接到晶体管Q3的基极。另一方面，通过让数据信号反相提供的参考信号输入到参考信号线15(Ref)，该参考信号线15(Ref)连接到晶体管Q4的基极。这里，在各信号输入时流入信号线14和15的电流流入晶体管Q3的基极-发射极和晶体管Q4的基极-发射极，并且由晶体管Q3、Q4和Q8构成的电路部分作为差动放大器来工作。此外，为了使包括晶体管Q3和Q4的晶体管对正确地执行差动操作，数据信号和参考信号的电压振幅之一比晶体管Q3和Q4公共的发射极电位要高出φ(V)，另一电压振幅设置为等于或低于发射极电位，或者设置为最多超出发射极电位的量在小于0.2V的范围内的一个值。

晶体管Q5和Q6的集电极通过电阻R1和R2连接到电源Vcc，电阻R1和R2用作偏置电阻(第一和第二偏置电阻)。晶体管Q5和Q6的发射极连接到串联的晶体管Q7的发射极-集电极以及电阻R3并进一步接地。晶体管7也用作解码半导体开关，而电阻R3具有限流功能。

此外，将向其写入信息的存储单元12的地址解码值被输入到晶体管Q7和Q8的基极。也就是说，在各个X方向电流驱动器108C中，字解码线16X(16X1，...，16Xn，...)连接到晶体管Q7和Q8的基极。从X方向地址解码器108A向字解码线16X输入用于选择存储单元12的字行Xn的解码值。在各个Y方向电流驱动器106C中，位解码线16Y(16Y1，...，16Yn，...)连接到晶体管Q8和Q7的基极。从Y方向地址解码器106A向位解码线16Y输入用于选择存储单元12的位行Yn的解码值。

[存储单元的配置]

图6是表示根据本发明实施例的存储单元的配置的剖面图。各存储单元12的磁阻效应元件12A和12B中的每个元件是利用GMR或TMR的磁阻效应元件。这里，作为特定示例，将讨论磁阻效应元件12A和12B是TMR元件的情况。

存储单元12具有安装在衬底上的一对左右磁阻效应元件12A和12B。各个磁阻效应元件12A和12B包括分层产品，分层产品包括第一磁层1、非磁层2以及第二磁层3，它们按顺序淀积，并且环形磁层5设在分层产品的一面上，使得沿淀积面的方向为轴向，写线6X和6Y(第一和第二写线)穿过该方向。第二磁层3和环形磁层5通过其间的非导磁层4相连，并且电连接。而且，在各个磁阻效应元件12A和12B的分层产品的顶部(与环形磁层5相对的面)配置读检测导体11，使电流能够以垂直于淀积面的方向流入分层产品，流向衬底10。

第一磁层1是铁磁层，其磁化方向是固定的，第二磁层3是铁磁层，其磁化方向根据外部磁场而变化(磁敏感层)。淀积第一和第二层1和3，使其中间夹着厚度为几nm(几个10)的非常薄的非磁层2。在分层产品中，例如，如果垂直于淀积面的方向上的电压被施加到第一磁层1和第二磁层3之间，则第二磁层3的电子穿过非磁层2移动到第一磁层1，从而有隧道电流流动。也就是说，非磁层2是隧道势垒层。隧道电流根据在与非磁层2的接触部分中第一磁层1的旋转和第二磁层3的旋转之间的相对角度而变化。当第一磁层1的旋转和第二磁层3的旋转彼此平行时，磁阻效应元件12A(12B)的电阻值变得最小；当反向平行时，电阻值变得最大。

第二磁层3的磁化由感应磁场改变，感应磁场由流过写字线6X和写位线6Y的电流引起。这里，第二磁层3的磁化被感应磁场反向，从而使与第一磁层1的磁化的相对角度反向。将向其写入信息的存储单元12通过矩阵驱动方法来选择。因此，第二磁层3的磁特性、尺寸等被设置为只有在电流以同方向流入写字线6X和写位线6Y时，才能够使磁化反向。现在完成了对磁阻效应元件12A(12B)的基本结构的描述。

环形磁层5为管状，其轴在垂直于图中平面的方向(图6)并包含写字线6X和写位线6Y的彼此的部分。图7表示磁阻效应元件所在的区域中的写线布线结构。在写线6X和6Y的交叉区域，写字线6X弯曲并上下平行于写位线6Y，并且平行部分包含在环形磁层5中。也就是说，环形磁层5的轴向是写字线6X和写位线6Y的延伸方向，并且环形磁层5的形状类似于在与轴向交叉的剖面方向上闭合的环。

这里，平行的写字线6X和写位线6Y的合成磁场被用于使第二磁层3的磁化方向反向；该感应磁场的大小大于当写线交叉时所产生的合成磁场的大小。因此，可以有效地执行写操作。为了使写线6X和6Y在它们相遇的区域中彼此平行，可以让它们从一端到另一端平行，例如图8所示。

环形磁层5由具有高磁导率的磁性材料构成，并具有通过捕获该层中所包含的写线6X和6Y的电流所产生的磁通来有效地改变第二磁层3的磁化方向的功能。环形磁层5如图所示，在横剖面形成闭环，并且所产生的感应磁场沿平行于该剖面的面在层中循环。因此，环形磁层5具有防止磁通泄漏到外部的电磁屏蔽效果。这里，环形磁层5的一面与第二磁层3接触，因此磁场容易地传递到第二磁层3，并且可以更有效地改变靠近高磁通密度的环形磁层5的第二磁层3的磁化方向。

在各个磁阻效应元件12A(12B)中，读电流从读检测导体11流入分层产品，并通过环形磁层5到达衬底10。因此，分层产品的各层中，除了用于允许隧道电流流动的非磁层2，非导磁层4以及环形磁层5都利用具有导磁性的材料。例如，钴铁合金(CoFe)用于第一磁层1和第二磁层3；另外，可以使用钴(Co)、钴铂合金(Co-Pt)、镍铁钴合金(NiFeCo)等。由于第一磁层1和第二磁层3稳定在一种磁化方向平行或反向平行的状态，因此最好应当使相互的易磁化轴平行。

根据隧道电阻等确定非磁层2的厚度。一般，在利用TMR元件的磁存储单元中，适当的隧道电阻大约为10KΩ·(μm)²，从而与晶体管等的半导体器件匹配。但是，为了在磁存储器件中提供高密度并加速其操作，可取的隧道电阻等于或小于10KΩ·(μm)²，更可取的是等于或小于1KΩ·(μm)²。但是，为了实现这种隧道电阻值，可取的非磁层(隧道势垒层)2的厚度等于或小于2nm，更可取的是等于或小于1.5nm。但是，如果非磁层2做得太薄，尽管可以降低隧道电阻，但会由于第一磁层1和第二磁层3之间连接界面的不佳引起漏电流，并且担心MR率可能降低。为了防止这一点，非磁层2的厚度需要达到没有漏电流流过的程度；具体地说，理想的非磁层2应该具有等于或大于0.3nm的厚度。

非导磁层4起作用，从而反铁磁性地连接第二磁层3和环形磁层5；例如，钌(Ru)、铜(Cu)等用于非导磁层4。铁(Fe)、镍铁合金(NiFe)、Co、CoFe、NiFeCo等可用于环形磁层5。为了将写线6X、6Y产生的磁场集中于环形磁层5上，环形磁层5的磁导率最好尽可能地大；具体地说，2000或更高，更可取的是6000或更高。

写线6由铝(Al)、铜(Co)或它们的合金构成，并且写线6之间利用绝缘膜彼此电绝缘。写线6可以由钨(W)和上述材料中的至少一种材料构成；另外，它可以具有按顺序淀积钛(Ti)、氮化钛(TiN)和铝(Al)的结构。

尽管在操作描述中稍后具体描述，信息储存在存储单元12中，磁阻效应元件12A和12B中一个为低电阻而另一个为高电阻，从而差动放大来自两个磁阻效应元件12A和12B的输出以便读取。因此，成对的磁阻效应元件12A和12B需要制造成具有相等的电阻值、磁阻变化率以及第二磁层3的反转磁场大小。

在形成磁阻效应元件12A和12B的衬底10上形成外延层9，并且在外延层9上形成导电层8和绝缘层7。导电层8由通过绝缘层7彼此绝缘的导电层8A和8B构成。磁阻效应元件12A和12B形成在导电层8和绝缘层7的上面，并且这样定位，使得至少一部分的磁阻效应元件12A和12B的形成区与导电层8A、8B的形成区重叠。因此，磁阻效应元件12A和12B分别连接到彼此分开和绝缘的导电层8A和8B，并且彼此电绝缘。也就是说，在这里，存储单元的连线使得磁阻效应元件12A和12B为非电连续的。

这里，衬底10是n型硅片。一般来说，n型硅片用杂质P(磷)掺杂，并且用高浓度的P(磷)掺杂的n⁺⁺型衬底用作衬底10。相反，外延层9用低浓度的P(磷)掺杂，以形成n^-型外延层。导电层8采用金属。这时，如果n^-型半导体的外延层9和金属的导电层8彼此接触，则出现带隙并形成肖特基二极管。也就是说，提供了本实施例的读电路中的阻塞二极管13A和13B。

阻塞二极管13A、13B为防止读电流回流并从衬底10一侧流过磁阻效应元件12A、12B而配置。磁阻效应元件12A和阻塞二极管13A以及磁阻效应元件12B和阻塞二极管13B彼此绝缘。

[读电路的配置]

图9是表示由存储单元部分及其读电路构成的电路配置的图。读电路是差动放大类型的，其中各存储单元12包括一对磁阻效应元件12A和12B。这里，为了从各存储单元12读取信息，允许流入磁阻效应元件12A和流入12B的读出电流之间的差值是输出(读出电流是从读出位解码线21A、21B流入磁阻效应元件12A、12B以及流出到公共读出字解码线31的电流)。

在图9中，存储单元组104的各位行Yn的存储单元12以及包含读出放大器106B的一部分读电路构成读电路的重复组的各位方向组读出电路80(...，80n，80n+1，...)，并且位方向组读出电路80安排成在位行方向上平行。在各个位方向组读出电路80中，读出位解码线21A和21B经位解码线20(...，20n，20n+1，...)连接到Y方向地址解码器106A，而读出放大器106B经读数据总线112连接到输出缓冲器102B。由于图中的空间不足以画出整个位方向组读出电路80，因此只画出对应于两行的位方向组读出电路80。对存储单元组104和存储单元102也是如此，只画出了对应于两行位行Yn和Yn+1的存储单元组104和存储单元102。

存储单元组104的布线象矩阵，其中读出字解码线31(简称为读出字线)安排在X方向，并且成对的读出位解码线21A和21B(简称为读出位线)安排在Y方向。各存储单元12设置在其相交的位置。平行连接到公共读出位线21A和21B的存储单元12构成位行Yn，而级联到公共读出字线31的存储单元12构成字行Xn。在一个存储单元12中，磁阻效应元件12A、12B的一端经读检测导体11连接到读出位线21A、21B，另一端经阻塞二极管13A、13B连接到公共读出字线31。

电流电压转换电阻23A、23B(简称为电阻23A、23B)以及晶体管22A、22B的集电极-发射极以串联方式连接到读出位线21A、21B的一端(电源Vcc侧)。晶体管22A、22B的基极连接到位解码线20，并且具有响应从位解码线20输入的选择信号值(位解码值)断开或接通的开关功能。

读出放大器输入线40A、40B(简称为输入线40A、40B)从连接到与电源Vcc相反的读出位线21A、21B的电阻23A、23B一端的连接点伸出。这里，电阻23A、23B用作读出放大器106B的偏置电阻。读出放大器106B配置为与位方向组读出电路80一一对应；读出放大器106B本身用作差动放大器，用于输入读出位线21A和21B之间的电位差并放大该电位差。各读出放大器106B通过输入线40A和40B连接到对应的读出位线21A和21B，并且所有的读出放大器106B都级联到公共读出放大器输出线41A和41B(简称为输出线41A、41B)并且最后通过读数据总线112连接到输出缓冲器102B。在晶体管22A和22B、电阻23A和23B以及读出放大器106B中，成对的元件需要具有良好匹配的特性。

安排在同一字行Xn(X1，X2，...)中的存储单元12连接到各个读出字线31(但是，这里的阻塞二极管13A和13B设置在存储单元12和读出字线31之间)。晶体管33的集电极-发射极以及限流电阻34串联到读出字线31的接地侧。晶体管33的基极连接到对应于字行Xn的字解码线30(...，30n，30n+1，...)，并且用作响应从X方向地址解码器108A输入到该基极的选择信号值(字解码值)断开或接通的开关。

这里，二极管、晶体管33以及限流电阻34构成恒流电路108B。恒流电路108B具有使流过读出字线31的电流恒定的功能。二极管32是串联的两个二极管。

下面参考图10到12讨论本实施例中磁存储器件的电路布局图案。

图10表示如何安装存储单元组周围的驱动电路部分。X方向驱动电路部分108形成于存储单元组154的一侧，而Y方向驱动电路部分106形成于另一侧。焊盘121设置在驱动电路部分的外部区域。这里，在X方向驱动电路部分108中，对应于各字行Xn(X1，X2，...)的X方向地址解码器108A、恒流电路108B以及X方向电流驱动器108C形成一个部件组。同样，在Y方向驱动电路部分106中，对应于各位行Yn(Y1，Y2，...)的Y方向地址解码器106A、读出放大器106B以及Y方向电流驱动器106C形成一个部件组。这里，X方向驱动电路部分108的一个部件组、Y方向驱动电路部分106的一个部件组是对应于各字行Xn、各位行Yn的组驱动电路DUn(DU1，DU2，...)。X方向、Y方向上的组驱动电路DUn的宽度形成为适应存储单元12的宽度尺寸(X方向的W1，Y方向的W2)，并且组驱动电路DUn放置在对应字行Xn或位行Yn的端部。

图11表示Y方向的组驱动电路的电路布局。Y方向地址解码器106A的电路区在电源线122(Vcc)与中间电位电源线123(Vm)、地线124(GND)之间形成。中间电位电源线123(Vm)向限流晶体管等提供对应于带隙+2φ的电压，作为中间电位。X方向的电源线123也向恒流电路108B提供中间电位。地址线105在电路区中延伸，从而穿过电路区，并且各组驱动电路DUn中的地址解码器106A连接到地址线105。读出放大器106B的电路区在电源线125和中间电位电源线123、地线124之间形成。

Y方向电流驱动器106C的电路区在电源线125和中间电位电源线126、地线127之间形成。数据信号线14和参考信号线15在电路区中延伸，从而穿过电路区，并且各组驱动电路DUn中的电流驱动器106C连接到信号线。

X方向的组驱动电路DUn的电路布局几乎类似于Y方向的组驱动电路的电路布局；Y方向的组驱动电路的电路106A、106B和106C对应于电路108A、108B和108C。

图12只具体表示Y方向的组驱动电路中的电流驱动器的电路布局图案。电流驱动器106C的部件集成在存储单元12的宽度W2的范围内(位解码线16Y穿过电源线125并连接到Y方向地址解码器106A)。重要的是使三个晶体管对、即晶体管Q5和Q6、Q1和Q2以及Q3和Q4、电阻R1和R2以及电阻R3和R4的操作具有匹配的特性；它们对称地放置在实际电路图案中。元件对当然具有先前匹配的特性。否则，如果不同电路单元的安装位置处的温度条件不相同，等等，则输出特性可改变。相反，在本实施例中，成对元件放置为彼此靠近并且彼此对称，使得两者接收相同的温度变化而以相似的方式改变相互的特性并且几乎不会出现差异。因此，可以减少由于温度改变引起的输出值差异。

所述磁存储器件的操作如下：

[写入存储单元的操作]

首先，讨论存储单元12中的信息存储系统。

在存储单元12中，一对磁阻效应元件12A和12B的第一磁层1具有固定在适当方向的磁化，但第二磁层3的磁化方向使他们彼此反向平行。因此，在磁阻效应元件12A、12B中，第一磁层1和第二磁层3的磁化方向组合总是变得(反向平行，平行)或者(平行，反向平行)。图13和14表示这些状态。这里，二进制信息“0”和“1”与这些状态有关，并且存储单元12处于任一状态，从而在存储单元12中存储一位信息。如果第一磁层1和第二磁层3的磁化方向平行，则磁阻效应元件12A(12B)变为其中流过较大隧道电流的低阻状态；如果磁化方向反向平行，则磁阻效应元件12A(12B)变为其中只流过很少隧道电流的高阻状态。这意味着磁阻效应元件12A和12B总是一个为低阻而另一个为高阻，从而存储信息。

两种存储状态在磁阻效应元件12A和12B的第二磁层3的磁化方向彼此平行时被写入。为了实现这一点，允许相对相反方向的电流流入磁阻效应元件12A和12B中的写线6X和6Y。

例如，为了将图13所示的存储状态写入位行Yn、字行Xn的存储单元，可以允许写电流如图15所示那样流过。因此，如果允许电流从电流驱动器108C在驱动点A到B的方向流入写字线6Xn，并且允许电流从电流驱动器106C在驱动点B到A的方向流入写位线6Yn，由于写字线6Xn是弯曲的，因此写电流在磁阻效应元件12A、12B的区域中方向匹配并且以磁阻效应元件12A和12B中相对相反的方向流过。

根据写电流，以相反方向循环的磁场被感应到磁阻效应元件12A和12B的环形磁场5，并且与第二磁层3相对的面上的磁化方向(即感应磁场方向)变得彼此反向平行，如图13所示。磁阻效应元件12A和12B的第二磁层3的磁化方向根据外部给出的磁场方向变为反向平行，并且各磁化状态通过与相应的环形磁场5反铁磁性结合而固定。这时，磁阻效应元件12A为高阻而磁阻效应元件12B为低阻。

为了写入图14所示的存储状态，可允许写电流以与图15所示情况相反的方向流入磁阻效应元件12A和12B，如图16所示。存储单元12随着磁阻效应元件12A和12B的切换而工作，由此写入信息。

这里，在环形磁层5中捕获感应磁场，使得与现有技术相比，对第二磁层3的磁通反转起作用的有效磁场强度增加。因此，第二磁层3的磁通反转采用必需且足够的磁场强度来完成并且可以使磁化均匀，以便在预定方向具有足够的大小。因此，可以执行有效写操作。同时，感应磁场没有漏泻到要写入信息的元件12A(12B)外部，因此对第二磁层3的磁化方向可能被相邻存储单元12中的外部干扰磁场所干扰的担心减少了，并且可以防止已经写入的信息无意中被擦除或被重写。因而，可以可靠地写入信息。

下面讨论基于信息存储系统实施的信息写入方法。

在磁存储器件中，首先，地址缓冲器101将选择信号电压输入输入到外部地址输入引脚A0到A20，由内部缓冲放大器放大选择信号电压，并将放大的选择信号电压通过地址线105和107传送到X方向和Y方向地址解码器108A和106A(图1)。同时，地址缓冲器102将数据信号电压输入输入到外部数据引脚D0到D7，由内部缓冲放大器放大数据信号电压，并将放大的数据信号电压通过写数据总线110和111传送到X方向和Y方向电流驱动器108C和106C。

地址解码器108A和106A将对应于选择信号的解码值发送到相应的字解码线16X和对应的位解码线16Y。这里，解码值被发送到字解码线16Xn和位解码线16Yn。因此，在向其输入信号的电流驱动器108C和106C中，晶体管Q7和Q8开始导通(图5)并且被选为要驱动的目标。

来自数据缓冲器102的数据信号被输入到电流驱动器108C和106C的数据信号线14，并且通过将数据信号反相而提供的信号被输入到参考信号线15。因此，电流驱动器108C和106C响应要写入的二进制信息来确定允许流入写字线6X和写位线6Y的电流方向。

[电流驱动器的操作]

将讨论符合图13和15所示的存储状态的写电路的特定操作。图17是所选电流驱动器108C中的时序图(在工作时间，晶体管Q7和Q8一直处于导通状态因此没有在图中标出)。尽管下面的操作步骤几乎在同时发生，但是假定每一步骤中经过分钟时间Δt1、Δt2，以便进行逐步描述。图18表示所选字行Xn的电流驱动器108C中各个晶体管的开关状态。

在电流驱动器108C中，低数据信号被输入到数据信号线14，并且通过对该数据信号求反而提供的高参考信号被输入到参考信号线15。因此，首先将低电压提供给晶体管Q3的基极，并且将高电压提供给晶体管Q4的基极，使晶体管Q3截止而晶体管Q4导通。

当晶体管Q4导通时，在晶体管Q6中，基极电压下降并变为等于发射极的电位。因此，晶体管Q6截止。另一方面，晶体管Q3截止，因此在晶体管Q5中，到发射极的较高电压施加到基极上。因此，晶体管Q5导通。

此外，晶体管Q5导通，因此晶体管Q2的基极电压下降，而晶体管Q6截止，从而晶体管Q1的基极电压变得较高。因此，晶体管Q1在允许较多电流流过的意义上导通，而晶体管Q2在只有较少电流流过的意义上截止。也就是说，事实上，由于晶体管Q5、Q6的导通/截止对基极电压电平的影响，晶体管Q1允许大电流流过，而晶体管Q2只允许很少电流流过。

因此，当输入数据信号和参考信号时，首先第二差动开关对的晶体管Q3和Q4动作并且第三差动开关对的晶体管Q5和Q6以及第一差动开关对的晶体管Q1和Q2一个接一个地动作，以响应第二差动开关对的工作状态，因此第一差动开关对(Q1，Q2)的导通/截止状态和第二差动开关对(Q3，Q4)的导通/截止状态变得彼此相补。哪一对导通或截止是根据数据信号值来确定的。

作为晶体管Q1到Q6的操作序列的结果，来自电源Vcc的电流流过第一差动开关对中导通的晶体管Q1，并流入驱动点A。由于晶体管Q3截止，因此电流从驱动点A流入写字线6Xn，流出驱动点B，通过导通的晶体管Q4，然后流入接地侧。

也就是说，第一差动开关对中晶体管Q1导通而晶体管Q2截止，选择驱动点A为写字线6Xn的电流流入侧。另一方面，在第二差动开关对中，晶体管Q3截止而晶体管Q4导通，与第一差动开关对互补，因此另一侧的驱动点B被选为写字线6Xn的电流流出侧。因此，从电流驱动器108C向写字线6Xn提供从驱动点A到B的方向的写电流。

从操作说明中可以理解，由第一和第二差动开关对(Q1到Q4)以及写字线6Xn构成的电流路径以及流入第三差动开关对(Q5和Q6)的电流的路径彼此独立。写电流路径通过晶体管Q8和电阻R4接地，而流入第三差动开关对的电流的路径通过晶体管Q7和电阻R3接地。

这里，令电阻R4的电阻值为Rc，流入晶体管Q8和电阻R4构成的路径的写电流的大小I根据下式给出：

I(A)＝(Vb-φ′)(V)/Rc(Ω)    (1)

其中Vb是输入晶体管Q8的基极的电压电平，而φ’是晶体管Q8的基极和发射极之间的正向电压。由于它们是固定值，因此可以知道，如果确定了电阻值Rc，则流过的电流成为恒定值，并且该电流值可以唯一地利用电阻值Rc作为参数来确定。因此，晶体管Q8不仅作为解码开关，它还作为恒流电路，用于和电阻R4一起直接控制电流。

因此，写电流在从写字线6Xn流出的路径上具有固定值，因此在写字线6Xn中总是以恒定值流过。

在本实施例的电流驱动器108C中，流入写字线6X的电流总是被控制为恒定值。因此，如果写字线6X的电阻值变化，则驱动点A和B之间的电位差跟着变化。在如本例所示驱动电流的情况下，写字线6X的电阻值越大，驱动点A的电位越高而驱动点B的电位越低，努力将流入写字线6X的电流量保持恒定。这时，驱动点A的电位接近电源电压，因为晶体管Q1导通而晶体管Q3截止；驱动点B的电位接近晶体管Q4的发射极电位，因为晶体管Q2截止并且Q4截止。也就是说，一旦输入数据信号和参考信号并且确定晶体管Q3和Q4的发射极电位，则各个驱动点A和B的电位具有在电源电压和发射极电压之间确定的值，其中晶体管Q1到Q6的操作独立于数据信号、参考信号等的输入信号电压。因此，驱动点A和B之间的电位差可以在大范围变化。

这种电位变化同时对晶体管Q5和Q6的基极电压有影响。晶体管Q5允许流过较多电流，而晶体管Q6允许流过较少电流；差分对的开路和闭合平衡倾斜更大。因此，晶体管Q2的基极电位降低，并且如果连接到驱动点B的发射极的电位降低，则晶体管Q2可以保持截止。同样，晶体管Q1的基极电位升高，并且如果连接到驱动点A的发射极的电位升高，则晶体管Q1可以保持导通。因此，如果驱动点A和B之间的电位差(写字线6X的电阻值)变化，则第三差动开关对(Q5和Q6)作为差动放大器自动对第一差动开关对(Q1和Q2)的工作状态进行精细调整，以响应该电位变化，使得第一到第三差动开关对(Q1到Q6)的整个开路和闭合平衡可以持续保持适当，并且可以确保上述驱动点A和B之间大范围的电位变化。

因此，电流驱动器108C执行恒流控制以及电流方向控制，用于选择写字线6Xn的一端作为电流流入侧，而另一端作为电流流出侧，其中写字线6Xn的两端连接到驱动点A和B，并且稳定地提供在驱动点A到B的方向上的恒流。这种作用还适用于各个用于其它写线6X和6Y的电流驱动器108C和106C。

另一方面，这种情况下所选的电流驱动器106C允许电流以从驱动点B到A的方向流入写位线6Yn。为此，高数据信号可以输入到数据信号线14，而低参考信号可以输入到参考信号线15。因此，第一到第三差动开关对(Q1到Q6)以与电流驱动器108C中开关方式相反的方式开关，写电流从晶体管Q2流入驱动点B，通过写字线6Xn，流出驱动点A，流入晶体管Q3。

因此，电流驱动器108C和106C以图15所示方向提供写电流到写字线6Xn和写位线6Yn。因此，选择位行Yn、字行Xn的存储单元并且以图13中的状态所表示的位数据根据所提供的写电流方向写入存储单元12。这时写电流总是为预定值，从而稳定地执行写操作。

当提供的磁阻效应元件12A和12B中的写电流与上述图15所示方向相反时，如图16所示，写入图14所示的存储单元的另一存储状态。也就是说，电流驱动器108C允许电流以从驱动点B到A的方向流入写字线6Xn，并且电流驱动器106C允许电流以从驱动点A到B的方向流入写位线6Yn。

为此，高数据信号可以输入到电流驱动器108C的数据信号线14，而低参考信号可以输入到参考信号线15。因此，电流驱动器108C的晶体管Q1到Q6切换到与上述相反的状态，写电流从晶体管Q2流出，通过写字线6Xn，然后流入晶体管Q3。这时，与电流驱动器108C相反，低数据信号被输入到电流驱动器106C的数据信号线14，而高参考信号输入到参考信号线15用于驱动。因此，在存储单元12中，磁阻效应元件12A和12B的第二磁层3的磁化方向变为反向平行，从而彼此相对。

在磁存储器件中，电流驱动器108C、106C集成在这样的区域上，这些区域中的每个区域具有与存储单元12相同的宽度W1、W2，因此成对元件在操作中也具有几乎相同的温度变化。因此，在驱动期间因温度变化而出现的写电流值的变化被抑制。

[读操作]

在磁存储器件中，写入存储单元12的信息如下读出(参见图9)：

在各存储单元12中，信息存储在成为两种类型反向平行磁化中任一种的磁阻效应元件12A和12B中。当对应于存储单元12的地址的Y方向选择信号被输入位解码线20而X方向选择信号被输入字解码线30时，选定将从其中读出信息的存储单元12。例如，将选择的存储单元12位于Yn列、Xn行，则信号将输入到第Yn条位解码线20n和第Xn条字解码线30n。

假定位解码线20n上的电压电平为高，则晶体管22A和22B都开始导通并且读出电流流入存储单元12的第Yn列方向块(位行Yn)。读出电流流过读出位线21A和21B，从电压Vcc侧流到其相对侧。另一方面，假定字解码线30n上的电压电平为高，则晶体管33开始导通并且允许电流流入存储单元12的第Xn行方向块(字行Xn)。

因此，读出电流从第Yn条读出位线21A和21B流过磁阻效应元件12A和二极管13A以及磁阻效应元件12B和二极管13B，然后流入第Xn条读出字线31，之后流过构成恒流电路108B的一部分的晶体管的集电极-发射极，并从电阻34流出到地。

为了读取信息，检测流入存储单元12的磁阻效应元件12A和12B的电流值之差。流入各元件的电流几乎等于流过读出位线21A和21B的读出电流，并且读出电流值可以在读出电流被转换为电压后根据串联到读出位线21A和21B的电阻23A和23B的电压降进行检测。然后，这里作为读信号，电阻23A和23B的电压降从输入线40A和40B取出，并检测它们的差。因此，使用了两个磁阻效应元件12A和12B，并且取出输出值之差，从而可以提供存储单元12的没有噪声的大输出值。

此外，从输入线40A和40B取出的电位差由读出放大器106B进行差动放大，从而可以输出具有良好S/N的较大值。位方向组读出电路80(...，80n，80n+1，...)的读出放大器106B级联到输出线41A和41B。在选择位解码线20的同时，激活相应的读出放大器106B，并且只将集电极输出发送到输出线41A和41B。

读出放大器106B的输出最后经输出线41A和41B和读数据缓冲器输入到输出缓冲器102B。输出缓冲器102B对输入信号电压进行放大并从外部数据引脚D0到D7输出放大后的信号电压，作为二进制电压信号。

在读操作中，所选存储单元12的各读出电流的大小由恒流电路108B控制在恒定范围。也就是说，流入读出字线31、读出位线21A和21B或者磁阻效应元件12A和12B的电流的总和取值在一定范围内。因此，各读出位线21A和21B的电流值成为因响应磁阻效应元件12A和12B之间的电阻比而恒定分配标准化电流量而产生的电流值。因此，如果磁阻效应元件12A、12B的电阻值变化，各读出位线21A和21B中的电流波动总是响应总电流值而被抑制在一个恒定范围内，并且可以提供稳定的差动输出。

在磁阻效应元件12A和12B的电流路径上提供的二极管13A和13B防止电流从读出字线31流回磁阻效应元件12A和12B。因此，使电源电流分量回流经过磁阻效应元件12A(12B)的发生路径被切断，有利于改进读出信号的S/N比。

因此，在本实施例中，电流驱动器108C、106C被配置为使得写线6X、6Y的两端连接到驱动点A和B，并且(1)电流方向被切换到响应数据信号的方向并且允许电流流入环路以及(2)控制电流量，从而在流出写线之后提供恒定电流。因此，可以以恒定大小双向提供电流，与电阻变动无关。因此，在磁存储器件中，为了将信息写入各存储单元12，总是使用恒定电流，从而可以由足够强度的感应磁场可靠地写入信息，并且可以通过良好的控制，将对相邻存储单元12的漏磁场抑制在设置范围内；可以执行稳定的写操作。由于写线因存储单元的高度集成而变细，因此可以设想，在制造写线中出现的电阻差异仍将增大，并且电阻差异对写电流的影响在未来将变得更加显著。电流驱动器108C、106C可以克服这种情况并且可以证明还具有更多优点。

由于电流驱动器108C、106C被设计为通过操作晶体管Q1到Q6的差动开关对来控制电流方向，因此写电流在不同于现有技术的系统中得到方向控制。具体地说，晶体管Q5和Q6被配置并作为差动放大器工作，从而控制晶体管Q1和Q2的开路/闭合状态，因此晶体管Q1和Q2执行开关操作，其强度很好地跟随驱动点A和B之间的电位差。此外，晶体管Q1和Q2通过晶体管Q5和Q6在驱动点A和B之间跟随宽的电位波动。因此，如果写线6的电阻值变化很大，而流入各写线6的电流量保持恒定，则电流方向控制中开路/闭合操作的平衡仍可以维持。

可以保证写电流值恒定，与各写线6的电阻差异等无关，而且如上所述，写线6的大电阻差异是允许的。因此，写线6的制造误差所允许的范围加宽，并且写线布线结构的灵活性增强。例如，在制造工艺中控制线宽、细的写线的宽度和厚度恒定是极难的；对最终尺寸精确度没有要求在生产中是非常有利的。在实际布线中，写线的长度或形状可随位置而变化；即使在这种情况下，布局仍不需变化，并且还可能有意布置这样的布线结构。在存储器高度集成并且布线密度将来还将增大的情况下，认为这种技术的使用是有效的。

各个电流驱动器108C和106C仅由晶体管Q1到Q8和电阻R1到R4构成，因此与现有技术相比，写电流供应通道可以极度简化。因此，如果与字行Xn、位行Yn一一对应地提供电流驱动器108C、106C，将不需要大的电路空间。

另外，现有技术中的电流驱动器包括模拟电路(恒流控制部分)和数字电路(逻辑部分和脉冲生成部分)的混合；但是，本实施例中的电流驱动器108C、106C利用双极性晶体管Q1到Q8配置为模拟电路。优点在于可以用模拟方式精确地调整双极性晶体管中的电流量，同时MOS晶体管具有数字开关操作特性。如上所述，对于晶体管Q5和Q6以及晶体管Q1和Q2，成对元件差动放大在元件基极的电压之间的相对大于或小于关系，并以响应驱动点A和B之间的电位差的强度执行切换操作，从而保持工作状态。双极性晶体管非常适用于这种中间操作，并且可以直接控制电流量。

此外，根据存储单元12的宽度W1、W2形成电流驱动器108C、106C的图案，以便各电流驱动器108C、106C对应于各字行Xn、各位行Yn，同时电流驱动器108C和106C集成在一个电路区域中，因此形成的电流驱动器部件的成对电路元件彼此靠近。这样，成对电路元件在相似的温度条件下被驱动，因此可以抑制由温度变化引起的特性变化，并且可以防止电流驱动器108C、106C中的噪声。

[修改示例]

下面讨论上述实施例的修改示例。

[第一修改示例]

图19表示涉及电流驱动器布局的修改示例。在上述实施例中，所有电流驱动器106C都安排在存储单元组104的顶部。但是，如果电路尺寸大到超出存储单元12的宽度W2，则电流驱动器106C可以按交错的方式设置在顶部和底部，如图19所示。在相邻电流驱动器106C之间只存在写电流6Y的返回，并且如果将自由空间用作电路空间，则可以提供与位行Yn一一对应的电流驱动器106C。这种修改还可以对电流驱动器108C进行，并且根据电路布局应用到电流驱动器108C和电流驱动器106C中的一个或两个。此外，在实施例中，电流驱动器108C和106C都是X方向和Y方向组驱动电路DUn的部件，因此修改示例可以按扩展方式应用到组驱动电路DUn的布局中。

图20-23表示与电流驱动器的配置有关的修改示例。

[第二修改示例]

在图20中，在晶体管Q8的基极和地之间设置二极管D1。例如，二极管D1是串联的两个二极管，并具有在输入解码值时使晶体管Q8的基极电压保持恒定的功能。在实施例中，输入到晶体管Q8的基极的解码信号值是恒定的，因此不需要这种恒压元件；但是，如果不能确保解码信号值的稳定性，则可以利用二极管D1来进一步稳定晶体管Q8的基极电压，以便增强晶体管Q8的集电极和发射极之间的恒流控制。

[第三修改示例]

在图21中，在晶体管Q1的集电极-发射极和晶体管Q2的集电极-发射极之间并联电阻R5和R6。在第三到第五修改示例中，从各差动开关对到地侧的电路部分被等效表示为恒流源。该部分的特定配置可以类似于实施例中的配置或者可以是如在第二修改示例中那样的二极管D1等的修改。

电阻R5和R6具有在电阻电压下降时将驱动点A和B的各个电位调整到预定值的作用。驱动点A、B的电位是电源Vcc和地之间的中间电位，并且根据电流驱动器的电路设计确定。但是，如果该电位因任何其它电路的关系而需要设定，则可以提供电阻R5和R6，通过将该电位设置为与电压降匹配的电压电平，从而调整驱动点A、B的电位。

在实施例中，数据信号和参考信号都输入到晶体管Q3和Q4。作为控制各晶体管的工作状态的基础的信号可以输入到晶体管Q1和Q2，或可以输入到四个晶体管Q1到Q4。

[第四种修改]

在图22所示的修改示例中，与实施例相反，晶体管Q1和Q2的基极分别连接到数据信号线64和参考信号线65，并且晶体管Q3的基极连接到晶体管Q5的集电极和偏置电阻之间的中间点，而晶体管Q4的基极连接到晶体管Q6的集电极和偏置电阻之间的中间点。在这种情况下，首先，如果晶体管Q1和Q2响应数据信号和参考信号工作，则由晶体管Q5和Q6对该状态进行差动读出，并且根据读出结果控制晶体管Q3和Q4的操作。在修改示例中，晶体管Q5和Q6的基极电压根据晶体管Q1和Q2是导通还是截止而改变，并且晶体管Q5和Q6变为与晶体管Q1和Q2相同的工作状态。晶体管Q5的工作状态影响晶体管Q3的基极，因此，晶体管Q3进入与晶体管Q5的状态相反的工作状态。同样，晶体管Q6的工作状态影响晶体管Q4的基极，因此，晶体管Q4进入与晶体管Q6的状态相反的工作状态。因此，与实施例相比，晶体管Q1到Q6的操作过程不同，但所得到的晶体管Q1到Q4的开关控制以相似的方式执行。

[第五修改示例]

在图23所示的修改示例中，晶体管Q2和Q3的基极还都连接到数据信号线74，而晶体管Q1和Q4的基极都连接到参考信号线75，使得所有晶体管Q1到Q4都受到外部信号输入的控制。因此，在这种情况下，不需要对应于本发明的“差动控制部件(或第三差动开关对)”的电路。在实施例中，晶体管Q5和Q6对应于与“差动控制部件(或第三差动开关对)”对应的电路。包括晶体管Q5和Q6的差动放大电路不包括在本修改示例的电流驱动器中。

[示例]

[电流驱动器的恒流供应能力的验证]

写操作时流入写线的电流值在类似于实施例中的电路的实际电路中进行测量(见图5)。为了测量写电流值，改变写线的电阻值，以便检查电流驱动器的恒流供应能力可以在多大程度上跟随写线电阻值的变化。图24表示测量结果。

由此可以看出，尽管电阻值在从10Ω到1kΩ的宽变化范围上变化，但电流驱动器提供恒定电流。当电阻值超过1kΩ时，流入写线的电流量随电阻值的增大而减少。这时认为提供恒流的工作状态崩溃，因为写线中的电压降变大。

本发明不限于上述特定实施例和修改示例，并且在不背离本发明的精神和范围的前提下可以进行各种变化和修改。例如，在实施例的磁存储器件中，电流驱动器108C和电流驱动器106C可以配置为本发明的电流驱动器。但是，本发明的电流驱动器不一定应用到所有的电流提供电路，而是可以用于至少一部分电流提供电路。例如，还可能将本发明的电流驱动器用于X方向电流提供电路和Y方向电流提供电路其中之一。各条写线6X和6Y的布线形状就象字母U，因为两端都连接到电流驱动器108C、106C。但是，连接到具有任何其它配置的电流提供电路的写线形状当然不一定要象字母U，并且可以在一端连接电流提供电路而另一端接地，象现有技术那样。

图25表示这样一个特定示例。在此情况下，X方向写电路包括电流驱动器108C和布线象实施例中的字母U的写字线6X的组合；Y方向写电路包括配置成与现有技术中的电流提供电路一样的Y方向电流驱动器121以及线性写位线122，其中每条写位线的一端连接到电流驱动器，另一端接地。

写字线6X在来回通路上与写位线122交叉的区域上弯曲，并且在各交叉区中设置磁阻效应元件123。如果磁阻效应元件由此配置在写字线6X的来回通路上，则可以按两倍的密度集成磁阻效应元件。各个磁阻效应元件123还可以被操作，以便作为一个存储单元承载一个单位的信息，但一对磁阻效应元件123也可以作为一个存储单元被操作(例如，两个在X方向相邻的磁阻效应元件作为一个存储单元，如以上在实施例中所述)。

因此，在本发明的磁存储器件中，任何修改都是可能的，只除了各条写线在两端连接到本发明的相应的电流驱动器。如特定示例所示，从本发明的相应电流驱动器接收电流供给的各写线可以被修改，只要写线在两端连接并且形成闭合回路，并且可以在存储单元区中采用任何布线形状。例如，写线的形状不一定要象字母U；还可以采用其它任何布线结构，例如，如现有技术中那样、写线彼此交叉的情况以及在磁阻效应元件的形成区中写线彼此平行的情况。

对应于本发明的电流驱动器的电流方向控制部分和电流量控制部分的电路部分的特定结构不限于实施例中的结构，并且如果实施了所述功能则可以用任何结构，如以上参考修改示例所述。在实施例中，各个电流驱动器108C和106C由双极性晶体管构成，但本发明的电流驱动器不限于该配置，并且可以由诸如MOSFET或CMOS等半导体元件构成。

磁阻效应元件12A和12B是成对的，用于形成承载一个单位的信息的一个存储单元12，但各个元件也可承载一个单位的信息。磁阻效应元件的配置不需要与实施例中所描述的一样；可以不提供环形磁层。此外，在实施例中，磁阻效应元件12A和12B是MR元件，但TMR元件还可以用GMR元件替换，在这种情况下，磁阻效应元件可以制造为类似于磁阻效应元件12A(12B)，只是非磁层2从绝缘层变为非磁金属层。因此，每一种已知的元件结构都可应用于本发明的磁阻效应元件；可以采用CPP(电路垂直于平面)或者CIP(电流流入平面)，其中CPP允许电流垂直地流到磁层淀积面，而CIP允许电流平行地流到磁层淀积面。

在实施例中，按图9所示配置具体描述读电路，但本发明不受该读电路的电路结构、布线布局等限制。

如上所述，本发明的磁存储器件包括：磁阻效应元件，磁阻效应元件包括磁敏感层，该层的磁化方向根据外部磁场而变；写线，向该写线提供写电流，以便向磁敏感层施加外部磁场；以及写电流驱动电路，该电路包括用于控制写线中写电流的方向的电流方向控制部分以及用于将写线中的写电流量控制为恒定值的电流量控制部分。因此，可以在响应要写入的信息的方向上向写线提供写电流，该写电流的大小总是恒定的，与电流路径的电阻值无关。因此，可以执行稳定的写操作，与各写线的电阻值波动等无关。由于允许写线的电阻变化，因此写线的制造误差的可允许范围可以拓宽，并且写线布线结构的灵活性可得到增强。

具体地说，如果电流方向控制部分包括：第一差动开关对，其中包括第一电流开关和第二电流开关，它们配置为对应于写线的两端，可工作而变成彼此相反的开路/闭合状态；第二差动开关对，其中包括第三电流开关和第四电流开关，它们配置为对应于第一电流开关和第二电流开关，可工作而变成彼此相反的开路/闭合状态，而且第一差动开关对具有选择写线两端之一作为写电流的流入侧的功能，而第二差动开关对具有选择写线两端中的另一端作为写电流的流出侧的功能，则电流方向控制可以通过差动控制成对电流开关的开路/闭合操作来实施。电流方向控制部分由此利用电流开关实现，从而可能简单地配置写电流驱动电路，其中与现有技术相比，元件数量少得多。

如果在流出写线之后的写电流路径上提供电流量控制部分，则当写电流流入写线时，写电流总是受到恒流控制，并且大小可以总是恒定的，而与电流路径的电阻值无关。

此外，如果第一到第八晶体管、第一和第二偏置电阻以及第一和第二限流电阻都集成在同一区域中，则成对元件彼此靠近。因此，环境温度变得几乎一样，可以防止在驱动期间由于温度变化而改变相互特性，并且保证元件对执行正确的差动操作。因此，使高准确性的恒流控制成为可能。

本发明的写电流驱动电路包括：一对连接端，它们连接到写线的两端；电流方向控制部分，用于控制写线中写电流的方向；以及电流量控制部分，用于将允许流入写线的写电流量控制为恒定值。因此，写电流的大小总是恒定的，与电流路径的电阻值无关，并可以按任何所需方向提供给写线。也就是说，可以同时控制写电流的方向和大小，并且总是可以为各写线提供恒定电流，与电阻值波动等无关，有利于稳定的写操作。

本发明的写电流驱动方法包括如下步骤：选择写线两端之一作为写电流的流入侧，另一端作为流出侧，从而控制写电流的方向；以及在提供写电流的同时进行控制，以便写电流以恒定电流值在写线上流动。因此，写电流总是以恒定量从被选作写线流入侧的一端流向被选作流出侧的另一端。因此，可以为各写线执行稳定的写操作，与电阻值波动等无关。

Claims (39)

1.一种磁存储器件，它包括：

磁阻效应元件，它包括磁敏感层，该层的磁化方向根据外部磁场而改变；

写线，向所述写线提供写电流，以便向所述磁敏感层施加所述外部磁场；以及

写电流驱动电路，它包括用于控制所述写线中写电流的方向的电流方向控制部分以及用于将所述写线中的写电流量控制为恒定值的电流量控制部分。

2.如权利要求1所述的磁存储器件，其特征在于，所述电流方向控制部分选择将向其提供电流的所述写线的两端之一作为所述写电流的流入侧，而另一端作为流出侧，从而控制所述写电流的方向。

3.如权利要求2所述的磁存储器件，其特征在于，所述电流方向控制部分响应输入写数据信号而双向控制所述写电流的方向。

4.如权利要求2所述的磁存储器件，其特征在于，所述写线的两端都连接到所述写电流驱动电路。

5.如权利要求4所述的磁存储器件，其特征在于，所述写线具有闭环形状。

6.如权利要求4所述的磁存储器件，其特征在于，所述电流方向控制部分包括：

第一差动开关对，它包括第一电流开关和第二电流开关，它们配置为对应于所述写线的两端，可工作而变成彼此相反的开路/闭合状态；以及

第二差动开关对，它包括第三电流开关和第四电流开关，它们配置为对应于所述第一电流开关和所述第二电流开关，可工作而变成彼此相反的开路/闭合状态，以及

其中所述第一差动开关对具有选择所述写线两端之一作为所述写电流的流入侧的功能，而所述第二差动开关对具有选择另一端作为所述写电流的流出侧的功能。

7.如权利要求6所述的磁存储器件，其特征在于，所述第一电流开关和所述第四电流开关工作而变成相同的开路/闭合状态，以及

所述第二电流开关和所述第三电流开关工作而变成与所述第一和第四电流开关的状态相反的开路/闭合状态。

8.如权利要求6所述的磁存储器件，其特征在于，至少所述第一或者第二差动开关对响应所述数据信号而执行开路/闭合操作。

9.如权利要求6所述的磁存储器件，其特征在于，所述写线两端连接到所述第一和第二差动开关对之间的一对接合点。

10.如权利要求6所述的磁存储器件，其特征在于，所述电流方向控制部分包括差动控制部件，用于控制而使所述第一电流开关和所述第四电流开关变成相同的开路/闭合状态，而使所述第二电流开关和所述第三电流开关变成与所述第一和第四电流开关的状态相反的开路/闭合状态。

11.如权利要求10所述的磁存储器件，其特征在于，所述差动控制部件检测所述第一和第二差动开关对其中之一的开路/闭合状态并且根据所述检测结果控制另一差动开关对的开路/闭合操作。

12.如权利要求10所述的磁存储器件，其特征在于，所述差动控制部件包括第五电流开关和第六电流开关，可工作而变成彼此相反的开路/闭合状态。

13.如权利要求12所述的磁存储器件，其特征在于，所述第五电流开关检测所述第三电流开关的开路/闭合状态并使所述第二电流开关工作而变成与所述第三电流开关相同的开路/闭合状态，以及

所述第六电流开关检测所述第四电流开关的开路/闭合状态并使所述第一电流开关工作而变成与所述第四电流开关相同的开路/闭合状态。

14.如权利要求6所述的磁存储器件，其特征在于，所述第一到第四电流开关以第一到第四晶体管来实现。

15.如权利要求12所述的磁存储器件，其特征在于，所述第一到第四电流开关以第一到第四晶体管来实现。

16.如权利要求14所述的磁存储器件，其特征在于，所述写线的一端连接到所述第一晶体管的发射极和所述第三晶体管的集电极，而另一端连接到所述第二晶体管的发射极和所述第四晶体管的集电极。

17.如权利要求16所述的磁存储器件，其特征在于，所述第一和第二晶体管的集电极连接到电源。

18.如权利要求14所述的磁存储器件，其特征在于，所述第二差动开关对的所述第三和第四晶体管其中之一的基极输入写数据信号，而另一个的基极输入通过对所述数据信号求反而提供的信号。

19.如权利要求15所述的磁存储器件，其特征在于，所述第五和第六电流开关以第五和第六晶体管来实现。

20.如权利要求19所述的磁存储器件，其特征在于，所述第五和第六晶体管的基极连接到所述第三和第四晶体管的集电极，而它们的集电极连接到所述第二和第一晶体管的基极。

21.如权利要求19所述的磁存储器件，其特征在于，所述写电流驱动电路包括用作操作所述写电流驱动电路的开关的第七晶体管以及第一限流电阻，以及

所述第五和第六晶体管的发射极共同连接到所述第七晶体管的集电极，所述第七晶体管的发射极通过所述第一限流电阻接地。

22.如权利要求19所述的磁存储器件，其特征在于，第一偏置电阻设置在所述第五晶体管的集电极和所述第二晶体管的基极的连接点与电源之间，并且第二偏置电阻设置在所述第六晶体管的集电极和所述第一晶体管的基极的连接点与所述电源之间。

23.如权利要求22所述的磁存储器件，其特征在于，所述第一和第二晶体管的特性匹配，所述第三和第四晶体管的特性匹配，所述第五和第六晶体管的特性匹配，以及所述第一和第二偏置电阻的特性匹配。

24.如权利要求1所述的磁存储器件，其特征在于，所述电流量控制部分设置在从所述写线流出的写电流的路径上。

25.如权利要求14所述的磁存储器件，其特征在于，所述电流量控制部分至少包括第八晶体管和第二限流电阻，以及

所述第八晶体管的集电极同时连接到所述第三和第四晶体管的发射极，而它的发射极通过所述第二限流电阻接地，并且向它的基极选择性地输入恒定电压。

26.如权利要求25所述的磁存储器件，其特征在于，所述恒定电压是用于所述写电流驱动电路的有效信号，并且所述第八晶体管还用作使所述写电流驱动电路响应所述有效信号而工作的开关。

27.如权利要求19所述的磁存储器件，其特征在于，所述写电流驱动电路包括用作操作所述写电流驱动电路的开关的第七晶体管以及第一限流电阻，并且所述第七晶体管的集电极同时连接到所述第五和第六晶体管的发射极，而它的发射极通过所述第一限流电阻接地，

其中第一偏置电阻设置在所述第五晶体管的集电极和所述第二晶体管的基极的连接点与电源之间，并且第二偏置电阻设置在所述第六晶体管的集电极和所述第一晶体管的基极的连接点与所述电源之间，

所述电流量控制部分至少包括第八晶体管和第二限流电阻，并且所述第八晶体管的集电极同时连接到所述第三和第四晶体管的发射极，它的发射极通过所述第二限流电阻接地，并且向它的基极选择性地输入恒定电压，以及

其中所述第一到第八晶体管、所述第一和第二偏置电阻以及所述第一和第二限流电阻都集成在同一区域中。

28.如权利要求1所述的磁存储器件，其特征在于，所述磁阻效应元件包括：

分层产品，它包括磁敏感层，该层被配置为使电流以与淀积面垂直的方向流动；以及

环形磁层，该层设置在所述分层产品的一面上，使得沿所述淀积面的方向为轴向，所述写线穿过该轴向。

29.如权利要求28所述的磁存储器件，其特征在于，所述写线包括多条第一写线和多条第二写线，其中第二写线延伸而与所述多条第一写线交叉，以及

所述第一和第二写线在穿过所述环形磁层的区域中彼此平行地延伸。

30.如权利要求1所述的磁存储器件，其特征在于，一个存储单元包括一对所述磁阻效应元件。

31.如权利要求30所述的磁存储器件，其特征在于，所述磁阻效应元件对中的所述磁敏感层的磁化方向根据流过所述第一和第二写线的电流所感应的磁场变为彼此反向平行，从而在所述存储单元中存储信息。

32.一种应用于磁存储器件的写电流驱动电路，所述磁存储器件包括：磁阻效应元件，所述磁阻效应元件包括磁敏感层，该层的磁化方向根据外部磁场而改变；以及写线，向所述写线提供写电流，以便向所述磁敏感层施加外部磁场，所述写电流驱动电路包括：

连接所述写线两端的一对连接端；

电流方向控制部分，用于控制所述写线中写电流的方向；以及

电流量控制部分，用于将允许流入所述写线中的写电流量控制为恒定值。

33.如权利要求32所述的写电流驱动电路，其特征在于，所述电流方向控制部分包括：

第一差动开关对，它包括第一电流开关和第二电流开关，它们配置为对应于所述写线的两端，可工作而变成彼此相反的开路/闭合状态；

第二差动开关对，它包括第三电流开关和第四电流开关，它们配置为对应于所述第一电流开关和所述第二电流开关，可工作而变成彼此相反的开路/闭合状态；以及

差动控制部件，用于控制而使所述第一电流开关和所述第四电流开关变成相同的开路/闭合状态，而使所述第二电流开关和所述第三电流开关变成与所述第一和第四电流开关的状态相反的开路/闭合状态。

34.如权利要求33所述的写电流驱动电路，其特征在于，所述第一到第四电流开关以第一到第四晶体管来实现。

35.如权利要求34所述的写电流驱动电路，其特征在于，所述写线的一端连接到所述第一晶体管的发射极和所述第三晶体管的集电极，另一端连接到所述第二晶体管的发射极和所述第四晶体管的集电极。

36.如权利要求32所述的写电流驱动电路，其特征在于，所述电流量控制部分包括晶体管和限流电阻并且设置在流出所述写线的写电流的路径上，其中向所述晶体管的基极输入恒定电压。

37.一种应用于磁存储器件的写电流驱动方法，所述磁存储器件包括：磁阻效应元件，所述磁阻效应元件包括磁敏感层，该层的磁化方向根据外部磁场而改变；以及写线，向所述写线提供写电流，以便向所述磁敏感层施加外部磁场，所述写电流驱动方法包括如下步骤：

选择向其提供电流的所述写线两端之一作为所述写电流的流入侧，另一端作为流出侧，从而控制所述写电流的方向；以及

在提供所述写电流的同时进行控制，以便所述写电流以恒定电流值在所述写线上流动。

38.如权利要求37所述的写电流驱动方法，其特征在于包括如下步骤：

提供第一差动开关对，其中包括第一晶体管和第二晶体管，它们配置为对应于所述写线的两端，可工作而变成彼此相反的开路/闭合状态；

第二差动开关对，包括第三电流开关和第四电流开关，它们配置为对应于所述第一晶体管和所述第二晶体管，可工作而变成彼此相反的开路/闭合状态；以及

差动控制部件，用于控制而使所述第一晶体管和所述第四晶体管变成相同的开路/闭合状态，以及使所述第二晶体管和所述第三晶体管变成与所述第一和第四晶体管的状态相反的开路/闭合状态；

将所述写线的一端连接到所述第一晶体管的发射极和所述第三晶体管的集电极，将所述写线的另一端连接到所述第二晶体管的发射极和所述第四晶体管的集电极；

双向切换允许流入所述写线的写电流的方向；

在流出所述写线的写电流的路径上设置电流量控制部分，其中包括晶体管和限流电阻，向所述晶体管的基极输入恒定电压；以及

将所述写线中的写电流量控制为恒定值。

39.如权利要求38所述的写电流驱动方法，其特征在于，使所述第三和第四晶体管响应允许流入所述写线的写电流的方向而执行开路/闭合操作，从而所述第二差动开关对选择所述写线的一端作为所述写电流的流出侧，其中

所述差动控制部件检测所述第二差动开关对中各晶体管的开路/闭合状态并控制所述第二晶体管的操作，以便变成与所述第三晶体管相同的开路/闭合状态，以及控制所述第一晶体管的操作，以便变成与所述第四晶体管相同的开路/闭合状态，以及其中

所述第一和第二晶体管执行开路/闭合操作，从而所述第一差动开关对选择所述写线的另一端作为所述写电流的流入侧。

Images