[go: up one dir, main page]

WO2021039116A1 - 検出装置 - Google Patents

検出装置 Download PDF

Info

Publication number
WO2021039116A1
WO2021039116A1 PCT/JP2020/026068 JP2020026068W WO2021039116A1 WO 2021039116 A1 WO2021039116 A1 WO 2021039116A1 JP 2020026068 W JP2020026068 W JP 2020026068W WO 2021039116 A1 WO2021039116 A1 WO 2021039116A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting element
photoelectric conversion
detection device
light
Prior art date
Application number
PCT/JP2020/026068
Other languages
English (en)
French (fr)
Inventor
池田　雅延
金谷　康弘
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2021039116A1 publication Critical patent/WO2021039116A1/ja
Priority to US17/650,718 priority Critical patent/US12278294B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/20—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
    • H10F55/25—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
    • H10F55/255—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/95—Circuit arrangements
    • H10F77/953—Circuit arrangements for devices having potential barriers
    • H10F77/957—Circuit arrangements for devices having potential barriers for position-sensitive photodetectors, e.g. lateral-effect photodiodes or quadrant photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/198—Contact-type image sensors [CIS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Definitions

  • the present invention relates to a detection device.
  • Patent Document 1 describes a detection device in which a plurality of photoelectric conversion elements such as photodiodes are arranged on a substrate (in Patent Document 1, a photoelectric conversion device). Such an optical detection device is used as a biosensor for detecting biometric information, such as a fingerprint sensor and a vein sensor.
  • the light source that irradiates the object to be detected and the sensor that detects the light from the object to be detected are configured on separate substrates, it may be difficult to reduce the size. Further, in order to improve the detection performance, it is desirable to provide a plurality of light sources having different emission wavelengths, but if a large number of light sources are provided, it may be difficult to reduce the size.
  • An object of the present invention is to provide a detection device capable of improving the detection performance while reducing the size.
  • the detection device includes a substrate, a plurality of photoelectric conversion elements provided on the substrate and output a detection signal according to the irradiated light, and at least one or more light emitting devices provided on the substrate. It has an element and a control circuit for setting the wavelength of light emitted from the light emitting element by controlling the current flowing through the light emitting element.
  • FIG. 1 is a block diagram showing a configuration example of the detection device according to the first embodiment.
  • FIG. 2 is a plan view schematically showing the detection device according to the first embodiment.
  • FIG. 3 is a sectional view taken along line III-III'of FIG.
  • FIG. 4 is a circuit diagram showing a unit detection region of the sensor array according to the first embodiment.
  • FIG. 5 is a circuit diagram showing a drive circuit for driving the light emitting element according to the first embodiment.
  • FIG. 6 is a cross-sectional view showing a photoelectric conversion element and a read transistor.
  • FIG. 7 is a cross-sectional view showing a light emitting element and a driving transistor.
  • FIG. 8 is a plan view schematically showing the configuration of the light emitting element and the pedestal.
  • FIG. 9 is a flowchart for explaining a detection method of the detection device according to the first embodiment.
  • FIG. 10 is an explanatory diagram for explaining the relationship between the driving of the photoelectric conversion element and the lighting operation of the light emitting element.
  • FIG. 11 is a graph showing an example of the relationship between the current density flowing through the light emitting element and the emission peak wavelength.
  • FIG. 12 is an explanatory diagram for explaining the relationship between the driving of the photoelectric conversion element and the lighting operation of the light emitting element of the detection device according to the modified example.
  • FIG. 13 is a cross-sectional view schematically showing the detection device according to the second embodiment.
  • FIG. 1 is a block diagram showing a configuration example of the detection device according to the first embodiment.
  • the detection device 1 includes a sensor array 10, a sensor scanning circuit 12, a signal line selection circuit 14, a light emitting element drive circuit 16, a power supply voltage control circuit 18, a control circuit 100, and a memory 102. And a detection circuit 104.
  • the sensor array 10 is an optical sensor having a plurality of photoelectric conversion elements 3 provided on the array substrate 2 and a light emitting element 5 as a light source.
  • the plurality of photoelectric conversion elements 3 included in the sensor array 10 are, for example, PIN-type photodiodes (Positive Intrinsic Negative Diodes) containing silicon, and a signal line selection circuit using a signal corresponding to the irradiated light as a detection signal Vdet. Output to 14. Further, the sensor array 10 performs detection according to the scanning signal Vread supplied from the sensor scanning circuit 12.
  • the control circuit 100 supplies control signals to the sensor scanning circuit 12, the signal line selection circuit 14, the light emitting element drive circuit 16, the power supply voltage control circuit 18, and the detection circuit 104, respectively, and controls their operations. Is.
  • the control circuit 100 is an arithmetic unit mounted on the detection device 1, that is, a CPU (Central Processing Unit).
  • the control circuit 100 executes various processes by reading a program from the memory 102, for example.
  • the memory 102 is a storage circuit that stores the calculation contents of the control circuit 100 and program information. Further, the memory 102 stores information about the plurality of photoelectric conversion elements 3 included in the sensor array 10 and information about the light emitting element 5 in advance.
  • the memory 102 may be, for example, a RAM (Random Access Memory), a register circuit, or the like.
  • the sensor scanning circuit 12 is a circuit that selects a scanning line GL (see FIG. 4) based on a control signal supplied from the control circuit 100.
  • the sensor scanning circuit 12 sequentially or simultaneously selects a plurality of scanning lines GL, and supplies the scanning signal Vread to the selected scanning lines GL. As a result, the sensor scanning circuit 12 selects a plurality of photoelectric conversion elements 3 connected to the scanning line GL.
  • the signal line selection circuit 14 is a switch circuit that sequentially or simultaneously selects a plurality of signal line SLs (see FIG. 4).
  • the signal line selection circuit 14 connects the selected signal line SL and the detection circuit 104 based on the selection signal supplied from the control circuit 100.
  • the signal line selection circuit 14 outputs the detection signal Vdet of the photoelectric conversion element 3 corresponding to the selected signal line SL to the detection circuit 104 via the output signal line Lout.
  • the signal line selection circuit 14 is, for example, a multiplexer.
  • the detection circuit 104 is connected to the signal line selection circuit 14 via the output terminal Tout and the output signal line Lout.
  • the detection circuit 104 is a signal processing circuit that performs signal processing of the detection signal Vdet, and is, for example, an AFE (Analog Front End; analog front end circuit).
  • the detection circuit 104 has at least the functions of a signal amplification circuit and an A / D conversion circuit.
  • the signal amplification circuit amplifies the detection signal Vdet output from the sensor array 10 via the signal line selection circuit 14.
  • the A / D conversion circuit converts the analog signal output from the signal amplification circuit into a digital signal.
  • one detection circuit 104 is shown in FIG. 1 for the sake of brevity, a plurality of detection circuits 104 may be used depending on the number of output terminals of the signal line selection circuit 14 and the resolution of the sensor array 10. It may be provided.
  • the light emitting element drive circuit 16 is a circuit that drives the light emitting element 5 based on the control signal supplied from the control circuit 100. Specifically, the light emitting element drive circuit 16 supplies the gate drive signal Vg to the gate of the drive transistor DRT provided corresponding to the light emitting element 5. As a result, the drive transistor DRT is turned on, and the selected light emitting element 5 is connected to the power supply voltage control circuit 18. Further, the light emitting element drive circuit 16 can also change the pulse width Wvg of the gate drive signal Vg based on the control signal supplied from the control circuit 100.
  • the power supply voltage control circuit 18 supplies the anode power supply potential P VDD to the anode terminal 52 of the selected light emitting element 5 based on the control signal supplied from the control circuit 100, and supplies the cathode power supply potential PVSS to the cathode of the light emitting element 5. Supply to terminal 53. As a result, a current flows through the light emitting element 5 according to the anode power supply potential P VDD and the cathode power supply potential PVSS supplied from the power supply voltage control circuit 18. The light emitting element 5 emits light according to the flowing current.
  • the control circuit 100 sets the wavelength of the light emitted from the light emitting element 5 by controlling the current flowing through the light emitting element 5.
  • the power supply voltage control circuit 18 includes, for example, an amplifier circuit, and supplies an anode power supply potential P VDD having a plurality of different potentials. Further, the power supply voltage control circuit 18 supplies a fixed reference potential as the cathode power supply potential PVSS. The power supply voltage control circuit 18 changes the current flowing through each light emitting element 5 by setting the anode power supply potential P VDD having a different potential for each light emitting element 5, and sets the wavelength of the light emitted from the light emitting element 5. ..
  • the power supply voltage control circuit 18 may supply a predetermined fixed potential as the anode power supply potential P VDD and supply the cathode power supply potential PVSS having a plurality of different potentials, or the anode power supply potential P VDD and the cathode power supply potential. As PVSS, a plurality of different potentials may be supplied. Further, the power supply voltage control circuit 18 may set P VDD for each light emitting element 5 in the anode power supply having different potentials, or may be set for each light emitting element group arranged for each row or column. ..
  • the detection device 1 the light emitting element 5 emits light, and the photoelectric conversion element 3 detects the light reflected by the detected object such as a finger or the palm among the light emitted from the light emitting element 5.
  • the detection device 1 can detect the biological information of the object to be detected.
  • Biological information includes, for example, fingerprints, blood vessel images (vein patterns) of fingers and palms, pulse waves, pulses, blood oxygen concentration, and the like.
  • FIG. 2 is a plan view schematically showing the detection device according to the first embodiment.
  • the detection device 1 further includes an array substrate 2 and a drive IC (Integrated Circuit) 210.
  • the array substrate 2 is a drive circuit board for driving the photoelectric conversion element 3 and the light emitting element 5, and is also called a backplane or an active matrix substrate.
  • the array substrate 2 has a substrate 21, a plurality of transistors, a plurality of capacitances, various wirings, and the like.
  • the detection device 1 has a detection area AA and a peripheral area GA.
  • the detection region AA is a region in which a plurality of photoelectric conversion elements 3 and a light emitting element 5 are arranged, and is a region for detecting an object to be detected that is in contact with or is close to the detection region AA.
  • the peripheral region GA is a region in which a plurality of photoelectric conversion elements 3 and light emitting elements 5 are not arranged, and is a region between the outer periphery of the detection region AA and the end portion of the substrate 21.
  • the plurality of photoelectric conversion elements 3 are arranged in a matrix in the detection region AA of the substrate 21. Specifically, the plurality of photoelectric conversion elements 3 are arranged in the detection region AA in the first direction Dx and the second direction Dy.
  • the first direction Dx and the second direction Dy are directions parallel to the surface of the substrate 21.
  • the first direction Dx is orthogonal to the second direction Dy.
  • the first direction Dx may intersect with the second direction Dy without being orthogonal to each other.
  • the third direction Dz is a direction orthogonal to the first direction Dx and the second direction Dy.
  • the third direction Dz corresponds to, for example, the normal direction of the substrate 21.
  • the plan view indicates the positional relationship when viewed from the third direction Dz.
  • a plurality of scanning lines GL and a plurality of signal lines SL are provided corresponding to the plurality of photoelectric conversion elements 3.
  • the plurality of scanning lines GL extend in the first direction Dx and are arranged side by side in the second direction Dy.
  • One scanning line GL is electrically connected to each of the photoelectric conversion elements 3 arranged in the first direction Dx.
  • the plurality of signal lines SL extend in the second direction Dy and are arranged side by side in the first direction Dx.
  • One signal line SL is electrically connected to each of the photoelectric conversion elements 3 arranged in the second direction Dy.
  • the plurality of light emitting elements 5 are provided in the detection region AA and are arranged side by side in the first direction Dx.
  • the plurality of light emitting elements 5 are arranged at positions that do not overlap with the plurality of photoelectric conversion elements 3 in a plan view. More specifically, the plurality of light emitting elements 5 are arranged at the intersection of the gap SLx of the photoelectric conversion elements 3 adjacent to the first direction Dx and the gap SLy of the photoelectric conversion elements 3 adjacent to the second direction Dy.
  • the plurality of light emitting elements 5 are arranged at positions that do not overlap with various wirings (scanning line GL, signal line SL, etc.) provided corresponding to the plurality of photoelectric conversion elements 3.
  • the plurality of photoelectric conversion elements 3 are arranged at positions that do not overlap with various wirings (drive signal supply wiring L2, etc.) connected to the plurality of light emitting elements 5.
  • the light emitting element 5 is an inorganic light emitting diode (LED: Light Emitting Diode) chip having a size of several ⁇ m or more and 300 ⁇ m or less in a plan view. Generally, one element having a chip size of 100 ⁇ m or more is used. A mini LED (miniLED), and an element having a size of several ⁇ m or more and less than 100 ⁇ m is a micro LED (micro LED). In the present invention, any size LED can be used, and it may be used properly according to the size of the object to be detected of the detection device 1. The micro of the micro LED does not limit the size of the light emitting element 5.
  • LED Light Emitting Diode
  • the light emitting element 5 includes a first light emitting element 5R, a second light emitting element 5G, and a third light emitting element 5B.
  • the first light emitting element 5R emits, for example, red light (emission peak wavelength is 580 nm or more and 680 nm or less).
  • the second light emitting element 5G emits, for example, green light (emission peak wavelength is 480 nm or more and 560 nm or less).
  • the third light emitting element 5B emits, for example, blue light (emission peak wavelength is 420 nm or more and 470 nm or less).
  • the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B when it is not necessary to distinguish between the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B, it is simply referred to as the light emitting element 5. Further, the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B are arranged one by one, but they are merely examples and are not limited thereto. Two or more of the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B may be provided.
  • the detection device 1 may be provided with at least one or more of the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B.
  • the light emitting element 5 may not have the third light emitting element 5B and may be composed of a combination of the first light emitting element 5R and the second light emitting element 5G.
  • it may be composed of one type of light emitting element 5 among the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B.
  • the plurality of light emitting elements 5 may be provided with four or more, or may emit four or more different colors of light. In this case, it may have a light emitting element 5 that emits visible light and a light emitting element 5 that emits infrared light.
  • the arrangement of the plurality of light emitting elements 5 is not limited to the configuration shown in FIG.
  • the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B may be arranged in the second direction Dy.
  • the first direction Dx and the second direction Dy so that the first light emitting element 5R is adjacent to the first direction Dx and the third light emitting element 5B is adjacent to the second direction Dy centering on the second light emitting element 5G. It may be arranged in any of.
  • the plurality of light emitting elements 5 are not limited to the detection region AA, and may be provided in the peripheral region GA.
  • the sensor scanning circuit 12, the signal line selection circuit 14, the light emitting element drive circuit 16, the power supply voltage control circuit 18, and the drive IC 210 are provided in the peripheral region GA.
  • the drive IC 210 is a circuit that includes at least a part of the control circuit 100, the memory 102, and the detection circuit 104 shown in FIG. 1 and controls the detection of the detection device 1.
  • the drive IC 210 is mounted as COG (Chip On Glass) in the peripheral region GA of the substrate 21. Not limited to this, the drive IC 210 may be mounted as a COF (Chip On Film) on a wiring board connected to the peripheral region GA of the board 21.
  • the wiring board is, for example, a flexible printed circuit board or a rigid board.
  • the signal line selection circuit 14 connects a plurality of signal line SLs and the drive IC 210.
  • the two sensor scanning circuits 12 are arranged so as to sandwich the detection region AA in the first direction Dx, and are connected to the scanning line GL, respectively.
  • the light emitting element drive circuit 16 is arranged between one of the sensor scanning circuits 12 and the detection region AA.
  • the light emitting element drive circuit 16 is electrically connected to the gate of the drive transistor DRT of the light emitting element 5 via the drive signal supply wiring L2.
  • the power supply voltage control circuit 18 is provided in the peripheral region GA on the opposite side of the signal line selection circuit 14.
  • the power supply voltage control circuit 18 is electrically connected to the anode and cathode of the light emitting element 5.
  • the power supply voltage control circuit 18 is connected to the light emitting element 5 via the anode power supply wiring L1 (anode electrode 57). Further, the power supply voltage control circuit 18 is connected to the light emitting element 5 via the cathode power supply wiring L10 (cathode electrode 59). In this embodiment, one common cathode power supply wiring L10 is used to supply the cathode power supply potential PVSS having the same potential to the cathodes of the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B. Is connected to.
  • the cathode power supply wiring L10 may be different for each light emitting element 5, the anode power supply wiring L1 may be common to a plurality of light emitting elements 5, and both the anode power supply wiring L1 and the cathode power supply wiring L10 may be used for each light emitting element 5. It may be different wiring. Further, the drive IC 210 is connected to the photoelectric conversion element 3 via wiring 65 (reference potential supply wiring), reference potential supply wiring (not shown), reset control line RG, etc., and the reference potential Vpin or reference is connected to the photoelectric conversion element 3. The potential Vref and the like are supplied.
  • the arrangement of the light emitting element drive circuit 16 and the power supply voltage control circuit 18 is not limited to the configuration of FIG. 2, and can be appropriately changed according to the arrangement of the plurality of light emitting elements 5.
  • the power supply voltage control circuit 18 may be provided in the peripheral region GA on the same side as the signal line selection circuit 14.
  • a plurality of photoelectric conversion elements 3 are arranged in 4 rows and 4 columns, for a total of 16 pieces, but this is just an example and can be changed as appropriate.
  • the number of the plurality of photoelectric conversion elements 3 may be 15 or less, or 17 or more.
  • the number of the plurality of photoelectric conversion elements 3 arranged in the first direction Dx may be different from the number of the plurality of photoelectric conversion elements 3 arranged in the second direction Dy.
  • FIG. 3 is a sectional view taken along line III-III'of FIG.
  • the direction from the substrate 21 toward the light emitting element 5 in the direction perpendicular to the surface of the substrate 21 is referred to as “upper” or simply “upper”. Further, the direction from the light emitting element 5 toward the substrate 21 is defined as “lower side” or simply “lower side”.
  • the mode of arranging another structure on a certain structure when simply expressing "above”, unless otherwise specified, the other structure is directly above the other so as to be in contact with the certain structure. It includes both the case of arranging a structure and the case of arranging another structure above one structure via another structure.
  • the plurality of photoelectric conversion elements 3 and the plurality of light emitting elements 5 are provided on the first main surface 21a of the same substrate 21.
  • the substrate 21 is an insulating substrate, and for example, a glass substrate such as quartz or non-alkali glass, or a resin substrate such as polyimide is used. Further, the substrate 21 is provided with a plurality of transistors Tr that form peripheral circuits such as a sensor scanning circuit 12 and a light emitting element drive circuit 16. The substrate 21 is provided with a drive circuit for driving the plurality of photoelectric conversion elements 3 and the plurality of light emitting elements 5, respectively.
  • An insulating film 26 is provided so as to cover the plurality of transistors Tr.
  • the plurality of photoelectric conversion elements 3 are provided on the insulating film 26. More specifically, the i-type semiconductor layer 31 constituting the photoelectric conversion element 3 is provided on the insulating film 26.
  • Each of the plurality of light emitting elements 5 is provided on the pedestal 55.
  • the n-type semiconductor layer 56, the anode electrode 57, and the contact layer 58 are laminated in this order on the pedestal 55.
  • the contact layer 58 is made of a translucent conductive material such as ITO (Indium Tin Oxide).
  • the light emitting element 5 has a semiconductor layer 51, an anode terminal 52, and a cathode terminal 53, respectively.
  • the semiconductor layer 51 a configuration in which an n-type clad layer, an active layer, and a p-type clad layer are laminated can be adopted.
  • a compound semiconductor such as gallium nitride (GaN), aluminum indium gallium phosphorus (AlInGaP), aluminum gallium arsenide (AlGaAs), gallium arsenide phosphorus (GaAsP), or gallium arsenide (GaAs) is used.
  • the semiconductor layer 51 different materials may be used for each of the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B. Further, as the active layer, a multiple quantum well structure (MQW structure) in which a well layer composed of several atomic layers and a barrier layer are periodically laminated may be adopted for high efficiency.
  • MQW structure multiple quantum well structure
  • the anode terminal 52 is provided on the lower side (board 21 side) of the semiconductor layer 51.
  • the cathode terminal 53 is provided on the upper side (cathode electrode 59 side) of the semiconductor layer 51.
  • the light emitting element 5 is mounted on the array substrate 2 so that the anode terminal 52 is in contact with the contact layer 58. As a result, the anode terminal 52 of the light emitting element 5 is electrically connected to the anode electrode 57 via the contact layer 58.
  • An insulating film 27 is provided so as to cover the plurality of photoelectric conversion elements 3.
  • An insulating film 28 (element insulating film) is provided between the plurality of light emitting elements 5.
  • the insulating film 28 covers the insulating film 27 and the side surfaces of the plurality of light emitting elements 5.
  • the insulating film 28 is provided with an opening at a position overlapping the cathode terminal 53.
  • the cathode electrode 59 is provided so as to cover the insulating film 28 and the plurality of light emitting elements 5, and is connected to the cathode terminals 53 of the plurality of light emitting elements 5.
  • the cathode electrode 59 is connected to the power supply voltage control circuit 18 via the cathode wiring L10 provided on the substrate 21.
  • the plurality of light emitting elements 5 are connected to a common cathode electrode 59, but the present invention is not limited to this, and the cathode electrodes 59 may be individually provided for each of the plurality of light emitting elements 5.
  • the detection device 1 is provided with a plurality of photoelectric conversion elements 3 and a plurality of light emitting elements 5 on the same substrate 21. Therefore, the size of the detection device 1 can be reduced as compared with the case where the plurality of light emitting elements 5 are provided on the substrate for the light source. Since the plurality of light emitting elements 5 have a first light emitting element 5R, a second light emitting element 5G, and a third light emitting element 5B that emit light having different wavelengths, light having a wavelength corresponding to the type of the object to be detected can be emitted. Can be emitted.
  • FIG. 4 is a circuit diagram showing a unit detection region of the sensor array according to the first embodiment.
  • the unit detection region SC includes a photoelectric conversion element 3, a reset transistor RST, a read transistor RDT, and a row selection transistor GLT. Further, in the unit detection region SC, a reset control line RG and a scanning line GL are provided as detection drive lines, and a signal line SL is provided as wiring for reading signals.
  • the plurality of transistors included in the unit detection area SC are each composed of an n-type TFT (Thin Film Transistor).
  • n-type TFT Thin Film Transistor
  • the present invention is not limited to this, and each transistor may be composed of a p-type TFT.
  • a reference potential Vpin is applied to the cathode of the photoelectric conversion element 3.
  • the anode of the photoelectric conversion element 3 is connected to the node N.
  • the node N is connected to the capacitive element Ca.
  • the signal (charge) output from the photoelectric conversion element 3 is accumulated in the capacitive element Ca.
  • the potential given to the anode is determined according to the amount of electric charge accumulated in the capacitive element Ca.
  • the reference potential Vpin is a potential larger than the potential Vn. In other words, the photoelectric conversion element 3 is controlled so as to apply a reverse bias.
  • the reset transistor RST is connected between the terminal Trs to which the reference potential Vref is given and the node N.
  • the gate of the reset transistor RST is connected to the reset control line RG.
  • the read transistor RDT is connected between the terminal to which the power supply VDD is supplied and the row selection transistor GLT.
  • the gate of the read transistor RDT is connected to the node N.
  • a signal (charge) generated by the photoelectric conversion element 3 is supplied to the gate of the read transistor RDT.
  • the read transistor RDT outputs a signal voltage corresponding to the signal (charge) generated by the photoelectric conversion element 3 to the row selection transistor GLT.
  • the row selection transistor GLT is connected between the source of the read transistor RDT and the signal line SL.
  • the gate of the row selection transistor GLT is connected to the scanning line GL.
  • a constant current source CS is connected to one end of the signal line SL.
  • the constant current source CS is connected to the source of the read transistor RDT via the row selection transistor GLT and the signal line SL.
  • a source follower circuit is formed by the read transistor RDT and the constant current source CS. The source follower circuit enables high-speed signal reading even when the capacitance formed in the signal line SL is large.
  • the signal read by the read transistor RDT for the source follower is input to the amplifier 141 via the signal line SL.
  • the unit detection region SCs are arranged in a matrix corresponding to each of the photoelectric conversion elements 3. That is, the read transistor RDT is electrically connected to each of the plurality of photoelectric conversion elements 3, and outputs a signal to the detection circuit 104 via the row selection transistor GLT, the signal line SL, and the amplifier 141.
  • FIG. 5 is a circuit diagram showing a drive circuit for driving the light emitting element according to the first embodiment.
  • the drive transistor DRT is provided corresponding to each of the light emitting elements 5.
  • FIG. 5 shows a configuration in which one drive transistor DRT is provided corresponding to one light emitting element 5.
  • the present invention is not limited to this, and two or more transistors may be provided corresponding to one light emitting element 5.
  • the anode (anode terminal 52) of the light emitting element 5 is connected to the anode power supply line L1 via the drive transistor DRT.
  • the cathode (cathode terminal 53) of the light emitting element 5 is connected to the cathode power supply line L10.
  • the anode power supply line L1 and the cathode power supply line L10 are electrically connected to the power supply voltage control circuit 18, respectively.
  • the anode power supply potential PVDD is supplied to the anode power supply line L1.
  • the cathode power supply potential PVSS is supplied to the cathode power supply line L10.
  • the anode power supply potential PVDD has a higher potential than the cathode power supply potential PVSS.
  • the gate of the drive transistor DRT is electrically connected to the light emitting element drive circuit 16 via the drive signal supply wiring L2.
  • the drive transistor DRT is turned on based on the gate drive signal Vg, the light emitting element 5 is connected to the anode power supply line L1, and the light emitting element 5 has a current corresponding to the potential difference between the anode power supply potential P VDD and the cathode power supply potential PVSS. Flows.
  • the light emitting element 5 emits light according to the flowing current.
  • the power supply voltage control circuit 18 can change the current flowing through the light emitting element 5 by controlling the anode power supply potential P VDD and the cathode power supply potential PVSS. Further, the light emitting element drive circuit 16 can change the current flowing through the light emitting element 5 by controlling the potential of the gate drive signal Vg and the pulse width Wvg. The light emitting element 5 shifts the brightness and peak wavelength of the emitted light according to the flowing current and time (pulse width Wvg).
  • the power supply voltage control circuit 18 may have different anode power supply potentials PVDD supplied to each of the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B. Further, the light emitting element drive circuit 16 may have different gate drive signals Vg (Vgr, Vgg, Vgb) supplied to each of the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B.
  • FIG. 6 is a cross-sectional view showing a photoelectric conversion element and a read transistor. Note that FIG. 6 shows the configuration of the read transistor RDT among the plurality of transistors provided corresponding to the photoelectric conversion element 3. However, the reset transistor RST and the row selection transistor GLT can also adopt the same cross-sectional configuration as the read transistor RDT.
  • the read transistor RDT is provided on the substrate 21.
  • the read transistor RDT has a semiconductor layer 61, a source electrode 62, a drain electrode 63, and a gate electrode 64.
  • the gate electrode 64 is provided on the substrate 21.
  • the insulating films 22a and 22b are provided on the substrate 21 so as to cover the gate electrode 64.
  • the insulating films 22a and 22b and the insulating films 23, 24 and 25 are inorganic insulating films, such as silicon oxide (SiO 2 ) and silicon nitride (SiN).
  • the semiconductor layer 61 is provided on the insulating film 22b.
  • the semiconductor layer 61 for example, polysilicon is used.
  • the semiconductor layer 61 is not limited to this, and may be a microcrystalline oxide semiconductor, an amorphous oxide semiconductor, low temperature polysilicon (LTPS: Low Temperature Polycrystalline Silicone), or the like.
  • the read transistor RDT has a bottom gate structure in which the gate electrode 64 is provided below the semiconductor layer 61, but a top gate structure in which the gate electrode 64 is provided above the semiconductor layer 61 may be used, and the gate electrode 64 is a semiconductor.
  • a dual gate structure provided on the upper side and the lower side of the layer 61 may be used.
  • the semiconductor layer 61 includes a channel region 61a, high-concentration impurity regions 61b and 61c, and low-concentration impurity regions 61d and 61e.
  • the channel region 61a is, for example, a non-doped intrinsic semiconductor or a low impurity region, and has lower conductivity than the high concentration impurity regions 61b and 61c and the low concentration impurity regions 61d and 61e.
  • the channel region 61a is provided in a region overlapping the gate electrode 64.
  • the high-concentration impurity regions 61b and 61c are provided in regions connected to the source electrode 62 and the drain electrode 63, that is, a region overlapping the bottom surface of the contact hole penetrating the insulating films 23, 24, and 25.
  • the low-concentration impurity regions 61d and 61e are provided between the channel region 61a and the high-concentration impurity regions 61b and 61c, respectively.
  • the insulating films 23, 24, and 25 are provided on the insulating film 22b so as to cover the semiconductor layer 61.
  • the source electrode 62 and the drain electrode 63 are connected to the semiconductor layer 61 via contact holes penetrating the insulating films 23, 24, and 25.
  • the source electrode 62 and the drain electrode 63 are composed of, for example, a laminated film of TiAlTi or TiAl, which is a laminated structure of titanium and aluminum.
  • the insulating films 26, 27, and 28 are provided on the insulating film 25 so as to cover the read transistor RDT.
  • An organic material such as photosensitive acrylic is used for the insulating films 26, 27, and 28.
  • the insulating films 26, 27, and 28 are flattening films, and can flatten irregularities formed by the read transistor RDT and various wirings.
  • the photoelectric conversion element 3 includes an i-type semiconductor layer 31, an n-type semiconductor layer 32, and a p-type semiconductor layer 33.
  • the i-type semiconductor layer 31, the n-type semiconductor layer 32, and the p-type semiconductor layer 33 are amorphous silicon (a-Si).
  • the photoelectric conversion element 3 made of amorphous silicon has high sensitivity to light of different wavelengths emitted from the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B, respectively.
  • the n-type semiconductor layer 32 is doped with impurities in a-Si to form an n + region.
  • impurities are doped in polysilicon to form a p + region.
  • the i-type semiconductor layer 31 is, for example, a non-doped intrinsic semiconductor, and has lower conductivity than the n-type semiconductor layer 32 and the p-type semiconductor layer 33.
  • the i-type semiconductor layer 31 is provided between the p-type semiconductor layer 33 and the n-type semiconductor layer 32 in the direction perpendicular to the surface of the substrate 21 (third direction Dz).
  • the p-type semiconductor layer 33, the i-type semiconductor layer 31, and the n-type semiconductor layer 32 are laminated in this order.
  • the p-type semiconductor layer 33 is provided on the insulating film 22b in the same layer as the semiconductor layer 61.
  • the i-type semiconductor layer 31 is provided on the insulating film 26 and is connected to the p-type semiconductor layer 33 from the insulating film 23 via a contact hole H1 penetrating the insulating film 26.
  • the n-type semiconductor layer 32 is provided on the i-type semiconductor layer 31.
  • the wirings 65 and 66 are provided on the insulating film 25 in the same layer as the source electrode 62 and the drain electrode 63.
  • the wiring 66 is connected to the p-type semiconductor layer 33 from the insulating film 23 via a contact hole penetrating the insulating film 25.
  • the wiring 66 is connected to the node N and electrically connected to the gate electrode 64 of the read transistor RDT.
  • the insulating film 27 is provided on the insulating film 26 so as to cover the photoelectric conversion element 3.
  • the insulating film 27 is provided with a contact hole H2 in a region overlapping the n-type semiconductor layer 32. Further, the insulating films 26 and 27 are provided with a contact hole H3 in a region overlapping the wiring 65.
  • the cathode electrode 35 is provided on the insulating film 27, is connected to the n-type semiconductor layer 32 via the contact hole H2, and is connected to the wiring 65 via the contact hole H3. That is, the cathode electrode 35 electrically connects the n-type semiconductor layer 32 and the wiring 65.
  • the cathode electrode 35 is, for example, a translucent conductive material such as ITO.
  • a reference potential Vpin is supplied to the wiring 65.
  • the insulating film 28 is provided on the insulating film 27 so as to cover the cathode electrode 35.
  • a light-shielding film 68 is provided under the photoelectric conversion element 3.
  • the light-shielding film 68 is formed in the same layer as the gate electrode 64.
  • the gate electrode 64 and the light-shielding film 68 are made of, for example, aluminum (Al), copper (Cu), silver (Ag), molybdenum (Mo), or an alloy film thereof.
  • the width of the light-shielding film 68 is formed wider than the width of the bottom surface of the i-type semiconductor layer 31 on the substrate 21 side. The light-shielding film 68 can suppress the light incident on the photoelectric conversion element 3 from the substrate 21 side.
  • FIG. 7 is a cross-sectional view showing a light emitting element and a driving transistor.
  • the drive transistor DRT has a semiconductor layer 71, a source electrode 72, a drain electrode 73, and a gate electrode 74.
  • the semiconductor layer 71 is, for example, polysilicon, more preferably low temperature polysilicon.
  • the semiconductor layer 71 includes a channel region 71a, high-concentration impurity regions 71b and 71c, and low-concentration impurity regions 71d and 71e.
  • the configuration of the drive transistor DRT is the same as that of the read transistor RDT, and detailed description thereof will be omitted.
  • the pedestal 55 and the n-type semiconductor layer 56 are provided on the insulating film 26. That is, the pedestal 55 and the n-type semiconductor layer 56 are provided in the same layer as the i-type semiconductor layer 31 and the n-type semiconductor layer 32 of the photoelectric conversion element 3, and are formed of the same material.
  • the pedestal 55 and the n-type semiconductor layer 56 are, for example, amorphous silicon.
  • the insulating film 27 is provided on the insulating film 26 so as to cover the pedestal 55 and the n-type semiconductor layer 56.
  • the insulating film 27 is provided with a contact hole H4 in a region overlapping the pedestal 55 and the n-type semiconductor layer 56.
  • the insulating films 26 and 27 are provided with a contact hole H6 in a region overlapping the source electrode 72.
  • the anode electrode 57 and the contact layer 58 are provided on the insulating film 27 and are connected to the n-type semiconductor layer 56 via the contact hole H4 and to the source electrode 72 via the contact hole H6.
  • the anode terminal 52 of the light emitting element 5 is electrically connected to the anode electrode 57 at the bottom of the contact hole H4 via the contact layer 58.
  • the anode terminal 52 of the light emitting element 5 is electrically connected to the source electrode 72 of the drive transistor DRT via the anode electrode 57 and the contact layer 58.
  • the insulating film 28 is provided on the insulating film 27 so as to cover the light emitting element 5.
  • the insulating film 28 is provided with a contact hole H5 in a region overlapping the cathode terminal 53.
  • the cathode electrode 59 is connected to the cathode terminal 53 via the contact hole H5.
  • the light emitting element 5 is provided on the pedestal 55. Therefore, even when the photoelectric conversion element 3 and the light emitting element 5 are provided on the same substrate 21, it is easy to adjust the height position of the light emitting element 5. Specifically, since the height position of the light emitting element 5 can be provided at a position closer to the object to be detected (a position away from the substrate 21) than the photoelectric conversion element 3, the light from the light emitting element 5 is efficiently received. It can be emitted toward the detector.
  • the photoelectric conversion element 3 can suppress the detection of stray light, so that the detection device 1 can improve the detection accuracy.
  • an insulating film 26 is provided from the insulating film 22a between the substrate 21 and the pedestal 55, and is connected to the wiring connected to various transistors and the photoelectric conversion element 3. No wiring is provided. Therefore, it is possible to suppress the application of an unintended potential to the light emitting element 5 from the drive circuit of the light emitting element 5 or the drive circuit of the photoelectric conversion element 3. Therefore, fluctuations in the current flowing through the light emitting element 5 can be suppressed.
  • FIG. 8 is a plan view schematically showing the configuration of the light emitting element and the pedestal.
  • the area of the pedestal 55 is larger than the area of the light emitting element 5.
  • the area of the pedestal 55 indicates the area on the upper surface of the pedestal 55. That is, the area of the pedestal 55 is equal to the area of the n-type semiconductor layer 56.
  • the area of the light emitting element 5 indicates the area of the surface (lower surface) connected to the contact layer 58 of the light emitting element 5. In this case, the area of the light emitting element 5 is equal to the area of the anode terminal 52.
  • the length Dledx of the light emitting element 5 in the first direction Dx is shorter than the length Dax of the pedestal 55 in the first direction Dx. Further, the length Drydy of the light emitting element 5 in the second direction Dy is shorter than the length Day of the pedestal 55 in the second direction Dy.
  • the pedestal 55 can absorb stray light satisfactorily. Further, since the anode electrode 57 is provided so as to cover the pedestal 55, it is possible to reflect the light emitted from the light emitting element 5 toward the substrate 21 side. Thereby, the light extraction efficiency of the light emitting element 5 can be improved.
  • the pedestal 55 is not limited to the case where it is made of the same amorphous silicon as the i-type semiconductor layer 31.
  • the pedestal 55 may be a laminate of amorphous silicon and microcrystalline silicon. In this case, the pedestal 55 can absorb stray light in a wider wavelength region.
  • FIG. 9 is a flowchart for explaining a detection method of the detection device according to the first embodiment.
  • FIG. 9 describes an example in which the second light emitting element 5G of the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B is turned on to detect the object to be detected based on the green light. ..
  • the detection device 1 can detect, for example, a fingerprint, a blood vessel image (vein pattern) of a finger or palm, a pulse wave, a pulse, or the like as biological information of the detected body.
  • the detection device 1 stores the characteristics of the photoelectric conversion element 3 and the light emitting element 5 in the memory 102 in advance (step ST0).
  • Information stored in the memory 102 includes, for example, the spectral sensitivity characteristics of the photoelectric conversion element 3, information indicating the relationship between the current density of the light emitting element 5 and the peak wavelength (see FIG. 11), and the relationship between the current and the brightness of the light emitting element 5. Information and the like indicating.
  • the memory 102 stores this information as a look-up table (LUT).
  • control circuit 100 supplies a control signal to the light emitting element drive circuit 16 and the power supply voltage control circuit 18 to drive the second light emitting element 5G.
  • the second light emitting element 5G emits green light having a different wavelength based on the control signal of the control circuit 100 (step ST1).
  • the photoelectric conversion element 3 acquires the wavelength dependence of the detected object by detecting the information of the detected object for each of the green lights having different wavelengths (step ST2).
  • FIG. 10 is an explanatory diagram for explaining the relationship between the driving of the photoelectric conversion element and the lighting operation of the light emitting element.
  • FIG. 11 is a graph showing an example of the relationship between the current density flowing through the light emitting element and the emission peak wavelength. The horizontal axis of the graph shown in FIG. 11 is the current density of the light emitting element 5, and the vertical axis is the wavelength indicating the maximum emission intensity in the spectrum of the light emitted from the light emitting element 5.
  • the second light emitting element 5G lights up during the period t1 and emits light having a wavelength of ⁇ g1.
  • the wavelength ⁇ g1 is, for example, an emission peak wavelength of about 506 nm.
  • the light emitting element 5 is an LED (micro LED) including a gallium nitride based semiconductor layer, and the wavelength of the light emitted from the light emitting element 5 differs depending on the current density flowing through each. As the current density flowing through the light emitting element 5 increases, the wavelength ⁇ tends to become shorter. The amount of change in the wavelength ⁇ increases in the order of the third light emitting element 5B, the second light emitting element 5G, and the first light emitting element 5R.
  • the current flowing through the light emitting element 5 is determined based on the potential difference between the anode terminal 52 and the cathode terminal 53 of the light emitting element 5.
  • the control circuit 100 can control the current density flowing through the light emitting element 5 by making the anode power supply potential P VDD supplied from the power supply voltage control circuit 18 different, for example.
  • the photoelectric conversion element 3 receives the light of the wavelength ⁇ g1 reflected by the detected object during the charge period (Charge) and outputs a signal (charge) corresponding to the light of the wavelength ⁇ g1.
  • the charge period is a period that overlaps with the period t1.
  • the second light emitting element 5G is turned off during the period t2.
  • the photoelectric conversion element 3 outputs the accumulated signal (charge) to the read transistor RDT during the read period (Read).
  • the detection device 1 detects the detection signal Vdet according to the light having the wavelength ⁇ g1.
  • the second light emitting element 5G lights up during the period t3 and emits light having a wavelength of ⁇ g2.
  • the wavelength ⁇ g2 is, for example, an emission peak wavelength of about 528 nm.
  • the photoelectric conversion element 3 outputs a signal (charge) corresponding to light having a wavelength of ⁇ g2 during the charge period (Charge).
  • the second light emitting element 5G is turned off during the period t4.
  • the photoelectric conversion element 3 outputs the accumulated signal (charge) to the read transistor RDT during the read period (Read).
  • the detection device 1 detects the detection signal Vdet corresponding to the light having the wavelength ⁇ g2.
  • the second light emitting element 5G lights up during the period t5 and emits light having a wavelength of ⁇ g3.
  • the wavelength ⁇ g3 is, for example, an emission peak wavelength of about 487 nm.
  • the photoelectric conversion element 3 outputs a signal (charge) corresponding to light having a wavelength of ⁇ g3 during the charge period (Charge).
  • the second light emitting element 5G is turned off during the period t6.
  • the photoelectric conversion element 3 outputs the accumulated signal (charge) to the read transistor RDT during the read period (Read).
  • the detection device 1 detects the detection signal Vdet corresponding to the light having the wavelength ⁇ g3.
  • the detection device 1 can acquire the wavelength dependence of the light from the object to be detected based on the light of different wavelengths ⁇ g1, ⁇ g2, and ⁇ g3 emitted from the light emitting element 5.
  • the wavelength dependence is, for example, information such as the amplitude (absolute value of potential) of the detection signal Vdet corresponding to each wavelength ⁇ g1, ⁇ g2, ⁇ g3, and the SN ratio.
  • the photoelectric conversion element 3 may have a reset period in which the reference potential Vref is supplied.
  • control circuit 100 determines the light selection wavelength ⁇ g suitable for detecting the detected object based on the wavelength dependence information of the detected object (step ST3).
  • the control circuit 100 sets the gate drive signal Vg, the anode power supply potential P VDD, and the like so that the current corresponding to the selected wavelength ⁇ g flows through the light emitting element 5 (step ST4).
  • the control circuit 100 calculates the potential difference given to the light emitting element 5 so that a current corresponding to the selected wavelength ⁇ g flows based on the information from the memory 102, and sets the anode power supply potential P VDD from the potential difference given to the light emitting element 5. ..
  • the control circuit 100 acquires the relationship between the selective wavelength ⁇ g of the incident light and the quantum efficiency from the memory 102 based on the spectral sensitivity characteristic of the photoelectric conversion element 3. For example, when the quantum efficiency at the selected wavelength ⁇ g is lower than the reference quantum efficiency, the pulse width Wvg of the gate drive signal Vg is set to be large.
  • the control circuit 100 drives the second light emitting element 5G and the photoelectric conversion element 3 under various set conditions to detect the object to be detected at the selected wavelength ⁇ g (step ST5).
  • the detection device 1 appropriately changes the wavelength of the light emitted from the light emitting element 5 according to the type and state of the object to be detected. As a result, the detection device 1 can improve the detection performance as compared with the configuration in which the detection device 1 detects at a wavelength fixed for each light emitting element 5. Further, for example, in the wavelength region of green light (emission peak wavelength is 480 nm or more and 560 nm or less), the number of second light emitting elements 5G should be reduced as compared with the case where a plurality of second light emitting elements 5G are provided for different wavelengths. Can be done.
  • the detection device 1 may turn on the first light emitting element 5R and detect the detected object based on the red light.
  • the detection device 1 can detect, for example, blood oxygen concentration and the like as biological information of the detected body.
  • the detection device 1 utilizes the difference in reflection and absorption by the detected object between light having a short wavelength and light having a long wavelength among the light emitted from the first light emitting element 5R, and has a blood oxygen concentration. Etc. can be detected.
  • the detection device 1 may turn on the third light emitting element 5B and detect the object to be detected based on the blue light.
  • the detection device 1 can detect, for example, the amount of sebum as the biological information of the object to be detected.
  • FIG. 10 shows an example in which the light emitting element 5 emits light having three different wavelengths ⁇ g1, ⁇ g2, and ⁇ g3, but the present invention is not limited to this, and light having four or more different wavelengths may be emitted. ..
  • the charge period (Charge) of the photoelectric conversion element 3 overlaps with the lighting period of the light emitting element 5, and the read period (Read) overlaps with the non-lighting period, but the present invention is not limited to this.
  • a part of the charge period (Charge) may overlap with the non-lighting period, and a part of the read period (Read) may overlap with the lighting period.
  • the portions described as the anode terminal 52 and the cathode terminal 53 are not limited to the description in the specification depending on the connection direction of the light emitting element 5 and the voltage application direction, and are reversed. You may. Further, in FIGS. 3 and 7, one electrode of the light emitting element 5 is on the lower side and the other electrode is on the upper side, but both of them are on the lower side, that is, the side facing the array substrate 2. It may have the configuration in.
  • the face-up structure in which the upper part of the light emitting element 5 is connected to the cathode electrode 59 is not limited, and the lower part of the light emitting element 5 is connected to the anode electrode 57 and the cathode electrode 59, so-called face-down. It may be a structure. Further, in this embodiment, the case where the sensor scanning circuit 12 is arranged at both ends of the sensor array 10 in the first direction Dx is illustrated, but the present invention is not limited to this, and only one end of the sensor array 10 in the first direction Dx is used. It may be placed in.
  • a cover glass or the like may be laminated on the surface of the detection device 1 if necessary. Further, the detection device 1 may be provided integrally with the display device. The detection device 1 may be provided so as to overlap a part of the display surface, or may be provided in the housing of the display device.
  • FIG. 12 is an explanatory diagram for explaining the relationship between the driving of the photoelectric conversion element and the lighting operation of the light emitting element of the detection device according to the modified example.
  • the first light emitting element 5R, the second light emitting element 5G, and the third light emitting element 5B are emitted in a time division manner.
  • the first light emitting element 5R emits light having a wavelength of ⁇ r1 during the period t11.
  • the photoelectric conversion element 3 detects the detected object in the period t11 and the period t12 based on the light having the wavelength ⁇ r1.
  • the second light emitting element 5G emits light having a wavelength of ⁇ g1 during the period t13.
  • the photoelectric conversion element 3 detects the object to be detected in the period t13 and the period t14 based on the light having the wavelength ⁇ g1.
  • the third light emitting element 5B emits light having a wavelength of ⁇ b1 during the period t15.
  • the photoelectric conversion element 3 detects the detected object in the period t15 and the period t16 based on the light having the wavelength ⁇ b1.
  • the detection device 1 can detect a plurality of different types of biological information for one object to be detected based on light having different wavelengths ⁇ r1, ⁇ g1, and ⁇ b1.
  • FIG. 13 is a cross-sectional view schematically showing the detection device according to the second embodiment.
  • the same components as those described in the above-described embodiment are designated by the same reference numerals, and duplicate description will be omitted.
  • the plurality of photoelectric conversion elements 3 are provided on the upper side of the first main surface 21a of the substrate 21, and the light emitting element 5A is the first main surface 21a. It is provided below the second main surface 21b on the opposite side.
  • the light emitting element 5A has a so-called face-down structure. That is, the anode terminal 52 and the cathode terminal 53A are provided on the surface of the light emitting element 5A facing the substrate 21 (the upper surface of the semiconductor layer 51 in FIG. 13).
  • the anode terminal 52 and the cathode terminal 53A are connected to the anode electrode 82 and the cathode electrode 83 provided on the second main surface 21b, respectively.
  • the substrate 21 is provided with a through hole H10 in a region that overlaps with the light emitting element 5A and does not overlap with the photoelectric conversion element 3. In other words, at least a part of the light emitting element 5A is provided in a region that does not overlap with the plurality of photoelectric conversion elements 3.
  • the through hole H10 penetrates from the first main surface 21a to the second main surface 21b. Further, the through hole H10 penetrates a plurality of layers of the insulating film including the insulating film 26.
  • the anode terminal 52 and the cathode terminal 53A are arranged apart from each other at positions that do not overlap with the through hole H10.
  • a black member 81 is provided on the second main surface 21b of the substrate 21 and the inner wall of the through hole H10.
  • the black member 81 covers the entire circumference of the inner wall of the through hole H10 and is continuously provided from the first main surface 21a side to the second main surface 21b side. Further, the black member 81 covers the entire region of the second main surface 21b except for the region where the through hole H10 is arranged. However, the black member 81 may not be provided in the region overlapping the anode electrode 82 and the cathode electrode 83.
  • the black member 81 is, for example, a low-reflection film made of a material having a higher light absorption rate than the anode electrode 82.
  • a resin material colored in black or a metal or metal oxide that exhibits black color due to carbon or thin film interference is used.
  • the plurality of photoelectric conversion elements 3 detect the light reflected by the object to be detected close to the first main surface 21a among the light LR, LG, and LB.
  • the black member 81 since the black member 81 is provided, it is possible to prevent the light LR, LG, and LB emitted from the light emitting element 5A from passing through the substrate 21 and directly incident on the photoelectric conversion element 3. Further, it is possible to prevent the light LR, LG, and LB from traveling from the inner wall of the through hole H10 to the inside of the substrate 21 and entering the photoelectric conversion element 3 as stray light. Therefore, the detection device 1A can improve the detection performance even if the photoelectric conversion element 3 is provided on the first main surface 21a of the substrate 21 and the light emitting element 5A is provided on the second main surface 21b of the substrate 21. Can be done.
  • an insulating film, a protective film, a cover glass, or the like that covers the photoelectric conversion element 3 may be appropriately provided. Further, an insulating film that insulates the light emitting elements 5A, a protective film that protects the light emitting element 5A, and the like may be appropriately provided as needed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

検出装置は、基板と、基板に設けられ、照射された光に応じた検出信号を出力する複数の光電変換素子と、基板に設けられた少なくとも１つ以上の発光素子と、発光素子に流れる電流を制御することで、発光素子から出射される光の波長を設定する制御回路と、を有する。

Description

検出装置
　本発明は、検出装置に関する。
　特許文献１には、フォトダイオード等の光電変換素子が基板上に複数配列された検出装置（特許文献１では、光電変換装置）が記載されている。このような光学式の検出装置は、例えば指紋センサや静脈センサ等、生体情報を検出する生体センサとして用いられる。
特開２０１１－１４７５２号公報
　光学式センサでは、被検出体に光を照射する光源と、被検出体からの光を検出するセンサとをそれぞれ別基板に構成すると、小型化を図ることが困難となる場合がある。また、検出性能を向上させるためには、発光波長の異なる複数の光源を備えることが望ましいが、光源を多数設けると小型化を図ることが困難となる場合がある。
　本発明は、小型化を図るとともに、検出性能を向上させることが可能な検出装置を提供することを目的とする。
　本発明の一態様の検出装置は、基板と、前記基板に設けられ、照射された光に応じた検出信号を出力する複数の光電変換素子と、前記基板に設けられた少なくとも１つ以上の発光素子と、前記発光素子に流れる電流を制御することで、前記発光素子から出射される光の波長を設定する制御回路と、を有する。
図１は、第１実施形態に係る検出装置の構成例を示すブロック図である。 図２は、第１実施形態に係る検出装置を模式的に示す平面図である。 図３は、図２のＩＩＩ－ＩＩＩ’断面図である。 図４は、第１実施形態に係るセンサアレイの単位検出領域を示す回路図である。 図５は、第１実施形態に係る発光素子を駆動する駆動回路を示す回路図である。 図６は、光電変換素子及び読出トランジスタを示す断面図である。 図７は、発光素子及び駆動トランジスタを示す断面図である。 図８は、発光素子及び台座の構成を模式的に示す平面図である。 図９は、第１実施形態に係る検出装置の検出方法を説明するためのフローチャートである。 図１０は、光電変換素子の駆動と、発光素子の点灯動作との関係を説明するための説明図である。 図１１は、発光素子に流れる電流密度と、発光ピーク波長との関係の一例を示すグラフである。 図１２は、変形例に係る検出装置の、光電変換素子の駆動と、発光素子の点灯動作との関係を説明するための説明図である。 図１３は、第２実施形態に係る検出装置を模式的に示す断面図である。
　本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１実施形態）
　図１は、第１実施形態に係る検出装置の構成例を示すブロック図である。図１に示すように、検出装置１は、センサアレイ１０と、センサ走査回路１２と信号線選択回路１４と、発光素子駆動回路１６と、電源電圧制御回路１８と、制御回路１００と、メモリ１０２と、検出回路１０４と、を有する。
　センサアレイ１０は、アレイ基板２に設けられた複数の光電変換素子３と、光源としての発光素子５と、を有する光センサである。センサアレイ１０が有する複数の光電変換素子３は、例えば、シリコンを含むＰＩＮ型のフォトダイオード（Positive　Intrinsic　Negative　Diode）であり、照射された光に応じた信号を、検出信号Ｖｄｅｔとして信号線選択回路１４に出力する。また、センサアレイ１０は、センサ走査回路１２から供給される走査信号Ｖｒｅａｄに従って検出を行う。
　制御回路１００は、センサ走査回路１２と信号線選択回路１４と、発光素子駆動回路１６と、電源電圧制御回路１８と、検出回路１０４とにそれぞれ制御信号を供給し、これらの動作を制御する回路である。制御回路１００は、検出装置１に搭載される演算装置、すなわちＣＰＵ（Central　Processing　Unit）である。制御回路１００は、例えば、メモリ１０２からプログラムを読み出すことで、各種処理を実行する。
　メモリ１０２は、制御回路１００の演算内容やプログラムの情報を記憶する記憶回路である。また、メモリ１０２は、センサアレイ１０が有する複数の光電変換素子３に関する情報や、発光素子５に関する情報をあらかじめ記憶している。メモリ１０２は、例えばＲＡＭ（Random　Access　Memory）、レジスタ回路等であってもよい。
　センサ走査回路１２は、制御回路１００から供給される制御信号に基づいて走査線ＧＬ（図４参照）を選択する回路である。センサ走査回路１２は、複数の走査線ＧＬを順次又は同時に選択し、選択された走査線ＧＬに走査信号Ｖｒｅａｄを供給する。これにより、センサ走査回路１２は、走査線ＧＬに接続された複数の光電変換素子３を選択する。
　信号線選択回路１４は、複数の信号線ＳＬ（図４参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１４は、制御回路１００から供給される選択信号に基づいて、選択された信号線ＳＬと、検出回路１０４とを接続する。これにより、信号線選択回路１４は、選択された信号線ＳＬに対応する光電変換素子３の検出信号Ｖｄｅｔを、出力信号線Ｌｏｕｔを介して検出回路１０４に出力する。信号線選択回路１４は、例えばマルチプレクサである。
　検出回路１０４は、出力端子Ｔｏｕｔ及び出力信号線Ｌｏｕｔを介して信号線選択回路１４と接続される。検出回路１０４は、検出信号Ｖｄｅｔの信号処理を行う信号処理回路であり、例えば、ＡＦＥ（Analog　Front　End；アナログフロントエンド回路）である。検出回路１０４は、少なくとも信号増幅回路及びＡ／Ｄ変換回路の機能を有する。信号増幅回路は、信号線選択回路１４を介してセンサアレイ１０から出力された検出信号Ｖｄｅｔを、増幅する。Ａ／Ｄ変換回路は、信号増幅回路から出力されるアナログ信号を、デジタル信号に変換する。なお、図１では、説明を簡略化するために１つの検出回路１０４を示しているが、信号線選択回路１４の出力端子の数や、センサアレイ１０の解像度に応じて複数の検出回路１０４が設けられていてもよい。
　発光素子駆動回路１６は、制御回路１００から供給される制御信号に基づいて、発光素子５を駆動する回路である。具体的には、発光素子駆動回路１６は、発光素子５に対応して設けられた駆動トランジスタＤＲＴのゲートにゲート駆動信号Ｖｇを供給する。これにより、駆動トランジスタＤＲＴがオンになり、選択された発光素子５が電源電圧制御回路１８と接続状態となる。また、発光素子駆動回路１６は、制御回路１００から供給される制御信号に基づいて、ゲート駆動信号Ｖｇのパルス幅Ｗｖｇを変更することもできる。
　電源電圧制御回路１８は、制御回路１００から供給される制御信号に基づいて、アノード電源電位ＰＶＤＤを、選択された発光素子５のアノード端子５２に供給し、カソード電源電位ＰＶＳＳを発光素子５のカソード端子５３に供給する。これにより、電源電圧制御回路１８から供給されるアノード電源電位ＰＶＤＤ及びカソード電源電位ＰＶＳＳに応じて、発光素子５に電流が流れる。発光素子５は、流れる電流に応じて発光する。
　制御回路１００は、発光素子５に流れる電流を制御することで、発光素子５から出射される光の波長を設定する。具体的には、電源電圧制御回路１８は、例えば増幅回路を含み、複数の異なる電位を有するアノード電源電位ＰＶＤＤを供給する。また、電源電圧制御回路１８は、カソード電源電位ＰＶＳＳとして固定された基準電位を供給する。電源電圧制御回路１８は、発光素子５ごとに異なる電位を有するアノード電源電位ＰＶＤＤを設定することで、発光素子５ごとに流れる電流を変化させ、発光素子５から出射される光の波長を設定する。ただし、電源電圧制御回路１８は、アノード電源電位ＰＶＤＤとして所定の固定された電位を供給し、複数の異なる電位を有するカソード電源電位ＰＶＳＳを供給してもよいし、アノード電源電位ＰＶＤＤとカソード電源電位ＰＶＳＳとして、いずれも複数の異なる電位を供給してもよい。また、電源電圧制御回路１８は、異なる電位を有するアノード電源電にＰＶＤＤを発光素子５ごとに設定してもよいし、行ごと又は列ごとに配列された発光素子群ごとに設定してもよい。
　検出装置１において、発光素子５が光を出射し、光電変換素子３は、発光素子５から出射された光のうち、指や掌等の被検出体で反射された光を検出する。これにより、検出装置１は、被検出体の生体情報を検出することができる。生体情報は、例えば、指紋、指や掌の血管像（静脈パターン）、脈波、脈拍、血中酸素濃度等である。
　図２は、第１実施形態に係る検出装置を模式的に示す平面図である。図２に示すように、検出装置１は、さらに、アレイ基板２と、駆動ＩＣ（Integrated　Circuit）２１０と、を含む。アレイ基板２は、光電変換素子３及び発光素子５を駆動するための駆動回路基板であり、バックプレーン又はアクティブマトリクス基板とも呼ばれる。アレイ基板２は、基板２１、複数のトランジスタ、複数の容量及び各種配線等を有する。
　検出装置１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、複数の光電変換素子３及び発光素子５が配置される領域であり、検出領域ＡＡに接触又は近接する被検出体を検出する領域である。周辺領域ＧＡは、複数の光電変換素子３及び発光素子５が配置されない領域であり、検出領域ＡＡの外周と、基板２１の端部との間の領域である。
　複数の光電変換素子３は、基板２１の検出領域ＡＡに、マトリクス状に配置される。具体的には、複数の光電変換素子３は、検出領域ＡＡに、第１方向Ｄｘ及び第２方向Ｄｙに配列される。本明細書において、第１方向Ｄｘ及び第２方向Ｄｙは、基板２１の表面に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。第３方向Ｄｚは、例えば、基板２１の法線方向に対応する。なお、以下、平面視とは、第３方向Ｄｚから見た場合の位置関係を示す。
　複数の光電変換素子３に対応して、複数の走査線ＧＬ及び複数の信号線ＳＬが設けられる。具体的には、複数の走査線ＧＬは、それぞれ第１方向Ｄｘに延在し、第２方向Ｄｙに並んで配置される。１つの走査線ＧＬは、第１方向Ｄｘに配列された光電変換素子３のそれぞれに電気的に接続される。また、複数の信号線ＳＬは、それぞれ第２方向Ｄｙに延在し、第１方向Ｄｘに並んで配置される。１つの信号線ＳＬは、第２方向Ｄｙに配列された光電変換素子３のそれぞれに電気的に接続される。
　複数の発光素子５は、検出領域ＡＡに設けられ、第１方向Ｄｘに並んで配列される。複数の発光素子５は、平面視で、複数の光電変換素子３と重ならない位置に配置される。より具体的には、複数の発光素子５は、第１方向Ｄｘに隣り合う光電変換素子３の間隙ＳＬｘと、第２方向Ｄｙに隣り合う光電変換素子３の間隙ＳＬｙとの交差部に配置される。
　更に、複数の発光素子５は、複数の光電変換素子３に対応して設けられた各種配線（走査線ＧＬ、信号線ＳＬ等）と重ならない位置に配置される。同様に、複数の光電変換素子３は、複数の発光素子５に接続された各種配線（駆動信号供給配線Ｌ２等）と重ならない位置に配置される。これにより、複数の発光素子５と、複数の光電変換素子３との間の、意図しない電気的な結合を抑制できる。
　発光素子５は、平面視で、数μｍ以上、３００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Light　Emitting　Diode）チップであり、一般的には、一つのチップサイズが１００μｍ以上の素子がミニＬＥＤ（ｍｉｎｉＬＥＤ）であり、数μｍ以上１００μｍ未満のサイズの素子がマイクロＬＥＤ（ｍｉｃｒｏ　ＬＥＤ）である。本発明ではいずれのサイズのＬＥＤも用いることができ、検出装置１の被検出体のサイズに応じて使い分ければよい。なお、マイクロＬＥＤのマイクロは、発光素子５の大きさを限定するものではない。
　発光素子５は、第１発光素子５Ｒ、第２発光素子５Ｇ及び第３発光素子５Ｂを含む。第１発光素子５Ｒは、例えば赤色の光（発光ピーク波長が５８０ｎｍ以上６８０ｎｍ以下）を出射する。第２発光素子５Ｇは、例えば緑色の光（発光ピーク波長が４８０ｎｍ以上５６０ｎｍ以下）を出射する。第３発光素子５Ｂは、例えば青色の光（発光ピーク波長が４２０ｎｍ以上４７０ｎｍ以下）を出射する。
　なお、以下の説明において、第１発光素子５Ｒ、第２発光素子５Ｇ及び第３発光素子５Ｂを区別して説明する必要がない場合には、単に発光素子５と表す。また、第１発光素子５Ｒ、第２発光素子５Ｇ及び第３発光素子５Ｂは、それぞれ１つずつ配置されているが、あくまで例示であり、これに限定されない。第１発光素子５Ｒ、第２発光素子５Ｇ及び第３発光素子５Ｂは、それぞれ２つ以上設けられていてもよい。
　また、検出装置１は、第１発光素子５Ｒ、第２発光素子５Ｇ及び第３発光素子５Ｂのうち、少なくとも１つ以上設けられていればよい。例えば、発光素子５は、第３発光素子５Ｂを有さず、第１発光素子５Ｒと第２発光素子５Ｇとの組み合わせで構成されていてもよい。あるいは、第１発光素子５Ｒ、第２発光素子５Ｇ及び第３発光素子５Ｂのうち、１種類の発光素子５で構成されていてもよい。また、複数の発光素子５は、４つ以上設けられていてもよく、４色以上の異なる光を出射してもよい。この場合、可視光を出射する発光素子５と、赤外光を出射する発光素子５とを有していてもよい。
　なお、複数の発光素子５の配置は、図２に示す構成に限定されない。例えば、第１発光素子５Ｒ、第２発光素子５Ｇ及び第３発光素子５Ｂが、第２方向Ｄｙに配列されていてもよい。また、第２発光素子５Ｇを中心として、第１発光素子５Ｒが第１方向Ｄｘに隣接し、第３発光素子５Ｂが第２方向Ｄｙに隣接するように、第１方向Ｄｘ及び第２方向Ｄｙのいずれにも配列されても良い。また、複数の発光素子５は、検出領域ＡＡに限定されず、周辺領域ＧＡに設けられていてもよい。
　センサ走査回路１２、信号線選択回路１４、発光素子駆動回路１６、電源電圧制御回路１８及び駆動ＩＣ２１０は、周辺領域ＧＡに設けられる。駆動ＩＣ２１０は、図１に示す制御回路１００、メモリ１０２及び検出回路１０４の少なくとも一部を含み構成され、検出装置１の検出を制御する回路である。駆動ＩＣ２１０は、基板２１の周辺領域ＧＡにＣＯＧ（Chip　On　Glass）として実装される。これに限定されず、駆動ＩＣ２１０は、基板２１の周辺領域ＧＡに接続された配線基板の上にＣＯＦ（Chip　On　Film）として実装されてもよい。なお、配線基板は、例えば、フレキシブルプリント基板、又は、リジット基板である。
　信号線選択回路１４は、複数の信号線ＳＬと駆動ＩＣ２１０とを接続する。２つのセンサ走査回路１２は、検出領域ＡＡを第１方向Ｄｘに挟んで配置されており、それぞれ走査線ＧＬに接続される。発光素子駆動回路１６は、一方のセンサ走査回路１２と検出領域ＡＡとの間に配置される。発光素子駆動回路１６は、駆動信号供給配線Ｌ２を介して、発光素子５の駆動トランジスタＤＲＴのゲートに電気的に接続される。電源電圧制御回路１８は、信号線選択回路１４と反対側の周辺領域ＧＡに設けられる。電源電圧制御回路１８は、発光素子５のアノード及びカソードに電気的に接続される。より具体的には、電源電圧制御回路１８は、アノード電源配線Ｌ１（アノード電極５７）を介して、発光素子５と接続されている。また、電源電圧制御回路１８は、カソード電源配線Ｌ１０（カソード電極５９）を介して、発光素子５と接続されている。本実施例において、各第１発光素子５Ｒ、第２発光素子５Ｇ、第３発光素子５Ｂのカソードには同一の電位を有するカソード電源電位ＰＶＳＳを供給するために、共通する１つのカソード電源配線Ｌ１０と接続されている。なお、カソード電源配線Ｌ１０を発光素子５ごとに異なる配線として、アノード電源配線Ｌ１を複数の発光素子５で共通としても良いし、アノード電源配線Ｌ１及びカソード電源配線Ｌ１０の両方を発光素子５ごとに異なる配線としても良い。また、駆動ＩＣ２１０は、配線６５（基準電位供給配線）、参照電位供給配線（非図示）、リセット制御線ＲＧ等を介して光電変換素子３と接続され、光電変換素子３に基準電位Ｖｐｉｎや参照電位Ｖｒｅｆ等を供給する。
　なお、発光素子駆動回路１６及び電源電圧制御回路１８の配置は、図２の構成に限定されず、複数の発光素子５の配置に応じて適宜変更できる。例えば、電源電圧制御回路１８は、信号線選択回路１４と同じ側の周辺領域ＧＡに設けられていてもよい。また、図２では、説明を分かりやすくするために、複数の光電変換素子３は４行４列、合計１６個配置されているが、あくまで一例であり適宜変更できる。複数の光電変換素子３は、１５個以下でもよく、１７個以上でもよい。また、第１方向Ｄｘに配列される複数の光電変換素子３の数は、第２方向Ｄｙに配列される複数の光電変換素子３の数と異なっていてもよい。
　図３は、図２のＩＩＩ－ＩＩＩ’断面図である。なお、本明細書において、基板２１の表面に垂直な方向において、基板２１から発光素子５に向かう方向を「上側」又は単に「上」とする。また、発光素子５から基板２１に向かう方向を「下側」又は単に「下」とする。また、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
　図３に示すように、複数の光電変換素子３及び複数の発光素子５は、同一の基板２１の第１主面２１ａ上に設けられる。基板２１は絶縁基板であり、例えば、石英、無アルカリガラス等のガラス基板、又はポリイミド等の樹脂基板が用いられる。また、基板２１には、センサ走査回路１２、発光素子駆動回路１６等の周辺回路を構成する複数のトランジスタＴｒが設けられる。基板２１には、複数の光電変換素子３及び複数の発光素子５を駆動するための駆動回路がそれぞれ設けられる。複数のトランジスタＴｒを覆って絶縁膜２６が設けられる。
　複数の光電変換素子３は、絶縁膜２６の上に設けられる。より具体的には、光電変換素子３を構成するｉ型半導体層３１が絶縁膜２６の上に設けられる。
　複数の発光素子５は、それぞれ台座５５の上に設けられる。台座５５の上にｎ型半導体層５６、アノード電極５７、コンタクト層５８の順に積層される。コンタクト層５８は、ＩＴＯ（Indium　Tin　Oxide）等の透光性導電材料で形成されている。
　発光素子５は、それぞれ、半導体層５１、アノード端子５２及びカソード端子５３を有する。半導体層５１は、ｎ型クラッド層、活性層及びｐ型クラッド層が積層された構成を採用することができる。半導体層５１は、例えば、窒化ガリウム（ＧａＮ）、アルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）あるいはアルミニウムガリウムヒ素（ＡｌＧａＡｓ）あるいはガリウムヒ素リン（ＧａＡｓＰ）、ガリウムヒ素（ＧａＡｓ）等の化合物半導体が用いられる。半導体層５１は、第１発光素子５Ｒ、第２発光素子５Ｇ、第３発光素子５Ｂごとに異なる材料が用いられてもよい。また、活性層として、高効率化のために数原子層からなる井戸層と障壁層とを周期的に積層させた多重量子井戸構造（ＭＱＷ構造）が採用されてもよい。
　アノード端子５２は、半導体層５１の下側（基板２１側）に設けられる。カソード端子５３は、半導体層５１の上側（カソード電極５９側）に設けられる。発光素子５は、アノード端子５２がコンタクト層５８に接触するように、アレイ基板２に実装される。これにより、発光素子５のアノード端子５２は、コンタクト層５８を介してアノード電極５７と電気的に接続される。
　複数の光電変換素子３を覆って絶縁膜２７が設けられる。複数の発光素子５の間には、絶縁膜２８（素子絶縁膜）が設けられる。絶縁膜２８は、絶縁膜２７と、複数の発光素子５の側面と、を覆う。絶縁膜２８は、カソード端子５３と重なる位置に開口が設けられている。カソード電極５９は、絶縁膜２８及び複数の発光素子５を覆って設けられ、複数の発光素子５のカソード端子５３と接続される。
　カソード電極５９は、基板２１に設けられたカソード配線Ｌ１０を介して電源電圧制御回路１８に接続される。なお、複数の発光素子５は、共通のカソード電極５９に接続されているが、これに限定されず、複数の発光素子５ごとに個別にカソード電極５９が設けられていてもよい。
　このように、検出装置１は、同一の基板２１に複数の光電変換素子３及び複数の発光素子５が設けられている。このため、複数の発光素子５を光源用の基板に設ける場合に比べて検出装置１の小型化を図ることができる。複数の発光素子５は、異なる波長の光を出射する第１発光素子５Ｒ、第２発光素子５Ｇ及び第３発光素子５Ｂを有しているので、被検出体の種類に応じた波長の光を出射できる。
　図４は、第１実施形態に係るセンサアレイの単位検出領域を示す回路図である。図４に示すように、単位検出領域ＳＣは、光電変換素子３、リセットトランジスタＲＳＴ、読出トランジスタＲＤＴ及び、行選択トランジスタＧＬＴを有する。また、単位検出領域ＳＣには、検出駆動線としてリセット制御線ＲＧ及び走査線ＧＬが設けられ、信号読出用の配線として信号線ＳＬが設けられている。
　単位検出領域ＳＣが有する複数のトランジスタは、それぞれｎ型ＴＦＴ（Thin　Film　Transistor）で構成される。ただし、これに限定されず、各トランジスタは、それぞれｐ型ＴＦＴで構成されてもよい。
　光電変換素子３のカソードには、基準電位Ｖｐｉｎが印加される。光電変換素子３のアノードは、ノードＮに接続される。ノードＮは、容量素子Ｃａに接続される。光電変換素子３に光が照射された場合、光電変換素子３から出力された信号（電荷）は、容量素子Ｃａに蓄積される。アノードに与える電位は、容量素子Ｃａにたまる電荷量に応じて決定される。ノードＮの電位を電位Ｖｎとすると、基準電位Ｖｐｉｎは、電位Ｖｎより大きな電位である。言い換えると、光電変換素子３は、逆バイアスがかかるように制御される。
　リセットトランジスタＲＳＴは、参照電位Ｖｒｅｆが与えられる端子ＴｒｓとノードＮとの間に接続される。リセットトランジスタＲＳＴのゲートは、リセット制御線ＲＧに接続される。リセットトランジスタＲＳＴがリセット信号Ｖｒｓｔに応答してオン（導通状態）になると、ノードＮの電位が参照電位Ｖｒｅｆにリセットされる。基準電位Ｖｐｉｎは、参照電位Ｖｒｅｆよりも高い電位を有しており、光電変換素子３は、逆バイアス駆動される。
　読出トランジスタＲＤＴは、電源ＶＤＤが供給される端子と行選択トランジスタＧＬＴとの間に接続される。読出トランジスタＲＤＴのゲートは、ノードＮに接続される。読出トランジスタＲＤＴのゲートには、光電変換素子３で発生した信号（電荷）が供給される。これにより、読出トランジスタＲＤＴは、光電変換素子３で発生した信号（電荷）に応じた信号電圧を行選択トランジスタＧＬＴに出力する。
　行選択トランジスタＧＬＴは、読出トランジスタＲＤＴのソースと信号線ＳＬとの間に接続される。行選択トランジスタＧＬＴのゲートは、走査線ＧＬに接続される。行選択トランジスタＧＬＴが走査信号Ｖｒｅａｄに応答してオンになると、読出トランジスタＲＤＴから出力される信号、すなわち、光電変換素子３で発生した信号（電荷）に応じた信号電圧が信号線ＳＬに出力される。
　信号線ＳＬの一端には定電流源ＣＳが接続されている。定電流源ＣＳは、読出トランジスタＲＤＴのソースに、行選択トランジスタＧＬＴ及び信号線ＳＬを介して接続される。読出トランジスタＲＤＴと、定電流源ＣＳとによってソースフォロワ回路が形成されている。ソースフォロワ回路により、信号線ＳＬに形成される容量が大きな場合でも高速の信号読み出しが可能になる。
　ソースフォロワ用の読出トランジスタＲＤＴによって読み出された信号は、信号線ＳＬを介して、アンプ１４１に入力される。なお、図４では、１つの単位検出領域ＳＣを示しているが、単位検出領域ＳＣは、光電変換素子３のそれぞれに対応してマトリクス状に配列される。つまり、読出トランジスタＲＤＴは、複数の光電変換素子３のそれぞれに電気的に接続され、行選択トランジスタＧＬＴ、信号線ＳＬ、アンプ１４１を介して、信号を検出回路１０４に出力する。
　図５は、第１実施形態に係る発光素子を駆動する駆動回路を示す回路図である。図５に示すように、駆動トランジスタＤＲＴは、発光素子５のそれぞれに対応して設けられる。なお、図５では、１つの発光素子５に対応して１つの駆動トランジスタＤＲＴが設けられる構成を示している。ただし、これに限定されず、１つの発光素子５に対応して２つ以上のトランジスタが設けられていてもよい。
　発光素子５のアノード（アノード端子５２）は、駆動トランジスタＤＲＴを介してアノード電源線Ｌ１に接続される。発光素子５のカソード（カソード端子５３）は、カソード電源線Ｌ１０に接続される。アノード電源線Ｌ１及びカソード電源線Ｌ１０は、それぞれ電源電圧制御回路１８に電気的に接続される。アノード電源線Ｌ１には、アノード電源電位ＰＶＤＤが供給される。カソード電源線Ｌ１０には、カソード電源電位ＰＶＳＳが供給される。アノード電源電位ＰＶＤＤは、カソード電源電位ＰＶＳＳよりも高い電位である。
　駆動トランジスタＤＲＴのゲートは、駆動信号供給配線Ｌ２を介して、発光素子駆動回路１６に電気的に接続される。駆動トランジスタＤＲＴがゲート駆動信号Ｖｇに基づいてオンになると、発光素子５はアノード電源線Ｌ１と接続状態となり、発光素子５には、アノード電源電位ＰＶＤＤとカソード電源電位ＰＶＳＳとの電位差に応じた電流が流れる。発光素子５は、流れる電流に応じて発光する。
　電源電圧制御回路１８は、アノード電源電位ＰＶＤＤ及びカソード電源電位ＰＶＳＳを制御することで、発光素子５に流れる電流を変更することができる。また、発光素子駆動回路１６は、ゲート駆動信号Ｖｇの電位及びパルス幅Ｗｖｇを制御することで、発光素子５に流れる電流を変更することができる。発光素子５は、流れる電流、及び時間（パルス幅Ｗｖｇ）に応じて、出射される光の輝度及びピーク波長がシフトする。電源電圧制御回路１８は、第１発光素子５Ｒ、第２発光素子５Ｇ、第３発光素子５Ｂのそれぞれに供給されるアノード電源電位ＰＶＤＤを異ならせてもよい。また、発光素子駆動回路１６は、第１発光素子５Ｒ、第２発光素子５Ｇ、第３発光素子５Ｂのそれぞれに供給されるゲート駆動信号Ｖｇ（Ｖｇｒ、Ｖｇｇ、Ｖｇｂ）を異ならせてもよい。
　次に、光電変換素子３及び発光素子５の詳細な断面構成について説明する。図６は、光電変換素子及び読出トランジスタを示す断面図である。なお、図６では、光電変換素子３に対応して設けられる複数のトランジスタのうち読出トランジスタＲＤＴの構成を示している。ただし、リセットトランジスタＲＳＴ及び行選択トランジスタＧＬＴも読出トランジスタＲＤＴと同様の断面構成を採用することができる。
　図６に示すように、読出トランジスタＲＤＴは基板２１上に設けられる。読出トランジスタＲＤＴは、半導体層６１、ソース電極６２、ドレイン電極６３及びゲート電極６４を有する。ゲート電極６４は、基板２１の上に設けられる。絶縁膜２２ａ、２２ｂは、ゲート電極６４を覆って基板２１の上に設けられる。絶縁膜２２ａ、２２ｂ及び絶縁膜２３、２４、２５は、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）等である。
　半導体層６１は、絶縁膜２２ｂの上に設けられる。半導体層６１は、例えば、ポリシリコンが用いられる。ただし、半導体層６１は、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン（ＬＴＰＳ：Low　Temperature　Polycrystalline　Silicone）等であってもよい。読出トランジスタＲＤＴは、ゲート電極６４が半導体層６１の下側に設けられたボトムゲート構造であるが、ゲート電極６４が半導体層６１の上側に設けられたトップゲート構造でもよく、ゲート電極６４が半導体層６１の上側及び下側に設けられたデュアルゲート構造でもよい。
　半導体層６１は、チャネル領域６１ａと、高濃度不純物領域６１ｂ、６１ｃと、低濃度不純物領域６１ｄ、６１ｅと、を含む。チャネル領域６１ａは、例えば、ノンドープの真性半導体又は低不純物領域であり、高濃度不純物領域６１ｂ、６１ｃ及び低濃度不純物領域６１ｄ、６１ｅよりも低い導電性を有する。チャネル領域６１ａは、ゲート電極６４と重なる領域に設けられる。
　高濃度不純物領域６１ｂ、６１ｃは、ソース電極６２及びドレイン電極６３と接続される領域、すなわち、絶縁膜２３、２４、２５を貫通するコンタクトホールの底面と重なる領域に設けられる。低濃度不純物領域６１ｄ、６１ｅは、チャネル領域６１ａと高濃度不純物領域６１ｂ、６１ｃとの間にそれぞれ設けられる。
　絶縁膜２３、２４、２５は、半導体層６１を覆って絶縁膜２２ｂの上に設けられる。ソース電極６２及びドレイン電極６３は、絶縁膜２３、２４、２５を貫通するコンタクトホールを介して、半導体層６１に接続される。ソース電極６２及びドレイン電極６３は、例えば、チタンとアルミニウムとの積層構造であるＴｉＡｌＴｉ又はＴｉＡｌの積層膜で構成されている。
　絶縁膜２６、２７、２８は、読出トランジスタＲＤＴを覆って絶縁膜２５の上に設けられる。絶縁膜２６、２７、２８は、感光性アクリル等の有機材料が用いられる。絶縁膜２６、２７、２８は、平坦化膜であり、読出トランジスタＲＤＴや各種配線により形成される凹凸を平坦化することができる。
　光電変換素子３は、ｉ型半導体層３１、ｎ型半導体層３２及びｐ型半導体層３３を含む。ｉ型半導体層３１、ｎ型半導体層３２及びｐ型半導体層３３は、アモルファスシリコン（ａ－Ｓｉ）である。アモルファスシリコンから構成される光電変換素子３は、第１発光素子５Ｒ、第２発光素子５Ｇ及び第３発光素子５Ｂからそれぞれ出射される異なる波長の光に対して、高い感度を有する。
　ｎ型半導体層３２は、ａ－Ｓｉに不純物がドープされてｎ＋領域を形成する。ｐ型半導体層３３は、ポリシリコンに不純物がドープされてｐ＋領域を形成する。ｉ型半導体層３１は、例えば、ノンドープの真性半導体であり、ｎ型半導体層３２及びｐ型半導体層３３よりも低い導電性を有する。
　基板２１の表面に垂直な方向（第３方向Ｄｚ）において、ｉ型半導体層３１は、ｐ型半導体層３３とｎ型半導体層３２との間に設けられる。本実施形態では、ｐ型半導体層３３、ｉ型半導体層３１及びｎ型半導体層３２の順に積層されている。
　具体的には、ｐ型半導体層３３は、半導体層６１と同層に、絶縁膜２２ｂの上に設けられる。ｉ型半導体層３１は、絶縁膜２６の上に設けられ、絶縁膜２３から絶縁膜２６を貫通するコンタクトホールＨ１を介してｐ型半導体層３３と接続される。ｎ型半導体層３２は、ｉ型半導体層３１の上に設けられる。
　配線６５、６６は、ソース電極６２及びドレイン電極６３と同層に、絶縁膜２５の上に設けられる。配線６６は、絶縁膜２３から絶縁膜２５を貫通するコンタクトホールを介して、ｐ型半導体層３３に接続される。配線６６は、ノードＮに接続され、読出トランジスタＲＤＴのゲート電極６４に電気的に接続される。
　絶縁膜２７は、光電変換素子３を覆って絶縁膜２６の上に設けられる。絶縁膜２７には、ｎ型半導体層３２と重なる領域にコンタクトホールＨ２が設けられる。また、絶縁膜２６、２７には、配線６５と重なる領域にコンタクトホールＨ３が設けられる。カソード電極３５は、絶縁膜２７の上に設けられ、コンタクトホールＨ２を介してｎ型半導体層３２に接続され、また、コンタクトホールＨ３を介して配線６５に接続される。つまり、カソード電極３５は、ｎ型半導体層３２と、配線６５とを電気的に接続する。カソード電極３５は、例えば、ＩＴＯ等の透光性導電材料である。配線６５には、基準電位Ｖｐｉｎが供給される。絶縁膜２８は、カソード電極３５を覆って絶縁膜２７の上に設けられる。
　また、光電変換素子３の下側には、遮光膜６８が設けられる。遮光膜６８は、ゲート電極６４と同層に形成される。ゲート電極６４及び遮光膜６８は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金膜で構成されている。遮光膜６８の幅は、ｉ型半導体層３１の基板２１側の底面の幅より広く形成されている。遮光膜６８により、基板２１側から光電変換素子３に入射する光を抑制することができる。
　図７は、発光素子及び駆動トランジスタを示す断面図である。図７に示すように、駆動トランジスタＤＲＴは、半導体層７１、ソース電極７２、ドレイン電極７３及びゲート電極７４を有する。半導体層７１は、例えば、ポリシリコン、より好ましくは、低温ポリシリコンである。半導体層７１は、チャネル領域７１ａと、高濃度不純物領域７１ｂ、７１ｃと、低濃度不純物領域７１ｄ、７１ｅと、を含む。駆動トランジスタＤＲＴの構成は、読出トランジスタＲＤＴと同様であり、詳細な説明は省略する。
　台座５５及びｎ型半導体層５６は、絶縁膜２６の上に設けられる。つまり、台座５５及びｎ型半導体層５６は、光電変換素子３のｉ型半導体層３１及びｎ型半導体層３２と同層に設けられ、同じ材料で形成される。台座５５及びｎ型半導体層５６は、例えばアモルファスシリコンである。
　絶縁膜２７は、台座５５及びｎ型半導体層５６を覆って絶縁膜２６の上に設けられる。絶縁膜２７には、台座５５及びｎ型半導体層５６と重なる領域にコンタクトホールＨ４が設けられる。また、絶縁膜２６、２７には、ソース電極７２と重なる領域にコンタクトホールＨ６が設けられる。アノード電極５７及びコンタクト層５８は、絶縁膜２７の上に設けられ、コンタクトホールＨ４を介してｎ型半導体層５６に接続され、また、コンタクトホールＨ６を介してソース電極７２に接続される。
　発光素子５のアノード端子５２は、コンタクトホールＨ４の底部で、コンタクト層５８を介してアノード電極５７に電気的に接続される。発光素子５のアノード端子５２は、アノード電極５７及びコンタクト層５８を介して、駆動トランジスタＤＲＴのソース電極７２に電気的に接続される。
　絶縁膜２８は、発光素子５を覆って絶縁膜２７の上に設けられる。絶縁膜２８には、カソード端子５３と重なる領域にコンタクトホールＨ５が設けられる。カソード電極５９は、コンタクトホールＨ５を介してカソード端子５３と接続される。
　本実施形態では、台座５５の上に発光素子５が設けられる。このため、光電変換素子３と発光素子５とを同一の基板２１に設けた場合であっても、発光素子５の高さ位置を調整することが容易である。具体的には、発光素子５の高さ位置を光電変換素子３よりも被検出体に近い位置（基板２１から離れた位置）に設けることができるので、発光素子５からの光を効率よく被検出体に向けて出射することができる。
　この結果、発光素子５から出射された光のうち、直接、光電変換素子３に入射する光や、アレイ基板２内を進行する迷光を抑制することができる。また、台座５５としてアモルファスシリコンを用いることで、台座５５は、アレイ基板２を進行する迷光を吸収することができる。これにより、光電変換素子３が迷光を検出することを抑制できるので、検出装置１は、検出精度を向上させることができる。
　また、発光素子５及び台座５５の下側において、基板２１と台座５５との間には、絶縁膜２２ａから絶縁膜２６が設けられ、各種トランジスタに接続される配線や、光電変換素子３に接続される配線が設けられていない。このため、発光素子５の駆動回路や、光電変換素子３の駆動回路から、発光素子５に意図しない電位が印加されることを抑制することができる。したがって、発光素子５を流れる電流の変動を抑制できる。
　図８は、発光素子及び台座の構成を模式的に示す平面図である。図８に示すように、平面視で、台座５５の面積は、発光素子５の面積よりも大きい。なお、台座５５の面積は、台座５５の上面での面積を示す。すなわち、台座５５の面積は、ｎ型半導体層５６の面積と等しい。また、発光素子５の面積は、発光素子５のコンタクト層５８と接続される面（下面）の面積を示す。この場合、発光素子５の面積は、アノード端子５２の面積と等しい。
　より具体的には、発光素子５の第１方向Ｄｘでの長さＤｌｅｄｘは、台座５５の第１方向Ｄｘでの長さＤａｘよりも短い。また、発光素子５の第２方向Ｄｙでの長さＤｌｅｄｙは、台座５５の第２方向Ｄｙでの長さＤａｙよりも短い。
　このような構成により、台座５５は、迷光を良好に吸収することができる。また、アノード電極５７は、台座５５を覆って設けられるので、発光素子５から出射された光のうち基板２１側に向かう光を反射させることができる。これにより、発光素子５の光の取り出し効率を高めることができる。
　なお、台座５５はｉ型半導体層３１と同じアモルファスシリコンで構成される場合に限定されない。台座５５は、アモルファスシリコンと、微結晶シリコンとの積層体であってもよい。この場合、台座５５は、より広い波長領域の迷光を吸収できる。
　次に、図１及び図９から図１１を参照して、検出装置１の検出方法の一例について説明する。図９は、第１実施形態に係る検出装置の検出方法を説明するためのフローチャートである。図９では、第１発光素子５Ｒ、第２発光素子５Ｇ及び第３発光素子５Ｂのうち、第２発光素子５Ｇを点灯させて、緑色の光に基づいて被検出体を検出する例を説明する。この場合、検出装置１は、被検出体の生体情報として、例えば、指紋、指や掌の血管像（静脈パターン）、脈波、脈拍等を検出することができる。
　検出装置１は、あらかじめ光電変換素子３及び発光素子５の特性をメモリ１０２に記憶させる（ステップＳＴ０）。メモリ１０２が記憶する情報として、例えば、光電変換素子３の分光感度特性や、発光素子５の電流密度とピーク波長の関係を示す情報（図１１参照）や、発光素子５の電流と輝度の関係を示す情報等である。メモリ１０２は、これらの情報をルックアップテーブル（ＬＵＴ）として記憶する。
　次に、制御回路１００は、発光素子駆動回路１６及び電源電圧制御回路１８に制御信号を供給して、第２発光素子５Ｇを駆動させる。第２発光素子５Ｇは、制御回路１００の制御信号に基づいて、異なる波長の緑色の光を出射する（ステップＳＴ１）。光電変換素子３は、異なる波長の緑色の光ごとに被検出体の情報を検出することで、被検出体の波長依存性を取得する（ステップＳＴ２）。
　次に図１０及び図１１を参照して、ステップＳＴ１、ＳＴ２の具体例を説明する。図１０は、光電変換素子の駆動と、発光素子の点灯動作との関係を説明するための説明図である。図１１は、発光素子に流れる電流密度と、発光ピーク波長との関係の一例を示すグラフである。図１１に示すグラフの横軸は、発光素子５の電流密度であり、縦軸は、発光素子５から出射される光のスペクトルにおける、最大発光強度を示す波長である。
　図１０に示すように、第２発光素子５Ｇは、期間ｔ１に点灯し、波長λｇ１の光を出射する。ここで、図１１に示すように、波長λｇ１は、例えば５０６ｎｍ程度の発光ピーク波長である。上述したように、発光素子５は、窒化ガリウム系半導体層を含むＬＥＤ（マイクロＬＥＤ）であり、発光素子５から出射される光の波長は、それぞれを流れる電流密度に応じて異なる。発光素子５を流れる電流密度が増大するにしたがって、波長λが短くなる傾向を示す。波長λの変化量は、第３発光素子５Ｂ、第２発光素子５Ｇ、第１発光素子５Ｒの順に大きくなる。発光素子５を流れる電流は、発光素子５のアノード端子５２とカソード端子５３との間の電位差に基づいて決定される。制御回路１００は、例えば、電源電圧制御回路１８から供給されるアノード電源電位ＰＶＤＤを異ならせることで、発光素子５を流れる電流密度を制御できる。
　図１０に示すように、光電変換素子３は、チャージ期間（Ｃｈａｒｇｅ）に、被検出体で反射された波長λｇ１の光を受光し、波長λｇ１の光に応じた信号（電荷）を出力する。チャージ期間は、期間ｔ１と重なる期間である。次に、第２発光素子５Ｇは、期間ｔ２に非点灯となる。光電変換素子３は、蓄積された信号（電荷）を、読出期間（Ｒｅａｄ）に読出トランジスタＲＤＴに出力する。これにより、検出装置１は、波長λｇ１の光に応じた検出信号Ｖｄｅｔを検出する。
　次に、第２発光素子５Ｇは、期間ｔ３に点灯し、波長λｇ２の光を出射する。波長λｇ２は、例えば５２８ｎｍ程度の発光ピーク波長である。光電変換素子３は、チャージ期間（Ｃｈａｒｇｅ）に、波長λｇ２の光に応じた信号（電荷）を出力する。第２発光素子５Ｇは、期間ｔ４に非点灯となる。光電変換素子３は、蓄積された信号（電荷）を、読出期間（Ｒｅａｄ）に読出トランジスタＲＤＴに出力する。これにより、検出装置１は、波長λｇ２の光に応じた検出信号Ｖｄｅｔを検出する。
　第２発光素子５Ｇは、期間ｔ５に点灯し、波長λｇ３の光を出射する。波長λｇ３は、例えば４８７ｎｍ程度の発光ピーク波長である。光電変換素子３は、チャージ期間（Ｃｈａｒｇｅ）に、波長λｇ３の光に応じた信号（電荷）を出力する。第２発光素子５Ｇは、期間ｔ６に非点灯となる。光電変換素子３は、蓄積された信号（電荷）を、読出期間（Ｒｅａｄ）に読出トランジスタＲＤＴに出力する。これにより、検出装置１は、波長λｇ３の光に応じた検出信号Ｖｄｅｔを検出する。
　以上のように、検出装置１は、発光素子５から出射される異なる波長λｇ１、λｇ２、λｇ３の光に基づいて、被検出体からの光の波長依存性を取得できる。波長依存性は、例えば、それぞれの波長λｇ１、λｇ２、λｇ３に対応する検出信号Ｖｄｅｔの振幅（電位の絶対値）、ＳＮ比等の情報である。なお、図１０において、第２発光素子５Ｇが波長λｇを変更する際に、光電変換素子３は、参照電位Ｖｒｅｆが供給されるリセット期間を有してもよい。
　図９に戻って、制御回路１００は、被検出体の波長依存性の情報に基づいて、被検出体の検出に適した光の選択波長λｇを決定する（ステップＳＴ３）。
　制御回路１００は、選択波長λｇに応じた電流が発光素子５に流れるように、ゲート駆動信号Ｖｇ及びアノード電源電位ＰＶＤＤ等を設定する（ステップＳＴ４）。制御回路１００は、メモリ１０２からの情報に基づいて、選択波長λｇに応じた電流が流れるように発光素子５に与える電位差を演算し、発光素子５に与える電位差から、アノード電源電位ＰＶＤＤを設定する。また、制御回路１００は、メモリ１０２から、光電変換素子３の分光感度特性に基づいて、入射光の選択波長λｇと量子効率の関係を取得する。例えば、基準量子効率に比べて選択波長λｇでの量子効率が低い場合には、ゲート駆動信号Ｖｇのパルス幅Ｗｖｇを大きくするように設定する。
　制御回路１００は、設定された各種条件で第２発光素子５Ｇ及び光電変換素子３を駆動させて、選択波長λｇで被検出体の検出を実行する（ステップＳＴ５）。
　以上のように、検出装置１は、被検出体の種類や状態等に応じて、発光素子５から出射される光の波長を適切に変更する。これにより、検出装置１は、発光素子５ごとに固定された波長で検出する構成に比べて、検出性能を向上させることが可能である。また、例えば緑色の光（発光ピーク波長が４８０ｎｍ以上５６０ｎｍ以下）の波長領域において、異なる波長ごとに複数の第２発光素子５Ｇを設ける場合に比べて、第２発光素子５Ｇの数を少なくすることができる。
　なお、図１０に示す例に限定されず、検出装置１は、第１発光素子５Ｒを点灯させて、赤色の光に基づいて被検出体を検出してもよい。この場合、検出装置１は、被検出体の生体情報として、例えば、血中酸素濃度等を検出することができる。検出装置１は、第１発光素子５Ｒから出射される光のうち、波長が短い光と、波長が長い光とで、被検出体での反射と吸収の違いを利用して、血中酸素濃度等を検出することができる。
　あるいは、検出装置１は、第３発光素子５Ｂを点灯させて、青色の光に基づいて被検出体を検出してもよい。この場合、検出装置１は、被検出体の生体情報として、例えば、皮脂量等を検出することができる。
　また、図１０では、発光素子５は、３つの異なる波長λｇ１、λｇ２、λｇ３の光を出射する例を示したが、これに限定されず４つ以上の異なる波長の光を出射してもよい。また、図１０では、光電変換素子３のチャージ期間（Ｃｈａｒｇｅ）が発光素子５の点灯期間と重なり、読出期間（Ｒｅａｄ）が非点灯期間と重なっているが、これに限定されない。チャージ期間（Ｃｈａｒｇｅ）の一部が非点灯期間と重なっていてもよく、読出期間（Ｒｅａｄ）の一部が点灯期間と重なっていてもよい。
　これまでの説明において、アノード端子５２、カソード端子５３として表記してきた部分においては、発光素子５の接続方向、及び電圧の印加方向によっては明細書中の記載に限定するものではなく、逆転していても良い。また、図３及び図７においては、発光素子５の一方の電極が下側に、他方の電極が上側にある構成を示しているが、その両方が下側、つまりアレイ基板２に対面する側に有る構成であっても良い。すなわち、検出装置１において、発光素子５の上部でカソード電極５９に接続されるフェースアップ構造に限定されず、発光素子５の下部が、アノード電極５７及びカソード電極５９に接続される、いわゆるフェースダウン構造であってもよい。また、本実施例において、センサ走査回路１２は、センサアレイ１０の第１方向Ｄｘにおける両端に配置される場合を例示したが、これに限らず、センサアレイ１０の第１方向Ｄｘにおける一方端のみに配置されても良い。
　なお、検出装置１の表面に、必要に応じてカバーガラス等が積層されてもよい。また、検出装置１は表示装置と一体に設けられてもよい。検出装置１は、表示面の一部に重ねて設けられていてもよく、表示装置の筐体に設けられていてもよい。
（変形例）
　図１２は、変形例に係る検出装置の、光電変換素子の駆動と、発光素子の点灯動作との関係を説明するための説明図である。図１２に示すように、変形例に係る検出装置１において、時分割で、第１発光素子５Ｒ、第２発光素子５Ｇ、第３発光素子５Ｂが出射する。具体的には、第１発光素子５Ｒは、期間ｔ１１に、波長λｒ１の光を出射する。光電変換素子３は、期間ｔ１１及び期間ｔ１２に、波長λｒ１の光に基づいて被検出体を検出する。
　次に、第２発光素子５Ｇは、期間ｔ１３に、波長λｇ１の光を出射する。光電変換素子３は、期間ｔ１３及び期間ｔ１４に、波長λｇ１の光に基づいて被検出体を検出する。第３発光素子５Ｂは、期間ｔ１５に、波長λｂ１の光を出射する。光電変換素子３は、期間ｔ１５及び期間ｔ１６に、波長λｂ１の光に基づいて被検出体を検出する。
　変形例に係る検出装置１では、異なる波長λｒ１、λｇ１、λｂ１の光に基づいて、１つの被検出体について、複数の異なる種類の生体情報を検出することができる。この場合、波長λｒ１、λｇ１、λｂ１の少なくとも１つの波長について、図９及び図１０で示した方法により、被検出体に適した波長を設定することが好ましい。
（第２実施形態）
　図１３は、第２実施形態に係る検出装置を模式的に示す断面図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　図１３に示すように、第２実施形態の検出装置１Ａにおいて、複数の光電変換素子３は、基板２１の第１主面２１ａの上側に設けられ、発光素子５Ａは、第１主面２１ａと反対側の第２主面２１ｂの下側に設けられる。発光素子５Ａは、いわゆるフェースダウン構造である。すなわち、発光素子５Ａの、基板２１と対向する面（図１３では、半導体層５１の上面）にアノード端子５２及びカソード端子５３Ａが設けられる。アノード端子５２及びカソード端子５３Ａが、それぞれ第２主面２１ｂに設けられたアノード電極８２及びカソード電極８３に接続される。
　基板２１には、発光素子５Ａと重なり、かつ、光電変換素子３と重ならない領域に貫通孔Ｈ１０が設けられる。言い換えると、発光素子５Ａの少なくとも一部は、複数の光電変換素子３と重ならない領域に設けられる。貫通孔Ｈ１０は、第１主面２１ａから第２主面２１ｂまで貫通する。また、貫通孔Ｈ１０は、絶縁膜２６を含む複数層の絶縁膜を貫通する。１つの発光素子５Ａの上面において、アノード端子５２とカソード端子５３Ａは、貫通孔Ｈ１０と重ならない位置に離れて配置される。
　基板２１の第２主面２１ｂ及び貫通孔Ｈ１０の内壁には、黒色部材８１が設けられている。黒色部材８１は、貫通孔Ｈ１０の内壁の全周を覆い、第１主面２１ａ側から第２主面２１ｂ側まで連続して設けられる。また、黒色部材８１は、貫通孔Ｈ１０が配置される領域を除き、第２主面２１ｂの全領域を覆う。ただし、黒色部材８１は、アノード電極８２及びカソード電極８３と重畳する領域には設けられなくてもよい。黒色部材８１は、例えばアノード電極８２よりも光の吸収率が大きい材料で構成された低反射膜である。黒色部材８１は、黒色に着色された樹脂材料や、カーボン又は薄膜干渉により黒色を呈する金属又は金属酸化物が用いられる。
　第１発光素子５ＡＲ、第２発光素子５ＡＧ及び第３発光素子５ＡＢからそれぞれ出射された光ＬＲ、ＬＧ、ＬＢは、それぞれの発光素子５Ａの上面から貫通孔Ｈ１０を通って、第１主面２１ａ側に向かって進行する。複数の光電変換素子３は、光ＬＲ、ＬＧ、ＬＢのうち、第１主面２１ａに近接する被検出体で反射された光を検出する。
　本実施形態では、黒色部材８１が設けられているので、発光素子５Ａから照射された光ＬＲ、ＬＧ、ＬＢが基板２１を透過して直接、光電変換素子３に入射することを抑制できる。また、光ＬＲ、ＬＧ、ＬＢが、貫通孔Ｈ１０の内壁から基板２１の内部に進行して迷光として光電変換素子３に入射することを抑制できる。したがって、検出装置１Ａは、基板２１の第１主面２１ａに光電変換素子３を設け、基板２１の第２主面２１ｂに発光素子５Ａを設けた構成であっても、検出性能を向上させることができる。
　なお、検出装置１Ａにおいて、光電変換素子３を覆う絶縁膜あるいは保護膜やカバーガラス等を適宜設けてもよい。また、発光素子５Ａ間を絶縁する絶縁膜、発光素子５Ａを保護する保護膜等を必要に応じて適宜設けてもよい。
　以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
　１、１Ａ　検出装置
　２　アレイ基板
　３　光電変換素子
　５、５Ａ　発光素子
　５Ｒ　第１発光素子
　５Ｇ　第２発光素子
　５Ｂ　第３発光素子
　１０　センサアレイ
　１２　センサ走査回路
　１４　信号線選択回路
　１６　発光素子駆動回路
　１８　電源電圧制御回路
　２１　基板
　３１　ｉ型半導体層
　３２　ｎ型半導体層
　３３　ｐ型半導体層
　５１　半導体層
　５２　アノード端子
　５３　カソード端子
　８１　黒色部材
　１００　制御回路
　１０２　メモリ
　１０４　検出回路
　２１０　駆動ＩＣ
　ＧＬ　走査線
　Ｌ１　アノード電源線
　Ｌ２　駆動信号供給配線
　Ｌ１０　カソード電源線
　ＳＬ　信号線
　ＤＲＴ　駆動トランジスタ
　ＲＳＴ　リセットトランジスタ
　ＲＤＴ　読出トランジスタ
　ＧＬＴ　行選択トランジスタ

Claims (11)

  1. 　基板と、
    　前記基板に設けられ、照射された光に応じた検出信号を出力する複数の光電変換素子と、
    　前記基板に設けられた少なくとも１つ以上の発光素子と、
    　前記発光素子に流れる電流を制御することで、前記発光素子から出射される光の波長を設定する制御回路と、を有する
    　検出装置。
  2. 　前記制御回路は、前記発光素子から出射される異なる波長の光に基づいて、被検出体からの光の波長依存性を取得する
    　請求項１に記載の検出装置。
  3. 　複数の前記光電変換素子に関する情報及び前記発光素子に関する情報を記憶するメモリを有し、
    　前記制御回路は、前記波長依存性に関する情報に基づいて、前記発光素子から出射される光の波長を設定し、前記メモリに記憶された複数の前記光電変換素子に関する情報及び前記発光素子に関する情報に基づいて、前記発光素子に供給する信号を設定する
    　請求項２に記載の検出装置。
  4. 　前記制御回路からの制御信号に基づいて、前記発光素子のアノードに電源電位を供給する電源電圧制御回路と、
    　前記発光素子に対応して設けられた駆動トランジスタと、
    　前記制御回路からの制御信号に基づいて、前記駆動トランジスタに駆動信号を供給する発光素子駆動回路と、を有する
    　請求項１から請求項３のいずれか１項に記載の検出装置。
  5. 　前記光電変換素子は、ｉ型半導体層を含むＰＩＮダイオードであり、
    　前記ＰＩＮダイオードの前記ｉ型半導体層と同層に設けられた台座を有し、
    　前記発光素子は、前記台座の上に設けられる
    　請求項１から請求項４のいずれか１項に記載の検出装置。
  6. 　前記基板に垂直な方向からの平面視で、前記台座の面積は、前記発光素子の面積よりも大きい
    　請求項５に記載の検出装置。
  7. 　前記台座及び前記ＰＩＮダイオードは、アモルファスシリコンで形成される
    　請求項５又は請求項６に記載の検出装置。
  8. 　前記基板に設けられ、複数の前記光電変換素子のそれぞれに電気的に接続され、前記信号を検出回路に出力する読出トランジスタを有し、
    　前記読出トランジスタを覆う絶縁膜の上に前記台座が設けられる
    　請求項５から請求項７のいずれか１項に記載の検出装置。
  9. 　複数の前記光電変換素子及び前記発光素子は、前記基板の第１主面の上に設けられる
    　請求項１から請求項８のいずれか１項に記載の検出装置。
  10. 　複数の前記光電変換素子は、前記基板の第１主面の上側に設けられ、
    　前記発光素子は、前記第１主面と反対側の第２主面の下側に設けられ、
    　前記発光素子と重なり、かつ、前記光電変換素子と重ならない領域に、前記基板の前記第１主面と前記第２主面とを貫通する貫通孔が設けられる
    　請求項１から請求項４のいずれか１項に記載の検出装置。
  11. 　前記発光素子は、窒化ガリウム系半導体層を含むＬＥＤである
    　請求項１から請求項１０のいずれか１項に記載の検出装置。
PCT/JP2020/026068 2019-08-27 2020-07-02 検出装置 WO2021039116A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/650,718 US12278294B2 (en) 2019-08-27 2022-02-11 Photo detecting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019154816A JP7377025B2 (ja) 2019-08-27 2019-08-27 検出装置
JP2019-154816 2019-08-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/650,718 Continuation US12278294B2 (en) 2019-08-27 2022-02-11 Photo detecting device

Publications (1)

Publication Number Publication Date
WO2021039116A1 true WO2021039116A1 (ja) 2021-03-04

Family

ID=74677708

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/026068 WO2021039116A1 (ja) 2019-08-27 2020-07-02 検出装置

Country Status (2)

Country Link
JP (1) JP7377025B2 (ja)
WO (1) WO2021039116A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055894A (en) * 1988-09-29 1991-10-08 The Boeing Company Monolithic interleaved LED/PIN photodetector array
WO2005011006A1 (ja) * 2003-07-28 2005-02-03 Nichia Corporation 発光装置、led照明、led発光装置及び発光装置の制御方法
JP2006278368A (ja) * 2005-03-28 2006-10-12 Sony Corp 光源装置および表示装置
US20070040512A1 (en) * 2005-08-17 2007-02-22 Tir Systems Ltd. Digitally controlled luminaire system
JP2009005082A (ja) * 2007-06-21 2009-01-08 Fujifilm Corp 撮像素子及び撮像装置
JP2010153449A (ja) * 2008-12-24 2010-07-08 Seiko Epson Corp 光源一体型光電変換装置
US20100301755A1 (en) * 2009-06-01 2010-12-02 Apple Inc. Light source with light sensor
JP2011009117A (ja) * 2009-06-26 2011-01-13 Harison Toshiba Lighting Corp 発光装置および発光装置の制御方法
JP2015079856A (ja) * 2013-10-17 2015-04-23 セイコーエプソン株式会社 光電変換装置およびその製造方法並びに電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383377A (ja) * 1989-08-25 1991-04-09 Sony Corp 光電子集積回路装置
JP2000269542A (ja) 1999-03-15 2000-09-29 Toshiba Corp 半導体装置
JP4162385B2 (ja) 2000-03-02 2008-10-08 株式会社リコー ｐ型ＩＩＩ族窒化物半導体の製造方法
US6448550B1 (en) 2000-04-27 2002-09-10 Agilent Technologies, Inc. Method and apparatus for measuring spectral content of LED light source and control thereof
JP2002324913A (ja) 2001-04-25 2002-11-08 Ricoh Co Ltd Ｉｉｉ族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JP2003023179A (ja) 2001-07-06 2003-01-24 Ricoh Co Ltd ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JP2004021147A (ja) 2002-06-20 2004-01-22 Advanced Display Inc 面状光源装置及びそれを用いた液晶表示装置
JP3766042B2 (ja) 2002-06-21 2006-04-12 三菱電機株式会社 ディスプレイ装置用背面光源及び液晶ディスプレイ装置
JP2007250986A (ja) 2006-03-17 2007-09-27 Harison Toshiba Lighting Corp Ｌｅｄバックライト装置
GB2458095A (en) 2007-06-15 2009-09-09 Sharp Kk Solid state illumination system with elements employed as both light source and light sensor
JP5154365B2 (ja) 2007-12-19 2013-02-27 株式会社ジャパンディスプレイウェスト 表示装置
JP5404026B2 (ja) 2008-02-29 2014-01-29 京セラ株式会社 受発光一体型素子アレイおよびセンサ装置
JP5367409B2 (ja) 2009-02-26 2013-12-11 株式会社ジャパンディスプレイ 液晶表示装置および照明装置
JP2010217217A (ja) 2009-03-13 2010-09-30 Sharp Corp Ｌｅｄバックライトの白色調整装置
JP5901889B2 (ja) 2011-04-26 2016-04-13 シャープ株式会社 光センサおよびそれを備えた携帯電話ならびにデジタルカメラ
JP5744204B2 (ja) 2011-07-28 2015-07-08 京セラ株式会社 受発光素子およびそれを備えたセンサ装置
JP5558446B2 (ja) 2011-09-26 2014-07-23 株式会社東芝 光電変換装置及びその製造方法
WO2013065731A1 (ja) 2011-10-31 2013-05-10 京セラ株式会社 センサ装置
JP5926278B2 (ja) 2011-10-31 2016-05-25 京セラ株式会社 受発光一体型素子を用いた受発光装置およびセンサ装置
US8687147B2 (en) 2011-11-14 2014-04-01 Planck Co., Ltd. Color regulating device for illumination and apparatus using the same, and method of regulating color
US9480122B2 (en) 2013-05-15 2016-10-25 Ams Ag Optical sensor circuit, luminous panel and method for operating an optical sensor circuit
JP6215728B2 (ja) 2014-02-26 2017-10-18 京セラ株式会社 受発光素子モジュール
US10091852B2 (en) 2014-10-24 2018-10-02 Phoseon Technology, Inc. Lighting system and methods for reducing noise at light sensing device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055894A (en) * 1988-09-29 1991-10-08 The Boeing Company Monolithic interleaved LED/PIN photodetector array
WO2005011006A1 (ja) * 2003-07-28 2005-02-03 Nichia Corporation 発光装置、led照明、led発光装置及び発光装置の制御方法
JP2006278368A (ja) * 2005-03-28 2006-10-12 Sony Corp 光源装置および表示装置
US20070040512A1 (en) * 2005-08-17 2007-02-22 Tir Systems Ltd. Digitally controlled luminaire system
JP2009005082A (ja) * 2007-06-21 2009-01-08 Fujifilm Corp 撮像素子及び撮像装置
JP2010153449A (ja) * 2008-12-24 2010-07-08 Seiko Epson Corp 光源一体型光電変換装置
US20100301755A1 (en) * 2009-06-01 2010-12-02 Apple Inc. Light source with light sensor
JP2011009117A (ja) * 2009-06-26 2011-01-13 Harison Toshiba Lighting Corp 発光装置および発光装置の制御方法
JP2015079856A (ja) * 2013-10-17 2015-04-23 セイコーエプソン株式会社 光電変換装置およびその製造方法並びに電子機器

Also Published As

Publication number Publication date
JP7377025B2 (ja) 2023-11-09
US20220165891A1 (en) 2022-05-26
JP2021034613A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
US8399821B2 (en) Light source integrated photoelectric conversion apparatus
JP7320970B2 (ja) 表示装置
KR20200030222A (ko) Oled 패널 및 이를 포함하는 표시 장치
US20230204826A1 (en) Detection device
US20220190038A1 (en) Detection device
US20220238578A1 (en) Detection device
JP7642116B2 (ja) 検出装置
JP2023012380A (ja) 検出装置
US20220173154A1 (en) Detection device
US20250120196A1 (en) Detection device
US20220115424A1 (en) Detection device
CN115720452A (zh) 检测装置
US20230178574A1 (en) Detection device
US20230178674A1 (en) Detection device, display device, and illumination device with detection function
JP7377025B2 (ja) 検出装置
US11408766B2 (en) Detection device and optical filter
US12278294B2 (en) Photo detecting device
WO2023085405A1 (ja) 検出装置
WO2022176503A1 (ja) 検出装置
WO2023085148A1 (ja) 検出装置
US20210240962A1 (en) Detection device
US20230057376A1 (en) Detection device
US20240290130A1 (en) Detection device
JP7664447B2 (ja) 検出装置
US12230051B2 (en) Display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20857429

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20857429

Country of ref document: EP

Kind code of ref document: A1